Przedmiotem wynalazku jest uklad do rozgale¬ ziania strumienia informacji na wyjsciowe gale¬ zie, a zwlaszcza wejsciowego strumienia informa¬ cji zawierajacego slowa cyfrowe stosowane w zma¬ gazynowanym programie sterujacym systemem te¬ lekomunikacyjnym, przy czym te slowa sa roz¬ dzielone na grupy bitów i wytwarzane za pomo¬ ca pierwszego generatora strumienia informacji z predkoscia okreslana za pomoca impulsów zegaro¬ wych wysylanych ze zródla impulsów zegaro¬ wych. Ten strumien informacji jest przenoszony pomiedzy elementami pamieciowymi, których wejs¬ cia pobudzajace sa sterowane impulsami zegaro¬ wymi i nastepnie ukladem elementów pamiecio¬ wych w kierunku przenoszenia, który jest pobu¬ dzany równoczesnie do przyjmowania kolejnej informacji zawartej w odpowiednim strumieniu.Taka zasada przenoszenia informacji jest ogólnie znana, na przyklad z artykulu „Large Scale Sy¬ stems Archiitaatures", kitóreigo aiuitarem jeisit JR Dou¬ glas, który to artykul zostal opublikowany przez Infotech, Anglia w 1075 r. w „Report 23", a za¬ sada ta jest nazywana zasada przesylania poto¬ kowego.JesJii na przyklad pamiec stala o dostepie bez- posredniim jest sterowana zgodnie z zasada potoku, to ta pamiec zawiera rejestr adresowy do reje¬ strowania jednego adresu w jednej chwili, pewna liczbe grup adresowych elementów pamieciowych do zapamietywania slów cyfrowych i rejestr slo- 10 15 20 25 30 wa do rejestrowamia slowa wyczyjfcanego z grup elementów pamieciowych za pomoca wlasciwego adresu, przy czym nastepny stan jest uzyskiwany krótko przed tyim, gdy impulsy zegarowe pobu¬ dzaja wejscia pobudzajace rejestru adresowego i rejestru slowa.Adres przychodzacy oczekuje na wejsciu infor¬ macyjnym rejestru adresowego. W rejestrze adre¬ sowym ten adres jest rejestrowany krótko przed impulsem zegarowym-wczesniejszym, który ocze¬ kiwal na wejsciu informacyjnym. Zarejestrowany adres pobudzil wlasciwa grupe elementów pamie¬ ciowych do wyczytywamia, tak ze odpowiednie slo¬ wo cyfrowe oczekuje na wejsciu informacyjnym rejestru slowa. W rejestrze slowa takie slowo jest rejestrowane krótko przed poprzednim impulsem zegarowym, który wystepowal uprzednio przy wy- czytywaniu slowa. Zarejestrowane slowo pobudza wyjscie informacyjne rejestru slowa.. Za pomoca kazdego z impulsów zegarowych, zgodnie z zasada potoku nowy adres jeslt ,,wpamipawywiainy" do re¬ jestru adresowego, a nowe wyrazyitame slowo jesft ^wipompowywaine" do regestom slowa Kazde przetworzenie informacji, a w tym przy¬ padku zmiana strumienia adresu na strumien slo¬ wa, zawartej w strumieniu informacji, które jest realizowane pomiedzy dwoma elementanii pamie¬ ciowymi ulozonymi kolejno w kierunku przeno¬ szenia, a wiec rejestru adresowego i rejestru slo¬ wa w tym przypadku, i sterowane za pomoca 113 6833 113 683 4 zródla impulsów zegarowych, wymaga jednego o- kresu pomiedzy dwoma kolejnymi impulsami ze¬ garowymi. Taki okres czasu jest potrzebny rów¬ niez, gdy przetwarzanie strumienia obejmuje tyl¬ ko przeslanie nieprzetworzonej informacji z jed¬ nego elementu pamieciowego do drugiego.Podczas przetwarzania informacji cyfrowej za pomoca komputera sterujacego na przyklad sy¬ stemem telekomunikacyjnym, wystepuje zarówno rozgalezianie strumienia informacji na pewna licz¬ be galezi strumienia, jak równiez strumieni in¬ formacji wynikajacych ze zbieznosci pewnej licz¬ by strumieni galeziowych. Wykonywanie instruk¬ cji dotyczacej operacji arytmetycznych moze byc wymienione jako przyklad rozgaleziania strumie¬ nia w odniesieniu do zbieznosci strumienia. Ten wynalazek rozpatruje; jednak tylko rozgalezienia za pomoca elementów pamieciowych zorganizowa¬ nych .wedlug zasady ,,ipotoku". Czestotliwosc im¬ pulsów zegarowych jest okreslona z uwagi na cza¬ sy przejscia przez okablowanie i czasy zadziala¬ nia elementów pamieciowych oraz na wewnetrz¬ ny uklad urzadzen przetwarzajacych informacje, tak ze informacja jest niezawodnie „przepompo- wywana" przez galezie strumienia zapamietanego pnograrawi sterowalnego sytslteimu. Skaitectane ste¬ rowanie potokowe" wymaga komputera, w któ¬ rym predkosc przeplywu, dlugosc slów informacyj¬ nych, to znaczy liczba bitów slów cyfrowych i struktura rozgaleziania sa dobrze do siebie dopa¬ sowane.Wiadomo, ze przy wykonywaniu sekwencji in¬ strukcji wyczytanej z pamieci instrukcji jest do- kwnyiwiane rocadcaLctoiie kaiztdego slowa instaujkicji na pole operacyjne odpowiednie dla formatu pola i na pola zmienne. Dzieki dekodowaniu pola operacyj¬ nego sa uzyskiwane rozkazy bezposrednie i w ten sposób moga byc stosowane pola zmienne, przy czym jedna galaz, lub kilka galezi strumienia jest umieszczana poza galejzia dekiadera. Jezeli jest sto¬ sowana zasada potoku, to kazde przetwarzanie informacji pomiedzy dwoma punktami pobudza¬ nia potoku wymaga jednego okresu czasu, wiec nie ma korzysci z zastosowania dlugich slów in¬ strukcji zawierajacych wiele informacji, które sa wyczytywane z pamieci instrukcji po jednym na kazdy okres czasu, jezeli proces rozgaleziania wy¬ korzystuje dwa lub kilka okresów czasu, podczas których kolejna instrukcja nie moze byc przenie¬ siona do ukladu rozgaleziajacego.Jest znane rozwiazywanie takiego przetwarza¬ nia danych albo przez nakladanie sie wykonania kolejnych wyczytanych instrukcji badz czesci in¬ strukcji, jesli sam proces sterowania umozliwia takie nakladanie, albo poprzez zapamietywanie buforowe informacji uzyskanych przy wykonywa¬ niu, jesli proces sterowania nie umozliwia na¬ tychmiastowego nakladania. Wspomniany problem w odniesieniu do wykorzystania zasady potoku jest omówiony przez J. Sell w artykule „Micro- programming in the Hewlett-Backard 3000", któ¬ ry jest równiez czescia wspomnianego Imfotech- -Report 23. Ten artykul opisuje równiez techni¬ ke rozgaleziania w polaczeniu z wykonywaniem instrukcji, która jest oparta na dwóch umiesz¬ czonych kolejno rejestrach slowa instrukcji we¬ dlug zasady potoku.Uklad do rozgaleziania struimienia informacji na wyjsciowe galezie, a zwlaszcza wejsciowego stru- 5 mienia informacji zawierajacego slowa cyfrowe stosowane w zmagazynowanym programie steru¬ jacym systemem telekomunikacyjnym, zawierajacy pierwszy generator strumienia informacji wytwa¬ rzajacy slowa i rozdzielajacy je na grupy bitów z predkoscia okreslana za pomoca impulsów ze¬ garowych wysylanych ze zródla impulsów zega¬ rowych, a ten strumien informacji jest przeno¬ szony pomiedzy elementami pamieciowymi, któ¬ rych wejscia pobudzajace sa sterowane impulsa¬ mi zegarowymi i nastepnie ukladem elementów pamieciowych w kierunku przenoszenia,, który jest pobudzany równoczesnie do przyjmowania kolej¬ nej informacji zawartej w odpowiednim strumie¬ niu, wedlug wynalazku charakteryzuje sie tym, ze posiada drugi generator strumienia informacji ste¬ rowany przez zródlo impulsów zegarowych, do wytwarzania cyfrowej informacji rozgaleziania, kt6ra dla kazdego slowa cyfrowego i grupy bi¬ tów okresla, w która z galezi strumienia infor¬ macji dane slowo i grupa bitów maja byc rozga¬ lezione.Elementy pamieciowe zawieraja rejestry slowa wzglednie rejestry grup bitów, których wejscia informacyjne sa polaczone z pierwszym generato¬ rem strumienia infanmacji, a wyjscia informacyj¬ ne kazdego z nich stanowia punkty, w których powstaje galaz strumienia. Rejestry slowa wzgled¬ nie grupy bitów, w których jest rozgaleziona tyl¬ ko czesc wejsciowego strumienia informacji, maja swe wejscia pobudzajace polaczone z urzadzenia¬ mi blokujacymi, z których kazde ma za zadanie blokowanie impulsów zegarowych w zaleznosci od informacji rozgaleziania nalezacej do odpowiedniej galezi strumienia.Korzystnie elementy pamieciowe zawieraja pew¬ na liczbe rejestrów informacji rozgaleziania, któ¬ rych wejscia informacyjne sa polaczone z drugim generatorem strumienia informacji, a ich wyjscia sa polaczone z jednym z urzadzen blokujacych w celu przenoszenia informacji rozgaleziania, a to przenoszenie jest sterowane za pomoca odpowied¬ niego urzadzenia blokujacego.Wejscie pobudzajace przynajmniej jednego z re¬ jestrów informacji rozgaleziania jest sterowane in¬ nym urzadzeniem blokujacym niz urzadzenie blo¬ kujace, z którego wyjsciem jest polaczony.Generatory strumieni informacji sa utworzone z pamieci zmiennej, z której slowa cyfrowe oraz in¬ formacja rozgalezienia sa wyczytywane za pomoca ¦adresów wytworzonych przez zespól adresowy, a ¦ponadto jedna z galezi strumienia jest doprowa¬ dzona do wejscia tego zespolu adresowego.Przedmiot wynalazku jest objasniony blizej w odniesieniu do towarzyszacego rysunku, na którym fig. 1 przedstawia schemat blokowy ukladu, fig. 2 — tabele objasniajaca mozliwosci rozgaleziania informacji, fig. 3 — uklad rozgaleziania dla kom¬ putera systemu sterowania, a fig. 4 przedstawia tabele zawierajaca sekwencje instrukcja obejmu¬ jaca skok sprzezony. 15 20 25 30 36 40 45 60 56 80113 683 Uklad przedstawiony na fig. 1 zawiera pierw¬ szy generator IFG1 stawnienia imfianmaicji, maprzy- kLad generaitar mdlkiroproigirarnlu, gpn&wbjapy atanu- mien informacji z predkoscia uzyskana ze zród¬ la impulsów zegarowych CL, przy czym ten stru¬ mien zawiera slowo cyfrowe rozdzielanie na gnu- py bl-8 i b9-12. Ten strumien informacji jest roz¬ galeziony na 4 wyjsciowe galezie strumienia in¬ formacji BI do B4 za pomoca 4 rejestrów slowa odpowiadajacych rejestrom grup biit6w BR1 do BR4, z których kazdy jest wyposazony w wejs¬ cie pobudzajace A. Przyjeto, ze galaz BI stru¬ mienia przenosi tylko grupe bitów Bl-8 poprzez rejestr grupy bitów BR1 ^i ze galezie strumienia B2 do B4 przenosza cale slowa poprzez rejestry slowa BR2 do BR4.Przenoszenie jest realizowane zgodnie z zasa¬ da potoku za pomoca impulsów zeganowych ze zródla CL impulsów zegarowych, to znaczy rozga¬ lezienia wymagaja kazde po jednym okresie cza¬ sowym. Jednakze tylko rejestr grupy bitów BB1 jest pobudzany bezposrednio przez zródlo impul¬ sów zegarowych, tak ze wszystkie grupy bitów bl-8 strumienia informacji dochodza do galezi strumienia BI. Rejestry slowa BR2 do BR4 maja swoje wejscia pobudzajace polaczone kazde z u- rzadzeniem blokujacym AND1 do AND3, które realizuja funkcje iloczynu logicznego pomiedzyim¬ pulsami zegarowymi i rozgaleziona informacja bil do bi3 wytworzona przez drugi generator IFG2 strumienia informacji z predkoscia uzyskana ze zródla impulsów zegarowych. Jesli na przyklad galaz informacji bi3 jest ustalona w stanie lo¬ gicznego „O" oczekujacego na urzadzeniu bloku¬ jacym AND3 podczas tego samego okresu czasu, w którym strumien informacji w postaci slowa oczekuje na wejsciu rejestru slowa BR4, to z jed¬ nej strony to slowo jest wylaczone z rozgaleziania i wejscia do galezi strumienia B4, zas z drugiej strony uprzednio zarejestrowane slowo w rejestrze slowa BR4 otrzymuje przedluzony czas trwania w galezi strumienia B4.Tylko urzajdzenie blokujace AND3 jeslt polaczo¬ ne bezposrednio z drugim generatorem strumie¬ nia informacji, zas urzadzenie blokujace ANDi i AND2 otrzymuja informacje o rozgalezieniu bil i bi2 poprzez rejesfory rozgaleziania iaiiformacji BIR1 i BIR2, z których kazdy jest wyposazony w wejscie pobudzajace A. Rejestr rozgaleziania informacji BIR1 jest pobudzany przez wszystkie impulsy zegarowe, zas wejscie pobudzajace re¬ jestru rozgaleziania informacji BIR2 jest sterowa¬ ne w ten sam sposób jak rejestrów slowa BR2 do BR4, to znaczy poprzez skojarzone urzadzenie blokujace. Wiec oczywiscie nie jest dozwolone sto¬ sowanie urzadzenia blokujacego AND2 przylaczo¬ nego do wyjscia rejestru rozgaleziania informacji BIR2. Zgodnie z fig. 1 urzadzenie blokujace ANDI jest wykorzystywane równoczesnie w celu prze¬ dluzania czasu trwania slowa rozgalezionego do galezi strumienia B2, jak równiez do przedluza¬ nia informacji galeziowej bi2 do sterowania ga¬ lezia strumienia B3.Konstrukcyjnie jest dozwolone laczenie rejestru grupy bitów BR1 z rejestrem rozgaleziania in¬ formacji BIR1 oraz laczenie rejestru slowa BR2 z rejestrem rozgaleziania informacji BIR2 z uwa¬ gi na ich bezposrednio polaczone wejscia pobudza¬ jace. 5 Proponowany uklad wedlug wynalazku oferuje funkcjonalnie duza liczbe mozliwosci rozgalezia¬ nia informacji, która zgodnie ze znanymi zasada¬ mi rozgaleziania wymagalaby znacznie dluzszego czasu i wiekszego urzadzenia. Zgodnie z zasada io potoku regestr rozigalezianria imformaioji wprowadza opóznienie przed tym, zanim informacja rozgale¬ ziania, wytworzona przez inny generator strumie¬ nia informacji osiagnie skojarzone urzadzenie blo¬ kujace. To opóznienie o jeden okres czasu daje 15 czasami korzystne dobranie czasu rozgaleziania informacji dla strumienia informacji przychodza¬ cego z pierwszego generatora strumienia infor¬ macji, co jest opisane ponizej.Mozliwosci rozgaleziania za pomoca ukladu z 20 fig. i sa objasnione przy pomocy fig. 2 zawiera¬ jacej tabele, której kolejne linie pokazuja stany podczas kolejnych okresów czasu. Przyjeto, ze pierwszy generator IFG1 strumienia informacji wytwarza kolejne slowa oznaczone 10, 11, 12 i tak 25 dalej, i ze drugi generator strumienia informa¬ cji wytwarza ponadto synchronicznie stany logicz¬ nych „0'* i „1" jako informacje rozgaleziajace bil, bi81 &13.1 Pokazano równiez, ze odpiowiednie stany moga 30 byc „0" lub „1", bez wplywu na wynik rozgale¬ ziania. Stwierdzono, ze w rejestrze rozgaleziania informacji BIR1 wzglednie BIR2 jest zarejestro¬ wana informacja rozgaleziajaca bil wzglednie bi2, która zostala wytworzona przez drugi generator 35 strumienia w poprzednim okresie czasu, lecz je¬ zeli rejestr informacji rozgaleziajacej BIR1 za¬ wiera „0", to rejestr informacji rozgaleziajacej BIR2 pozostaje w swym stanie. Fig. 2 nie poka¬ zuje, ze rejestr grupy bitów BB1 z fig. 1 przenosi 40 tyJko bity grupy hl-8, lecz pokazanie ze rozg&le^ zianie do galezi strumienia BI trwa w ciaglej sekwencji liczb zgodnie z zasada potoku. Ponad¬ to stwierdzono, ze czas trwania slów w galeziach strumienia B2, B3 i B4 jest odpowiednio wydlu- 45 zany stanem „0" w odpowiednich rejestrach roz¬ galeziania informacji BIR1 wzgUednie BIB2 w sto¬ sunku do informacji rozgaleziajacej bi3 przycho¬ dzacej bezposrednio z drugiego generatora stru¬ mienia. W celu ulatwienia zrozumienia sterowa- 50 nia rozgalezianiem, fig. 2 zawiera symbole koja¬ rzace. Pokazano tam na przyklad, ze czas trwa¬ nia slowa oznaczonego 12 galezi strumienia B2 jest wydluzony stanem „0" rejestru rozgalezienia informacji BIRl. 56 Figura 3 przedstawia rozwiazanie proponowane¬ go ukladu rozgaleziania dla komputera systemu sterowania zapamietanym programem. Sterowanie zapamietanym programem obejmuje wykonanie sekwencji instrukcji zapamietanej w ukladzie pa¬ so mieci instrukcji. Sekwencja glówna i pomocni¬ cza wystepuja tutaj wraz z instrukcjami skoku i powrotu. Pierwszy i drugi generator strumienia sa tu utworzone przez grupy elementów pamie¬ ciowych MEG do zapamietywania sekwencji in- 05 strukcji, jak równiez informacji rozgaleziania sko-113 7 jarzonej z kazda instrukcja. Grupy elementów pamieciowych sa adresowane po jednej w danej chwili do wyczytywania za pomoca zespolu ad¬ resowego AU, przy czym rejestr adresowy AR tego zespolu ma swe wejscie pobudzajace polaczo¬ ne ze zródlem CL impulsów zegarowych. Adresy, które poprzez dekoder DEC i grupy elementów pamieciowych sa przetwarzane w potokowym sy¬ stemie czasowym na sekwencje instrukcji i sek¬ wencje informacji rozgaleziania, sa przyjmowane przez rejestr adresowy poprzez bramke logiczna GL, albo z pierwszego zespolu CP1 zawartego w komputerze, na przyklad w pamieci danych, w celu wybrania poczatku sekwencji glównej, albo z sumatora AM+1, którego wejscie jest polaczo¬ ne z wyjsciem rejestru adresowego w celu otrzy¬ mania kolejnych adresów, albo z galezi strumie¬ nia adresów BA w celu wybrania poczatku sek¬ wencja pomocniczej i tej instrukcji, dzieki której sekwencja glówna trwa nadal po wykonaniu sek¬ wencji pomocniczej.Wspomniana bramka logiczna ma swe wejscie sterujace Cl i C2 polaczone z dwoma galeziami strumienia bitów B2B. Jezeli na wejscie steruja¬ ce Cl wzglednie G2 jest podany stan „1", to re¬ jestr adresowy jest polaczony z czescia CP1 kom¬ putera wzglednie z galeaia strumienia adresowego BA. Jesli obydwa wejscia sterujace Ol i 02 maja stan „O", to rejestr adresowy jest polaczony z su¬ matorem ADD+1. Sekwencje instrukcji wyczy- tywane z grup elementów pamieciowych sa roz¬ galeziane do glebi strumienia BA i B2B poprzez inne dwie galezie strumienia B5 i B6 i dalej do zespolów CP2 i CP3 zawartych w komputerze.Uklad rozgaleziajacy pokazany na fig. 3 zawie¬ ra pierwszy rejestr grupy bitów BGR1, którego wejscie pobudzajace jest polaczone z urzadzeniem blokujacym AND4, a jego wyjscie jest polaczone z galezia strumienia adresowego BA, drugi re¬ jestr grupy bitów BGR2, którego wejscie pobu¬ dzajace jest polaczone bezposrednio ze zródlem CL impulsów zegarowych, a jego wyjscia sa po¬ laczone z galeziami strumienia B2B i B5 oraz re¬ jestr instrukcji IR, którego wejscie pobudzajace jest polaczone z urzadzeniem blokujacym AND5, a jego wyjscie jest polaczone z galezia strumienia B6. Drugi rejestr grupy bitów BGR2 zawiera miejsce BIB1, które przyjmuje pierwsza informa¬ cje rozgaleziania z grupy elementów pamieciowych MEG i wysyla ja do urzadzenia blokujacego AND5.Rejestr instrukcjl IR zawiera miejsce BIP2, któ¬ re przyjmuje druga informacje rozgaleziania z grup elementów pamieciowych MEG i wysyla ja do urzadzenia AND4 blokujacego. Porównanie po¬ miedzy fig. 1 i fig. 3 wykazuje funkcjonalna od- powiednosc pomiedzy rejestrami BlRl+BRl i BGR2 na fig. 3, pomiedzy rejestrami BIR2+BR2 na fig. 1 i IR na fig. 3, pomiedzy rejestrami BR3 na fig. 1 i BGR1 na fig. 3 oraz pomiedzy urza¬ dzeniami blokujacymi AND1 wzglednie AND2 na fig. 1 i AND5 wzglednie AND4 na fig. 3.Na fig. 4 jest przedstawiona tabela pokazujaca w jaki sposób za pomoca rozwiazania z fig. 3 jest uzyskiwany zapamietany program sterujacy za¬ wierajacy nastepujaca sekwencje adresowa. Pierw- 683 8 sza sekwencja glówna, której dwie ostatnie in¬ strukcje sa oznaczone (46 i 47) jest konczona za pomoca skojarzonych adresów 46 i 47. Druga sek¬ wencja glówna zawierajaca instrukcje (20 i 29) 5 jest rozpoczynana za pomoca skojarzonego adresu startowego 20, a kolejne adresy narastaja. Adres 23 nalezy do instrukcji skoku (23) obejmujacej adres skoku 90 do rozpoczecia sekwencji pomoc¬ niczej zawierajacej instrukcje (90 do 96) ze sko- 0 jarzonymi adresami 90 do 95. Adres 24 nalezy do instrukcji zwrotnej (24) zawierajacej adres zwrot¬ ny 26 do wyboru instrukcji (26), z która druga sekwencja glówna jest kontynuowana po wyko¬ naniu sekwencji pomocniczej. Druga sekwencja 5 glówna jest calkowicie wykonywana za pomoca kolejnych adresów narastajacych do adresu 29.Trzecia sekwencja glówna jest rozpoczynana za pomoca skojarzonego adresu startowego 50.Dla skojarzen obejmujacych adresowanie i za- 0 pamietywanie instrukcji oraz przeznaczonych dla nich informacji rozgaleziania wazne jest co na¬ stepuje. Stan „0" zarejestrowany w miejscu BIPl informacji rozgaleziania powoduje przedluzenie in¬ strukcji zarejestrowanej równoczesnie, zgodnie z 5 zasada rurociagu, w rejestrze instrukcji IR i roz¬ galezionej do galezi strumienia B6 i do przedlu¬ zenia stanu logicznego zarejestrowanego w miejs¬ cu BIP2 informacji rozgaleziania do sterowania urzadzeniem blokujacym AND4. 0 W celu uzyskania przejscia pomiedzy sekwen¬ cjami glównymi bez straty okresu czasu, stan „1" jest podawany na wejscie sterujace Cl zespolu adresowania za pomoca ostatniej, lecz jednej in¬ strukcji (46) wzglednie (28) sekwencji glównych. 5 Ponadto istnieja tam takie polaczenia, ze miejsce BIP2 informacji rozgaleziani uzyskuje wraz z in¬ strukcja skoku (23) i jej wczesniejsza instrukcja (22) stan „1", zeby mialo adresy 90 i 26 rozgale¬ zione na strumien adresowy galezi BA i takie, ) zeby miejsce BIP2 uzyskiwalo wraz z instrukcja zwrotna (24) i instrukcjami (90 do 95) sekwencji pomocniczej stan „0" w celu posiadania adresu zwrotnego 26 zapamietanego w pamieci buforo¬ wej. 5 W celu zasilania rejestru adresowego adresem skoku 90 i adresem zwrotnym 26 odpowiednio bez straty okresu czasu, stan „1" jest podawany na wejscie sterujace C2 zespolu adresowego za porno¬ sa instrukcji skoku (23) wzglednie za pomoca os- 1 tatniej lecz jednej instrukcji (94) sekwencji po¬ mocniczej. W celu ulatwienia zrozumienia rozgale¬ ziania realizowanego za pomoca rozwiazania z fig 3, fig. 4 zawiera niektóre symbole skojarzone, na przyklad pokazano tam w jaki sposób rejestr ad- 1 resowy otrzymuje adres zwrotny z galezi BA stru¬ mienia adresowego za pomoca stanu „1" na wejs¬ ciu sterujacym C2.Zastrzezenia patentowe 1. Uklad do rozgaleziania strumienia informacji na wyjsciowe galezie, a zwlaszcza wyjsciowego strumienia informacji zawierajacego slowa cyfro- m we stosowane w zmagazynowanym programie ste-113 683 10 rujacym systemem telekomunikacyjnym, przy czym te slowa sa rozdzielone na grupy bitów i wytwa¬ rzane za pomoca pierwszego generatora strumie¬ nia informacji z predkoscia okreslana za pomoca impulsów zegarowych wysylanych ze zródla im¬ pulsów zegarowych, a ten strumien informacji jest przenoszony pomiedzy elementami pamieciowymi, których wejscia pobudzajace sie sterowane im¬ pulsami zegarowymi i nastepnie ukladem elemen¬ tów pamieciowych w kierunku przenoszenia, któ¬ ry jest pobudzany równoczesnie do przyjmowania kolejnej informacji zawartej w odpowiednim stru¬ mieniu, znamienny tym, ze posiada drugi gene¬ rator strumienia informacji (IFG2) sterowany przez zródlo (CL) impulsów zegarowych do wytwarza¬ nia cyfrowej informacji rozgaleziania (bil—foi3), która dla kazdego slowa cyfrowego i grupy bi¬ tów (bl—b$, b9—bl2) okresla, w która z galezi strumienia informacji (Bl—B4) dane slowo i gru¬ pa bitów maja byc rozgalezione, a ponadto ele¬ menty pamieciowe zawieraja rejestry slowa wzglednie rejestry grup bitów (BRl—BR4), któ¬ rych wejscia informacyjne sa polaczone z pierw¬ szym generatorem strumienia informacji (IFG1), a wyjscia informacyjne kazdego z nich stanowia punkty, w których powstaje galaz strumienia, przy czym rejestry slowa wzglednie grupy bitów, w których jesit rozgaleziana tyfltoo czesc wejsciowe¬ go strumienia informacji, maja swe wejscia po- 10 15 20 budzajace (Aj polaczone z urzadzeniami blokuja¬ cymi (AND1—AND3), z których kazde ma za za¬ danie blokowanie impulsów zegarowych w za¬ leznosci od informacji rozgaleziania nalezacej do odpowiedniej galezi strumienia. 2. Uklad wedlug zastrz. 1, znamienny tym, ze elementy pamieciowe zawieraja pewna liczbe re¬ jestrów informacji rozgaleziania (BUtl, BIR2), których wejscia informacyjne sa polaczone z dru¬ gim generatorem strumienia informacji, a ich wyjscia sa polaczone kazde z jednym z urzadzen blokujacych w celu przenoszenia informacji roz¬ galeziania, a to przenoszenie jest sterowane za po¬ moca odpowiedniego urzadzenia blokujacego. 3. Uklad wedlug zastrz. 2, znamienny tym, ze wejscie pobudzajace przynajmniej jednego (BIR2) z rejestrów informacji rozgaleziania jest stero¬ wane innym urzadzeniem blokujacym (AND1) niz urzadzenie blokujace (AND2), z którego wyjsciem jest polaczony. 4. Uklad wedlug zastrz. 1, znamienny tym, ze ge¬ neratory strumieni informacji sa utworzone z pa¬ mieci (MEG), z której slowa cyfrowe oraz infor¬ macja rozgaleziania sa wyczytywane za pomoca adresów wytworzonych przez zespól adresowy (AU), a ponadto jedna z galezi strumienia (BA) jest doprowadzona do wedtsc&a tego zespolu adre¬ sowego.Fig.I IF02 AU f~l T " BA113 683 CP1 CP3 AND5 Drukarnia Narodowa, Zaklad Nr 6, zam.Cena 45 zl PL