DE2815623C2 - Anordnung zur Aufzweigung eines Befehlsinformationsflusses - Google Patents

Description

lassen oder sperren, so daß hier nicht das erwähnte »Pipeline-Prinzip« realisiert wird.

Wenn beispielsweise ein Nur-Lesespeicher mit willkürlichem Zugriff nach dem Pipeline-Prinzip betrieben wird, wobei dieser Speicher ein Adressenregister zum Speichern jeweils einer anderen Adresse, eine Anzahl von adressierbaren Speicherelementgruppen zum Speichern von Digi'alwörtern und ein Wortregister zum Speichern eines Digitalwortes umfaßt, das aus den Speicherelementgruppen mittels der zugehörigen Adresse ausgelesen wird, so wird kurz bevor einer der Taktimpulse die Aktivierungseingänge des Adressenregisters und des Wortregisters aktiviert, der folgende Zustand erhalten: eine ankommende Adresse wartet am Eingang des Adressenregisters. In dem Adressenregister wird diejenige Adresse gespeichert, die kurz vor dem vorhergehenden Taktimpuls am Eingang wartend bereitstand. Die registrierte Adresse hat die zugehörige Speicherelementgruppe zum Auslesen aktiviert, so daß das zugehörige Digital-wert am Eingang des Wortregisters wartend bereitsteht In dem Wortregister wird '"asjenige Digitalwort gespeichert, das kurz vor dem vorhergehenden Taktimpuls das zuvor ausgelesene Digitalwort war. Das registrierte Digitalwort aktiviert den Ausgang des Wortregisters. Aufgrund des Pipeline-Prinzips wird mittels jedes Taktimpulses eine neue Adresse in das Adressen register »gepumpt«, und ein neu abgelesenes Digitalwort wird in das Wortregister »gepumpt«. Jede Informationsverarbeitung (bei dem Beispiel eine Änderung eines Adressenflusses in einen Wortfluß), die in einem Informationsfluß enthalten ist, wobei diese Verarbeitung zwischen zwei Speichereinrichtungen durchgeführt wird, die nacheinander in der Übertragungsrichtung angeordnet sind (bei dieser Ausführungsform das Adressenregister und das Wortregister) und durch eine Taktimpulsquelle gesteuert werden, benötigt eine Periode zwischen zwei' aufeinanderfolgenden Taktimpulsen. Eine solche Taktperiode wird auch dann benötigt, wenn die Datenflußverarbeitung nur eine Übertragung einer sonst unverarbeiteten Information aus einer Speichereinrichtung in eine andere beinhaltet.

Bei der Verarbeitung von Digitalinformationen mittels eines Rechners, der beispielsweise ein Nachrichtenvermittlungssystem bzw. Fernsprechsystem steuert, treten sowohl eine Aufzweigung eines Informationsflusses in eine Anzahl von Aufzweigungsflüssen a!s auch Informationsflüsse auf, die aus der Konvergenz einer Anzahl von Aufzweigungsflüssen resultieren. Die Ausführung von Befehlen bzw. arithmetischen Rechenvorgängen können als Beispiele für Datenflußaufzweigung bzw. Dateniiußzusammenführung erwähnt werden. Die Taktimpulsfrequenz wird unter Berücksichtigung der Durchgangszeiten der Drähte und der Ansprechzeiten der Speichereinrichtung sowie der zwischengeschalteten Informationsverarbeitungsvorrichtungen bestimmt, so daß die Information zuverlässig durch die- Aufzweigungen des nach einem gespeicherten Programm gesteuerten Systems »gepumpt« wird. Für eine wirkungsvolle Pipeline-Steuerung wird ein Rechner benötigt, bei dem die Durchlaufgeschwindigkeit, die Länge der Informationswörter (d. h. die Anzahl von Bits in den Digitalwörtern) und die Aufzweigungsstruktur richtig aufeinander abgestimmt sind.

Bei der Durchführung einer Befehlssequenz, die aus einem Befehlsspeicher ausgelesen wird, ist es bekannt, jedes Befehlswort in ein Operationsfeld bzw. ein Formatfeld und ein variables Feld zu unterteilen. Durch Dekodieren des ODerat'onsfeldes werden direkte Befehle erhalten, auf welche Weise das variable Feld verwendet werden soll, wobei eine oder mehrere' Införmationsflußaufzweigungen neben dem Dekoderzweig zur Verfugung gestellt sind. Wenn das Pipeline-Prinzip angewandt wird, so benötigt jede Information, die zwischen zwei Pipeline-Aktivierungspunkten vörahschreitet, eine Taktperiode, wie bereits erwähnt;· und; es ist nichts dadurch zu gewinnen, daß lange Befehlswörter verwendet werden, die eine reichhaltige InfdrWiation

ίο enthalten und die aus dem Befehlsspeicher jeweils einzeln pro Taktperiode ausgelesen werden, wenn der Aufzweigungsvorgang dann bis zu zwei oder mehr Perioden benötigt, während deren der darauffolgende Befehl nicht zu der Aufzweigungsanordnung überfragen werden kann. Es ist bekannt, derartige Datenverarbeitungsprobleme entweder dadurch zu lösen, daß eine Überlappung bei der Durchführung von nacheinander ausgelesenen Befehlen oder Teilen eines Befehles vorgesehen wird (wenn der Steuervorgang selbst eine derartige Überlappung zuläßt), oder aber duicä Pufferspeicherung von Informationen, die bei der Ausführung erhalten werden (wenn der Steuervorgang eine sofortige Überlappung nicht zuläßt). Das erläuterte Problern im Zusammenhang mit der Anwendung des Pipeline-Prinzips ist von J. Seil in dem Artikel »Microprogamming in the Hewlett-Packard 3000« (Mikroprogrammierung mit dem Hewlett-Packard 3000) beschrieben, der ebenfalls in dem genannten Infotech-Report 23 enthalten ist. In diesem Artikel ist auch eine Aufzweigungstechnik im Zusammenhang mit der Befehlsdurchführung beschrieben, die auf zwei nacheinander angeordneten Befehlswortregistern nach dem Pipeline-Prinzip basiert.

Die der Erfindung zugrundeliegende Aufgabe besteht darin eine Anordnung der eingangs definierten Art zu schaffen, die bei einfachem Aufbau die Unterdrückung beliebiger Digitalwörter des Befehlsinformationsflusses in beliebigen I nformationsflußaufzweigungeh ermöglicht, wobei während der Taktperioden einer solchen Unterdrückung die unmittelbar vorhergegangenen, nich unterdrückten Digitalwörter als Informationsflußaufzweigungen weiter wirken.
Diese Aufgabe wird erfindungsgemäß gelöst durch

a) einen Aufzweigungsinformationsgcnerator, der von der Taktimpulsquelle gesteuert ist, zur Erzeugung digitaler Aufzweigungsinformationen, die synchron mit dem aufzuzweigenden Befehlsinformationsfluß für jedes Digitalwort und jede Bitgruppe bestimmen, in welche Informationsflußaufzweigung dieses Digitalwort und diese Bitgruppe aufgezweigt werden soll, und durch

b) Wortregister und Bitgruppenregister als Speichereinrichtungen, deren Eingänge jeweils unmittelbar mit dem Infcrmationsflußgenerator verbunden sind, wobei die Wort- und Bitgrupp?nregister, gesteuert durch jeden Taktimpuls an ihrem Aktivierungseingang, aktuelle Digitalwörter bzw. Bitgruppen des abzuzweigenden Informationsflusses empfangen und zwischenspeichern, und durch

c) Taktimpulsblockierungseinrichtungen, deren Eingänge mit dem Aufzweigungsinfornutionsgenerator funktionell zum Empfang der betreffenden Aufzweigungsinformation sowie mit der Taktimpulsquelle und deren Ausgänge jeweils mit einem zugeordneten Aktivierungseingang eines der Wortregister verbunden sind.

Durch die Erfindung wird somit eine Anordnung ge-

schaffen, die auf parallel angeordneten Wortregistern bzw. Bitgruppenregistern beruht und durch die die oben erläuterten Überlappungen bei der Ausführung und Pufferspeicherung von Informationen neben einer wirkungsvollen Aufzweigung eines Befchlsinformationsflusses erreicht werden, ohne daß dabei viele Taktperioden und zu lange Daienwörter benutzt werden müssen und auch ohne überflüssigen Einsatz von Bauteilen.

Besonders vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt

Fig. I eine Darstellung des Hauptprinzips der Anordnungin Form eines Diagramms:

Fig. 2 eine Tabelle;

F i g. J eine Ausführungsform der Anordnung; und

F i g. 4 eine Tabelle, die eine Befehlssequenz mit einem angeknüpften Sprung betrifft.

In Fig. 1 ist ein Informationsfluß-Generator IFCi gezeigt, beispielsweise ein Mikroprogrammgenerator, der einen Befehls-Informationsfluß mit einer Frequenz erzeugt, die aus einer Taktimpulsquelle CL erhalten wird, wobei dieser Fluß aus Digitalwörtern besteht, die in Bitgruppen öl—8 und £9—12 unterteilt sind. Der Befehls-Informationsfluß ist aufgezweigt in vier Informationsflußaufzweigungen Bi-B4, und zwar mittels vier Wortregistern bzw. Bitgruppenregistern BR 1 — BR 4, die jeweils mit einem Aktivierungseingang A versehen sind. Es wird angenommen, daß die Aufzweigung B1 nur die Bitgruppe B1 —8 über das Bitgruppenregistcr BR I überträgt, und daß die Aufzweigungen B2-B4 ganze Digitalwörter über die Wortregister BR 2— BR 4 übertragen. Die Übertragungen werden nach dem »pipeiine«-Prinzip mittels Taktimpuisen aus der Taktimpulsquelle CL durchgeführt, d. h. die Aufzweigungen benötigen jeweils eine Taktperiode. Es wird jedoch nur das Bitgruppenregister BR 1 direkt durch die Taktimpulsquelle aktiviert, so daß alle Bitgruppen b 1 —8 des Informationsflusses an der Aufzweigung B 1 ankommen. Die Aktivierungseingänge der Wortregister BR 2 bis BR 4 sind jweils mit einer Blokkierungseinrichtung ANDI—AND3 verbunden, welche eine logische UND-Funktion zwischen den Taktimpulsen und einer Aufzweigungsinformalion bii—bi3 ausführen, die von einem Aufzweigungsinformationsgenerator IFG 2 mit einer Frequenz erzeugt wird, die aus der Taktimpulsquelle erhalten wird. Wenn beispielsweise die Aufzweigungsinformation 6/3 durch einen logischen »O«-Zustand gebildet ist, die an der Blockiereinrichtung A ND 3 während derselben Taktperiode wartet, während der ein Digitalwort des Informationsflusses am Eingang des Wortregisters BR 4 wartet, so wird dieses Digitalwort zunächst aus der Aufzweigung in den Flußzweig B 4 ausgeschlossen, und ferner erhält dasjenige Digitalwort, das zuvor in dem Wortregister BR 4 gespeichert wurde, eine verlängerte Dauer in der Flußaufzweigung θ 4. Nur die Blockiervorrichtung AND3 ist direkt mit dem Aufzweigungsinformationsgenerator verbunden, während die Blockiereinrichtungen ANDi und AND2 die Aufzweigungsinformation Wl und bi2 über Aufzweigungsinformationsregister BIR1 und BiR 2 empfangen, die jeweils mit einem Aktivierungseingang A versehen sind. Das erwähnte Aufzweigungsinformationsregister BIR 1 wird durch alle Taktimpulse aktiviert, während der Aktivierungseingang des Aufzweigungsinformationsregisters BIR 2 in derselben Weise gesteuert wird wie die erwähnten Wortregister BR 2—BR 4, d. h. über eine zugeordnete Blockierungseinrichtung. Die Verwendung der Blockierungsvorrichtung AND 2, die mildem Ausgang des Aufzweigungsinformalionsregistcrs BIR 2 verbunden ist, wird dann natürlich nicht zugelassen. Entsprechend Fig. I wird die Blockierungseinrichtung ANDi gleichzeitig dazu verwendet, die Dauer eines Digitalwortes zu verlängern, das in den Flußzweig B 2 abgezweigt wird, und ebenfalls um eine Aufzweigungsinformation bi2 zu verlängern, um die Aufzweigung B3 zu steuern. KonstruKtionsmäßig ist es möglich, das Bitgruppenregister BR 1 mit dem Aufzweigungsinformationsregister BIR i zu kombinieren und das Wortregister BR 2 mit dem Aufzweigungsinformationsregister BIR 2 zu kombinieren, weil deren jeweilige Aktivierungseingänge direkt untereinander verbunden sind.

Funktionsmäßig ermöglicht die Anordnung mit den Merkmalen nach der Erfindung eine große Anzahl von Möglichkeiten zur Informntionsaufzweigung, die nach herkömmlichen Aufzweigungsprinzipien mehr Zeit und mehr Bauelemente erfordern würden. Nach dem »pipe-Iine«-Prinzip verursacht ein Aufzweigungsinformationsregister eine Verzögerung, bevor eine von dem Aufzweigungsinformationsgenerator erzeugte Aufzweigungsinformation die zugeordnete Blockiereinrichtung erreicht. Diese Verzögerung von einer Taktperiode ermöglicht manchmal eine vorteilhafte Zeitanpassung der Aufzweigungsinformation an den Informationsfluß. der aus dem Informationsflußgenerator stammt, wie nachstehend beschrieben wird.

Die Aufzweigungsmöglichkeiten, die durch die in F i g. I gezeigte Anordnung geschaffen werden, werden unter Bezugnahme auf F i g. 2 weiter erläutert, die eine

J5 Tabelle zeigt, deren aufeinanderfolgende Zeilen Zustände während aufeinanderfolgender Taktperioden wiedergeben. Es wird angenommen, daß der Informationsflußgenerator IFC 1 aufeinanderfolgende Digitalworte erzeugt, die mit 10, U, 12 usw. bezeichnet sind, und daß der Aufzweigungsinformationsgenerator synchron dazu logische »0«- und »!«-Zustände als Aufzweigungsinformation bli, bi2 und bi3 erzeugt. Das Zeichen »x« bedeutet, daß der jeweilige Zustand »0« oder »1« sein kann, ohne das Aufzweigungscrgebnis zu beeinflussen.

Es wird erreicht, daß in dem Aufzweigungsinformationsregister BIR 1 bzw. BIR 2 die Aufzweigungsinformation bii bzw. bi'2 gespeichert wird, die von dem Aufzweigungsinformationsgenerator während der vorhergehenden Taktperiode erzeugt wurde, wenn je.ioch

so das Aufzweigungsinformationsregister BIR1 eine »0« enthält, so behält das Aufzweigungsinformationsregister BIR 2 seinen Zustand bei. F i g. 2 zeigt nicht, daß das Bitgruppenregister BR1 nach F i g. 1 nur die Bitgruppe bii—% überträgt, sondern zeigt, daß die Aufzweigung in den Flußzweig BI in einer kontinuierlichen Aufeinanderfolge von Zahlen entsprechend dem »pipeline«-prinzip fortgeführt wird. Ferner wird erreicht, daß die Dauer der Digitalwörter in den Aufzweigungen B 2, B 3 bzw. 54 jeweils verlängert wird aufgrund eines »0«-Zustandcs in dem Aufzweigungsinformationsregister BIR 1 bzw. BIR 2 bzw. der Aufzweigungsinformation ύ/3, die direkt aus dem Aufzweigungsinformationsgenerator herrührt Um die Aufzweigungssteuerung leichter verständlich zu machen, enthält Fig.2 einige

b5 Zuordnungssymbole. Beispielsweise ist angegeben, daß die Dauer des mit 12 bezeichneten Digitalwortes der Aufzweigung B 2 aufgrund eines »0«-Zustandes des Aufzweigungsinformationsregisters BlR 1 verlängert

Fig.3 zeigt eine Ausführungsform der Aufzweigungsanordnung, die zu dem Rechner eines durch ein gespeichertes Programm gesteuerten Systems gehört. Die Speicherprogrammsteuerung enthalt die Ausführung einer Befehlssequenz, die in einer Befehlsspeicheran<j,<-;nung gespeichert ist. Es treten Haupt- und Untersequenzen mit Sprung- und Wiederholungssprungbefehlen auf. Der Informationsflußgenerator und der Aufzweigungsinformationsgenerator sind gebildet aus Speicherclementgruppen MEG zur Speicherung der genannten Befehlssequenz und der Aufzweigungsinformation, die jedem Befehl zugeordnet ist. Die Speicherelementgruppen werden jeweils einzeln zum Auslesen mittels einer Adressierungseinheit AU adressiert, deren Adressenregister AR einen Aktivierungseingang aufweist, der mit einer Taktimpulsquclle CL verbunden ist. Die Adressen, die über einen Dekoder DtC und die Speicherelementgruppen durch »pipeline«-Taktsteuerung in die Befehlssequenz und die Aufzweigungsinformationssequenz umgesetzt werden, werden von dem Adressenregister über eine Gatterlogik GL empfangen, und zwar entweder aus einer ersten Einheit CPI₁ die in dem Rechner enthalten ist, beispielsweise ein Datenspeicher, zur Auswahl des Anfangs einer Hauptsequenz, oder aus einem +1-Addierer ADD, dessen Eingang mit dem Ausgang des Adressenregisters verbunden ist, um aufeinanderfolgende Adressen zu erreichen, oder aus einer Adressenflußaufzweigung BA zur Auswahl des Anfangs einer Untersequenz und desjenigen Befehls, mit dem die Hauptsequenz nach Durchführung der Untersequenz fortfährt Die Steuereingänge CX und Cl der erwähnten Gatterlogik sind mit einer Zweibit-Aufzweigung B2B verbunden. Wenn ein Zustand »1« dem Steuereingang CX bzw. C2 zugeführt wird, so wird das Adressenregistcr mit dem erwähnten Rechnertei! CFi bzw. der Adressenflußaufzweigung BA verbunden. Wenn beide Eingänge CX und C 2 einen »0«-Zustand erhalten, so wird das Adressenregister mit dem erwähnten + !-Addierer ADD verbunden. Die aus den Speicherelementgruppen ausgelesenen Befehlsequcnzen werden aufgezweigt, und zwar neben den Aufzweigungen BA und BlB über weitere zwei Aufzweigungen BS und B 6, ferner zu weiteren Einheiten CP1 und CP3, die in dem Rechner enthalten sind.

Die in F i g. 3 gezeigte Aufzweigungsanordnung enthält ein erstes Bitgruppenregister BGR I₁ dessen Aktivierungseingang verbunden ist mit einer Blockiereinrichtung AND4, deren Ausgang mit der Adressenflußaufzweigung BA verbunden ist, mit einem Bitgruppenregister BGR 2, dessen Aktivierungscingang direkt mit der Taktimpulsquelle CL verbunden ist und dessen Ausgänge mit den Flußaufzweigungen BlB und 55 verbunden sind, und mit einem Befehlsregister IR, dessen Aktivierungseingang mit einer Blockiereinrichtung AND5 und dessen Ausgang mit der Flußaufzweigung B 6 verbunden isL Das erwähnte zweite Bitgruppenregister BGR 2 enthält eine Position BIPi, die eine erste Aufzweigungsinformation aus den Speicherelementgruppen MEG empfängt und sie zu der Blockiereinrichtung ANDS sendet Das erwähnte Befehlsregister IR enthält eine Position BIPZ die eine zweite Aufzweigungsinformation aus den Speicherelementgruppen MEG empfängt und sie zu der Biockiereinrichtung AND4 sendet Ein Vergleich zwischen Fig. 1 und Fig.3 zeigt eine funktionsmäßige Entsprechung zwischen den Registern BIR i — BRl und BGR 2 in F i g. 3. zwischen Registern BJR2—BR2 in Fig. 1 und IR in F i g. 3, zwischen Registern BR 3 in F i g. I und BGR X in F i g. 3 und zwischen den Blockiereinrichtungen AND 1 bzw. AND2 in Fig. 1 und AND5 bzw. AND4 in Fig. 3.

Fig.4 zeigt eine Tabelle, die anhand der Ausführungsform nach F i g. 3 zeigt, wie eine Speicherprogrammsteuerung erreicht wird, die die folgende Adressierungssequenz enthält: eine erste Hauptsequenz, deren zwei letzte Befehle mit (46) und (47) bezeichnet sind,

ίο wird durch zugeordnete Adressen 46 und 47 beendet. Eine zweite Hauptsequenz mit den Befehlen (20) bis (29) wird durch eine zugeordnete Anfangsadresse 20 und einige darauffolgende Adressenerhöhungen begonnen. Adresse 23 gehört zu einem Sprungbefehl (23), der eine

is Sprungadresse 90 enthält, zur Auswahl des Beginns einer Untersequenz, die die Befehle (90) bis (95) mit den zugeordneten Adressen 90—95 enthält. Die Adresse 24 gehört zu einem Rückkehrbefehl (24), der eine Rückkehradresse 26 zur Auswahl des Befehls (26) enthält, mit dem die zweite Hauptsequenz nach der Ausführung der Untersequenz fortgeführt werden soll. Die zweite Hauptsequenz wird vollständig durchgeführt mittels aufeinanderfolgender Adressenerhöhungen bis Adresse 29. Eine dritte Hauptsequenz wird mittels einer züge ordneten Anfangsadresse 50 begonnen.

Für die Zuordnungen bezüglich der Adressierung und der Speicherung eines Befehls und einer zugehörigen Aufzweigungsinformation gilt das folgende: ein Zustand »0«, der in der Aufzweigungsinformationposition BIP 1 gespeichert wird, ergibt eine Verlängerung des Befehls, der gleichzeitig nach dem »pipeline«-Prinzip in dem Befehlsregister IR gespeichert wird und zu der Aufzweigung B 6 aufgezweigt wird, und eine Verlängerung des Logikzustandes, der in der Aufzweigungsinformations-

position BIP 2 zur Steuerung der Blockiereinrichtung AND4 gespeichert wird. Um einen übergang zwischen den Hauptsequenzen ohne Taktperiodenverlust zu erreichen, wird ein Zustand »1« dem Steuereingang CX der Adressierungseinheit mittels des vorletzten Befehls

(46) bzw. (28) der Hauptsequenzen zugeführt. Ferner sind diese Verbindungen derart getroffen, daß die Aufzwcigungsinformationsposition BIP 2 gemeinsam mit dem Sprungbefehl (23) und deren vorhergehendem Befehl (22) einen Zustand »1« erhält, damit die erwähnten Adressen 90 und 26 zu der Adressenflußaufzweigung BA aufzweigen, und derart, daß die Position BIP2 gemeinsam mit dem Rückkehrbefehl (24) und den Befehlen (90) bis (95) der Untersequenz einen Zustand »0« erhält, damit die Rückkehradresse 26 pufferweise ge speichert wird. Um das Adressenregister mit der Sprungadresse 90 bzw. mit der Rückkehradresse 26 ohne Taktperioden verlust zu speisen, wird ein Zustand »1« dem Steuereingang C2 der Adressierungseinheit mittels des Sprungbefehls (23) bzw. mittels des vorletzten Befehls (94) der Untersequenz zugeführt. Zum leichteren Verständnis der Aufzweigungen, die durch die Ausführungsform nach F i g. 3 durchgeführt werden, enthält F i g. 4 einige Zuordnungssymbole; beispielsweise ist angegeben, wie das Adressenregister die Rückkehradresse 26 auf der Adressenflußaufzweigung BA mittels eines Zustandes »1« des Steuereingangs C2 erhält

Hierzu 3 Blatt Zeichnungen

Claims (3)

1 2 register von einer anderen (AND 1) Taktimpulsblok- Patentansprüche: kierungseinrichtung als der Taktimpulsblockie- rungseinrichtung (AND2) steuerbar ist, mit der sein

1. Anordnung zur Aufzweigung eines Befehlsin- Ausgang verbunden ist.

formationsflusses zu Informationsflußaufzweigun- 5 4. Anordnung nach einem der Ansprüche 1 bis 3,

gen, welche gleichzeitig jeweils verschiedene Einhei- dadurch gekennzeichnet, daß der Informationsfluß-

ten eines speicherprogrammgesteuerten Nachrich- generator und der Aufzweigungsinformationsgene-

tenvermittlungssystems steuern, die nach dem Pipe- rator aus Speichern mit willkürlichem Zugriff

line-Prinzip arbeitet, wobei der Befehlsinformations- (MEG) gebildet sind, aus denen die Digitalwörter

fluß Digitalwörter enthält, die zur Steuerung der io und die Aufzweigungsinformationen mittels Adres-

Einheiten des speicherprogrammgesteuerten Nach- sen auslesbar sind, die durch eine Adressierungsein-

richtenvermittlungssystems verwendet werden, und heit (AU) erzeugt werden, und daß einer der Infor-

die Digitalwörter in Bitgruppen unterteilt sind und mationsflußaufzweigungen (BA) zu einem Eingang

durch einen Informstionsflußgenerator mit einer der Adressierungseinheit geführt ist. Frequenz erzeugt werden, die durch eine Taktim- 15

pulsperiode einer Taktimpulsquelle bestimmt ist,

und wobei die Digitalwörter und Bitgruppen in Speichereinrichtungen abertragen werden, deren Aktivierungseinfänge von Taktimpulsen der Taktim- Die Erfindung betrifft eine Anordnung zur Aufzweipuisqueiie gesteuert werden, und die je eine inför- 20 güng eines Beiehisin'üfmaüonsRüSses 2U informaiiunsmationsflußaufzweigung aussenden, und wobei die flußaufzweigungen, weiche gleichzeitig jeweils ver-Speichereinrichtungen aktivierbar sind zum Emp- schiedene Einheiten eines speicherprogrammgesteuerfangen von aufeinanderfolgenden Digitalwörtern ten N achrichten Vermittlungssystems steuern, die nach des aufzuzweigenden Befehlsinformationsflusses, dem Pipeline-Prinzip arbeitet, wobei der Befehlsinforgekennzeichnetdurch 25 malionsfluß Digitaiwörter enthält, die zur Steuerung

der Einheiten des speicherprogrammgesteuerten Nach-

a) einen Aufzweigungsinformationsgenerator richtenvermittlungssystems verwendet werden, und die (IFG 2\ der von der Taktimpulsquelle (CL) ge- Digitalwörter in Bitgruppen unterteilt sind und durch steuert ist, zur Erzeugung digitaler Aufzwei- einen Informationsflußgenerator mit einer Frequenz ergungsii.-'ormationen (bil — bi3), die synchron 30 zeugt werden, die durch eine Taktimpulsperiode einer mit dem aufzuzwingende? Befehlsinformations- Taktimpulsquelle bestimmt ist, und wobei die Digitalfluß für jedes Digitalwort und jede Bitgruppe Wörter und Bitgruppen in Speichereinrichtungen über-(b 1 —8, b 9—12) bestimme^..in welche Informa- tragen werden, deren Aktivierungseingänge von Takttionsflußaufzweigung (B 1 — BA) dieses Digital- impulsen der Taktimpulsquelle gesteuert werden, und wort und diese Bitgruppe aufgezweigt werden 35 die je eine Informationsfiußaufzweigung aussenden, und soll, und durch wobei die Speichereinrichtungen aktivierbar sind zum

b) Wortregister (BR 2— BR 4) und Bitgruppenre- Empfangen von aufeinanderfolgenden Digitalwörtern gister (BR 1) als Speichereinrichtungen, deren des aufzuzweigenden BefehlsJnfornvAÜonsflusses. Eingänge jeweils unmittelbar mit dem Informa- Eine derartige Anordnung bzw. Informationsübertrationsflußgenerator (IFG 1) verbunden sind, wo- 40 gungsprinzip ist allgemein bekannt und ist beispielsweibei die Wort- und Bitgruppenregister, gesteuert se in dem Artikel »Large Scala Systems Architectures« durch jeden Taktimpuls an ihrem Aktivierungs- von J. R. Douglas, veröffentlicht in »Report 23«, 1975, eingang (A), aktuelle Digitalwörter bzw. Bit- von Infotech, England.

gruppen des aufzuzweigenden Informations- Aus der US-PS 37 17 850 ist eine zyklisch arbeitende

flusses empfangen und zwischenspeichern, und 45 Datenverarbeitungsanlage und Datenübertragungsan-

durch lage bekannt, die zur Vereinfachung der Datenübertra-

c) Taktimpulsblockierungseinrichtungen gung in dem Datenverarbeitungssystem auf einer soge-(ANDX—AND3), deren Eingänge mit dem nannten Überlappungsgrundlage arbeitet. Bei dieser Aufzweigungsinformationsgenerator (IFG 2) bekannten Anlage soll die Forderung zur Blockierung funktionell zum Empfang der betreffenden Auf- 50 unerwünschter Instruktionen während eines Übertrazweigungsinformation (bit — bi3) sowie mit gungsintervalls vermieden werden. Diese bekannte Dader Taktimpulsquelle (CL) und deren Ausgänge tenverarbeitungsanlage basiert auf dem Verfahren, wojeweils mit einem zugeordneten Aktivierungs- naclh eine Überführung eines Satzes von Datenverarbeieingang (A) eines der Wortregister tungsinstruktioncn in einen anderen Satz ausgeführt (BR 2— BR4) verbunden sind. 55 wird, und zwar vor einer bestimmten Instruktion eines

untergeordneten Satze:, von dem aus die Übertragung

2. Anordnung nach Anspruch 1, gekennzeichnet durchgeführt wird. Nach diesem bekannten Verfahren durch eine Anzahl von Aufzweigungsinformations- werden Instruktionen eines untergeordneten Satzes registern (BlR I₁ BlR 2), deren Eingänge mit dem ausgeführt, worauf eine Übertragung zu einer Instruk-Aufzweigungsinformationsflußgenerator (IFG 2) 60 tion eines anderen untergeordneten Satzes folgt, worverbunden sind und deren Ausgänge jeweils mit ei- aufhin die verbleibenden Instruktionen des ursprünglich ner der Taktimpulsblockierungseinrichtungen ver- untergeordneten Satzes dann ausgeführt werden, bunden sind, zur Übertragung einer Aufzweigungs- Grundlage dieses Verfahrens ist ein Programm, welches information (bi 1 bzw. bi2), mittels der die zugehöri- eine Übertragungs- oder Überführungsinstruktion entgeTaktimpulsblockierungseinrichtung steuerbar ist. 65 hält. Bei dieser Datenverarbeitungsanlage erfolgen im

3. Anordnung nach Anspruch 2, dadurch gekenn- Sinne der üblichen Computertechnik die Informationszeichnet, daß der Aktivierungseingang (A) wenig- flüssc asynchron, und zwar unter Verwendung verschiestens eines (BIR 2) der Aufzweigungsinformations- dener Gatter, welche eine Information entweder durch-