DE2633155A1 - Einrichtung zur erzeugung zeitdefinierter steuersignale - Google Patents
Einrichtung zur erzeugung zeitdefinierter steuersignaleInfo
- Publication number
- DE2633155A1 DE2633155A1 DE2633155A DE2633155A DE2633155A1 DE 2633155 A1 DE2633155 A1 DE 2633155A1 DE 2633155 A DE2633155 A DE 2633155A DE 2633155 A DE2633155 A DE 2633155A DE 2633155 A1 DE2633155 A1 DE 2633155A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- signal
- gate
- signals
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Bus Control (AREA)
- Electric Clocks (AREA)
- Time-Division Multiplex Systems (AREA)
- Debugging And Monitoring (AREA)
- Selective Calling Equipment (AREA)
- Electronic Switches (AREA)
Description
Int. Cl. 2:
(19) BUNDESREPUBLIK DEUTSCHLAND
G06F 1/04
G 05 B 19/02
DEUTSCHES
PATENTAMT
Aktenzeichen:
Anmeldetag:
Offenlegungstag:
P 26 33 155.5-53 23. 7.76
3. 3.77
3. 3.77
Unionspriorität:
28. 8.75 USA 608411
Bezeichnung: Einrichtung zur Erzeugung zeitdefinierter Steuersignale
Anmelder: International Business Machines Corp., Armonk, N.Y. (V.St.Av
Vertreter: Erfinder: Jost, 0., Dipl.-Ing., Pat.-Ass., 7030 Böblängen
Pearson, Robert Charles, Newark Valley, N.Y. (V.St.A.)
Pearson, Robert Charles, Newark Valley, N.Y. (V.St.A.)
Prüfungsasitrag gem. § 2Sb PatG ist ^sjteü
2. 77 709 809/724
Anmelderin:
jo-fe
International Business Machines Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin: EN 975 019
Die Erfindung betrifft eine Einrichtung zur Erzeugung zeitdefininierter
Steuersignale nach dem Oberbegriff des Anspruchs 1.
Die Steuerung komplexer Maschinen und Datenverarbeitungssysteme (
erfordert häufig die Erzeugung einer großen Anzahl genau zeitde- . finierter Signale, um die Durchführung der verschiedensten Funk- ;
tionen einzuleiten. In der Vergangenheit hat man sich hierzu verschiedener Wege bedient. So wurden beispielsweise Zähler auf einen
bestimmten Wert voreingestellt und dann mit Hilfe der Ausgangs-1
impulse kontinuierlich durchlaufender Taktgeber auf null heruntergezählt. Bei einer anderen Technologie wurden verschiedene mono-*
stabile Multivibratoren vorgesehen, deren instabile Phase auf verschiedene Zeitwerte eingestellt wurde, wodurch dann Ausgangs- j
signale mit einem bestimmten Zeitintervall nach dem Auftreten eines initiierenden Ereignisses erzeugt werden konnten. Es hat sich
leider herausgestellt, daß diese Technologien für viele Fälle nicht genau und verläßlich genug arbeiten und dann hohe Kosten
verursachen, wenn eine große Anzahl unabhängiger oder in keiner Beziehung zueinanderstehender Zeitsignale erzeugt werden mußten,
die für die verschiedensten Funktionen innerhalb komplexer Maschinen benötigt werden.
;Der Einsatz eines Zählers oder eines monostabilen Multivibrators erfordert auch die Verwendung von Torschaltungen für jede zu steuernde
Funktion, so daß die Kosten sehr stark ansteigen, wenn eine
709809/0724
Vielzahl von voneinander unabhängigen Zeitsteuersignalen benötigt werden. Darüberhinaus ist es dann auch schwierig, nach der Installation
der Einrichtungen Justagen oder Änderungen vorzunehmen, wenn beispielsweise die Punktionen oder der Schaltkreisentwurf
geändert werden muß. Viele der verwendeten Zähler oder monostabilen MuItivibratoren können zwar auf vorgegebene Zählwerte oder
Impulsperioden eingestellt werden, diese Veränderungen sind jedoch schwierig und nur unter großem Zeitaufwand durchzuführen,
insbesondere dann, wenn diese Arbeiten an zahlreichen Schaltungen durchgeführt werden müssen.
Ein weiterer Nachteil dieser bekannten Methoden, insbesondere auf ι
dem Gebiet der Datenverarbeitung, ist darin zu sehen, daß die zen-;
trale Prozessorsteuerung in vielen Fällen Zählereinstellungen oder)
i Auslöseimpulse für monostabile MuItivibratoren benötigt. Dieses
kann zeitweise mit den Verarbeitungsoperationen der Steuereinheit zu Konflikten führen, die oft nur dadurch zu vermeiden sind, daß ;
Verzögerungen eingebaut oder verschiedene Programmschritte wiederholt werden müssen. Es ist daher die primäre Aufgabe der vorliegenden
Erfindung, eine Einrichtung anzugeben, die Zeitsteuersignale mit äußerster Genauigkeit und Zuverlässigkeit erzeugen kann, ohne
daß viele der Steuerschaltungen hierzu dupliziert werden müssen.
Eine weitere Aufgabe der Erfindung ist darin zusehen, daß die Einrichtung Zeitsteuersignale über einen weiten Bereich von Zeitintervallen
zu erzeugen in der Lage sein muß, ohne daß eine Vielzahl von Taktgebern mit unterschiedlichen Taktfrequenzen benötigt
wird.
Zu der Aufgabe der Erfindung ist auch zu zählen, daß die Einrichtung
Zeitsteuersignale erzeugen kann, die für die Zählung vieler !Vorgänge in der komplexen Anlage benötigt werden, die auch
!gleichzeitig auftreten können. Auch die leichte Veränderbarkeit der Zeitsteuersignale hinsichtlich ihrer Frequenz und/oder Phasenlage
ist zu den Aufgaben der vorliegenden Erfindung zu rechnen.
EN 975 019
709809/0724
!Dar Aufwand, der für die Einrichtung benötigt wird, soll ebenifalls
sehr gering gehalten werden können, was dadurch erreicht
j daß einfache und relativ aufwendige an sich bekannte Schaltkreismot
dule und Chips in integrierter Technik verwendet werden können. Di
'Einrichtung soll auch in der Lage sein, die zentrale Verarbei- ;tungseinheit hinsichtlich der überwachung dieser Steuersignale
{zu entlasten.
'Gelöst werden diese Aufgaben der vorliegenden Erfindung durch die !
im Patentanspruch 1 angegebenen Merkmale. !
Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen
I des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.
Aus dieser Lösung resultieren eine Reihe von Vorteilen, die darin bestehen, daß eine äußerst flexible, d.h. leicht änderbare l
hochgenaue und vom Komponentenaufwand her äußerst günstige Erzeugung
von Zeitsteuersignalen möglich ist.
Eine besondere Rolle spielt hierbei ein Speicherpaar mit vielen ίSpeicherstellen, bei dem eine Speicherstelle in dem einen Speicher,
einer Speichersteile in dem anderen Speicher entspricht, wobei ! beide Speicherstellen durch eine gemeinsame Adresse ansteuerbar
sind. In die Speicherstellen des einen Speichers werden konstante Werte eingeschrieben, während in die entsprechenden Stellen im an-J
deren Speicher zunächst der Wert null eingegeben wird, dieser Spei4
ι j
■eher mit einer Inkrementierschaltung als Akkumulator dient dazu, !
I i
[akkumulierte Werte zu erstellen, die Zeittaktfolgen repräsentierend
Ein Taktgeber und ein Zähler erzeugen eine kontinuierliche und ί
repetitive Impulsfolge. Jeder Impuls ist eine Folge, der eindeutig J iein Satz von einer oder mehreren Adressen zugeordnet ist. Er kann j
entweder direkt oder indirekt mit anderen Bedingungen die Adres- ί ι !
|sxerung eines Paars einander entsprechender Speicherstellen und
EN 975 019
709809/0724
iden Vergleich der in diesen beiden Speicherstellen gespeicherten
Werte bewirken. Wenn keine Übereinstimmung festgestellt wird, dann bleibt der Wert im konstanten Speicher in seiner ursprünglichen
Speicherstelle unverändert erhalten. Der variable Wert in der entsprechenden Speicherstelle wird um 1 vermehrt und dann an seisne
ursprüngliche Speicherstelle mit der gleichen Adresse zurückgespeichert. Wenn während des Vergleichs eine Übereinstimmung
festgestellt wird, dann wird ein Zeitsteuer- oder ein Funktionsauslösesignal erzeugt, der konstante Wert wieder an seine ursprüngliche Stelle unverändert zurückgeschrieben und der variable Wert
als Wert null wieder an seine ursprüngliche Speicherstelle zurückgeschrieben. ;
Diese Anordnung von Speichern und Steuerkreisen erleichtert die gemeinsame Speicherung einer großen Anzahl verschiedener Konstanten
an verschiedenen Adressen, wobei die Konstanten während jeder Taktfolge oder mit einer noch niedrigeren Frequenz durch kombinato+
rische logische Torschaltungen miteinander verglichen werden können. Obwohl das Ausführungsbeispiel einer solchen (Multiplex)-Schaltung
an einem Speicherpaar deutlich gemacht wird, können diese Vorrichtungen auch konventionelle Datenspeicherelemente
wie diskrete Speichermodule oder Halbwortregister sein. Durch die
Verwendung eines adressierbaren Speichers, um Konstanten aufzube- j
wahren, die die Zahl der erforderlichen Taktfolgen repräsentie- I ren, können die Konstanten sehr leicht dadurch verändert werden, ■
daß an den adressierten Speicherstellen lediglich neue Konstanten-
i werte eingeschrieben werden. Auf diese Weise lassen sich Taktfre- j
quenz und Folgelänge leicht ändern, um die benötigten Zeittaktfrequenzen und die Zahl der adressierbaren Speicherstellen an andere
Gegebenheiten anzupassen. Auch die Werte der gespeicherten Konstanten können im Speicher von einer Speicherstelie zur anderen
in weiten Bereichen variieren, wodurch die Erzeugung von Zeittaktsignalen erleichtert wird, die über Frequenzen verfügen, die
weit voneinander abweichen.
EN 975 013
709 8.0 9/0724
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels
näher beschrieben. Es zeigen:
näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild der Einrichtung zur Erzeugung zeitdefinierter Steuersignale/
Fig. 2 eine Tabelle zur Darstellung der in der Folge
verwendeten Signale und der ihnen zugeordneten
Funktionen, I
Funktionen, I
Fig. 3 ein Blockschaltbild der Speicher- und Datensteu-
erlogik nach Fig. 1, i
IFig. 4 ein Zeitdiagramm für die in Fig. 1 dargestellten [
'. Schaltungen f I
;Fig. 5 ein Blockschaltbild für die Steuerlogik zur Er- >
zeugung der Speicheradressen und Funktionszeitgabesignale und
Fign. 6 und 7 Zeitdiagrairane für die Darstellung des Operationsablaufs in einer Schaltungsanordnung nach Fig. 5.
.Fig. 1 zeigt in schematischer Darstellung einen Funktionsmulti-Jplexer,
bestehend aus einem Speicher 10, dessen Eingangssammelleijtungen an sein Adressenregister 11 angeschlossen sind, aus einer
!Vergleichsschaltung 12 und aus einer Inkrementierungs- und Datenauswahlschaltung 13, die ihrerseits an ein Äusgangsregister 14 angeschlossen ist. Ferner ist für das Laden von Daten in den Speiche^ ein Eingangsregister 15 vorgesehen, wobei das Ausgangsregister
j 14 und das Eingangsregister 15 über ÜND-Tore 16 und 17 und ein gemeinsames ODER-Tor 18, sowie eine Sammelleitung mit den Eingangstoren 19 und 20 und dem Speicher 10 verbunden sind.
!Vergleichsschaltung 12 und aus einer Inkrementierungs- und Datenauswahlschaltung 13, die ihrerseits an ein Äusgangsregister 14 angeschlossen ist. Ferner ist für das Laden von Daten in den Speiche^ ein Eingangsregister 15 vorgesehen, wobei das Ausgangsregister
j 14 und das Eingangsregister 15 über ÜND-Tore 16 und 17 und ein gemeinsames ODER-Tor 18, sowie eine Sammelleitung mit den Eingangstoren 19 und 20 und dem Speicher 10 verbunden sind.
ι j
Der Speicher 10 kann ein beliebiger käuflich erwerbbarer Speicher j
sein, der für die Zwecke dieser Beschreibung als Halbwort-FET-
EN 975 019
709809/0724
Speichermodul gewählt wurde. Der Speichermodul muß in der Lage sein, zwei acht Bit breite Datenbytes an jeder adressierbaren
Speichersteile zu speichern, wobei er auch über einen Adressenumfang
von 0 bis 255 verfügen sollte. Der Speicher selbst ist in j zwei parallele Speichereinheiten unterteilt, von denen die eine
1OA für die Speicherung von Konstanten und die andere 1OB als Ak- '
kumulator verwendet wird. Bei dar Ansteuerung einer bestimmten i Adresse werden zwei entsprechende Bytestellen, jeweils eine in den
beiden Speichereinheiten 1OA und 1OB adressiert, wobei aber diese Speichereinheiten unabhängig voneinander und gleichzeitig beschrief
ben oder ausgelesen werden können. Darüberhinaus ist die Speicher-;
einheit 1OA für die Konstanten, vorzugsweise für zerstörungsfreies
Lesen ausgelegt, während die Daten des Akkumulatorsteils an der adressierten Speichersteile zerstört werden, wenn Daten in diese
Speichersteile zurückgeschrieben werden.
Der Speicher wird so eingesetzt, daß der Konstantenspeicher 1OA Werte speichert, die für die Zahl von Zeitimpulsfolgen repräsentativ
ist, die zwischen dem Auftreten von zwei zeitgesteuerten Steuersignalen für eine Maschinenfunktion erforderlich sind. Der
Akkumulatorspeicher 1OB wird zu Beginn auf den Wert null eingestellt und beim Auftreten eines bestimmten Zeitfolgesignals ausgelesen
und mit einem entsprechenden Konstantenwert verglichen. Wenn die beiden Werte nicht übereinstimmen, dann wird der Wert
ι des Akkumulators um 1 erhöht (inkrementiert) und in den Akkumulatorspeicher
1OB zurückgeschrieben. Die verschiedenen Konstanten, |die im Konstantenspeicher 1OA gespeichert sind, können einmal je
Speicherzyklus oder in noch größeren Intervallen, abhängig von der erforderlichen Erzeugung der bestimmten Funktionszeitsignale, abgefragt
werden.
Die Daten werden in den Konstantenspeicher 1OA dadurch geladen, daß aufeinanderfolgende Adressen an einen Ladeadressenpufferspeicher
21 und die zu speichernden Daten an das Eingangsdatenregister ! 15 gegeben werden. Die Adressendaten vom Ladeadressenpufferspeicher
21 werden dann an den Adressenassembler 22 weitergeleitet,
EN 975 019
709809/072Zf
äer die zusammengestellten Adressenwerte zu dem Adressenregister
11 überträgt, während gleichzeitig die zugehörigen zu speichernden Daten vom Eingangsregister 15 über die Tore 17, 18 und 19 zum
Speicher übertragen werden. Die genannten Tore werden hierbei von nehreren Torsteuersignalen gesteuert, wie noch im Zusammenhang mit
Fig. 2 deutlicher zu sehen sein wird.
Die Torsteuersignale und die Betriebssteuerlogik beziehen sich auf
sine Taktsteuerung, die aus einem Oszillator 23 mit einer Frequenz
von beispielsweise 10 MHz besteht, der Impulse an eine binäre Flipflop-Taktschaltung (10PT-Takt) 24 liefert, welche die Impulse
Γ1 bis TO erzeugt. Diese 100 ns-Impulse werden zu der Speicher-
and Datensteuerlogik 25 primär für die Durchschaltung von Daten I
i in den Speicher 10 und zur Steuerung der übertragung von Daten in ■
lie Vergleichsschaltung 12 und für die übertragung zu und von den
3in- und Ausgangsregistern verwendet. Die Zeitfolgeimpulse, die J
nit TS 0 bis TS7 bezeichnet sind und andere niederfrequente Impul- j
se werden von dem Taktgeber erzeugt, indem dieser den Taktimpuls T1 zum Durchlauf eines Zählers 26 verwendet, der aus einer zweiten
pruppe binärer Flipflops besteht, um die Zeitfolgeimpulse mit Intervallen von 1 bis 128 με zu erzeugen«, Die Signale TSO bis
{rS7 werden jedoch verwendet, um die Adressierung des Speichers zu
pteuern. Sie werden auch zur FunktionsSteuerlogik 28 übertragen,
jtfie noch im Zusammenhang mit Fig. 5 näher erläutert werden wird.
J3ie Funktions s teuer logik 28 aktiviert bestimmte Speicheradressen,
jäie für die Abfrage erforderlich sind und stellt die Prioritäten
bestimmter Zeitsignale her, die im Konstantenspeicher 1OA enthaljten
sind.
Fig. 2 zeigt in einer tabellenartigen Darstellung Beispiele einiger
Funktionssteuersignale, die für einen Zeilendrucker benötigt werden. Jedes dieser Signale macht zwei Zeitfolgesignale erforderllich,
beispielsweise TSO und TS1, TS3 und TS4 und TS6 und TS7, um einen Lese-/Schreibzyklus durchzuführen, wenn die Daten aus dem
!Speicher einem Vergleichsvorgang unterzogen werden sollen. Die !Funktionssteuersignale sind unterhalb ihres zugehörigen Paares von
;TS-Signalen jeweils in der Reihenfolge ihrer Priorität zu den Si-
EN 975 019
709809/0724
gnalen der niedrigsten Priorität ganz unten oder in der Benutzungs-+
,reihenfolge aufgelistet. Das erste TS-Signal jedes Paares dient
zum Lesen des Speichers, wohingegen das zweite zum Schreiben in !
den Speicher dient. Die Signale TS2 und TS5 sind dem Lesen oder Schreiben von Daten in die Speicher vorbehalten. ι
Die Zahl der TS-Signale in einer Folge kann entsprechend den Erfordernissen
in der Zeitsteuerung variiert werden. Die Signalfolge kann daher verändert werden, sogar die Dauer jedes TS-Signals,
sollte dieses erforderlich sein. Fig. 2 zeigt also eine Signalfolge TSO bis TS7, die hier nur zur Illustration angegeben ist.
Sin Ausführungsbeispiel einer Schaltung, die als Speicher- und j
Datensteuerlogik 25 in Fig. 1 verwendet werden kann, ist ausführlicher
in Fig. 3 dargestellt, wobei das Zeitdiagramm in Fig. 4 die zeitlichen Abläufe in dieser Schaltung veranschaulichen soll. Die
Speicher- und Datensteuerlogik 25 steuert den Datentransfer von und zu dem Speicher 10, die Funktion der Vergleichsschaltung 12 !
und mehrerer Register, die für den Speicher notwendig sind. Die Beziehungen der Seitfolgesignale und der Taktimpulse ist oben in j
Fig. 4 dargestellt, wobei jedes TS-Signal die Länge einer Mikrosekunde (ps) hat. In diesem Zeitintervall sind auch die zehn Taktimpulse T1 bis TO untergebracht. Es sei einmal angenommen, daß
Konstanten und akkumulierte Daten in den Speicher 10 eingeschrieben wurden. Beim Auftreten des Signales TSO am ODER-Tor 60 (Signal a
in Fig. 4) wird von dem 0DER-'xäor 61 ein Lesesignal erzeugt, das
über das ODER-Tor 62 in Verbindung mit dem Taktsignal T4 über das ι
UND-Tor 63 die Verriegelungsschaltung 64 aufsetzt. So wird ein Speicherauswahlsignal erzeugt, welches den Speicher 10 für eine
Leseoperation (Signal c in Fig. 4) bereit macht. Das TSO-Signal des ODER-Tores 60 wird auch zu dem ODER-Tor 65 übertragen, um das
UND-Tor 66 durchzuschalten. Das genannte Signal wird auch zu dem ODER-Tor 67 übertragen, um dann das UND-Tor 68 durchzuschalten.
Beide UND-Tore 66 und 68 werden dann von dem Ausgangssignal der sich in ihrem "Null "-Zustand befindlichen Vergleichs verriege lungs ischalcung
69 gesperrt.
EM 975 019
709809/0724
Das Ausgangssignal des ODER-Tores 61, das aus dem TSO-Signal entstanden
ist, stellt zusammen mit dem T2-Signal, das UND-Tor 70 'durch und setzt die Verriegelungsschaltung 71 für die Speicherrück-f
stellung und die Verriegelungsschaltung 69 für den Vergleich (Signale
b und f in Fig« 4). Die Rückstellungen der Verriegelungs- !schaltungen 64, 69 und 71 erfolgen zu den entsprechenden Zeiten
|T9, T6 und TO. Das Lesesignal des ODER-Tores 41 wird auch über das ι 'ODER-Tor 72 zu dem UND-Tor 73 übertragen, das zur Zeit T3 durchgeschaltet
wird, um das Speicheradressenregister 11 einzustellen (vgl. Signal d in Fig. 4). Daher wird für den Speicher 10 in Fig.
1 ein Speicherrückstellsignal erzeugt und eine Adresse in das Register 11 eingegeben, so daß zur folgenden T-Zeit die Daten aus dem
Speicher aus- und in die Vergleichsschaltung 12 eingelesen werden,
jEine übertragung erfolgt auch zu der Inkrementier- und Datenaus-
!wahlschaltung 13.
Sowohl die Konstante, als auch der Wert des Akkumulators werden
< ]durch Steuersignale von den UND-Schaltungen 66 und 68 in Fig. 3 j
ausgelesen, wenn die Vergleichsverriegelungsschaltung 69 einge- i ,schaltet ist. In der Figur bezeichnen Hi und Lo jeweils die Bytes j
des Konstantenspeichers und des Akkumulatorspeichers. Sollten die !
beiden Bytes der Vergleichsschaltung übereinstimmen, dann erscheint.
(in Fig. 3 ein Signal, um die Verriegelungsschaltung 75 für eine
!Vergleichsübereinstimmung einzuschalten, deren Ausgangssignal aber j vom Inverter 76 invertiert und zum Sperreingang des UND-Tores 85 j
übertragen wird, um zeitweilig das Torsteuersignal des ODER-Tores 87 zu unterdrücken, das normalerweise wirksam ist, um das Ausgangs-ιdatenregister
für eine erneute Speicherung des Akkumulatordatenbyt^s Jdurchzuschalten. Die Unterdrückung des Durchschaltesignals des
ι Ausgangsregisters dient zur Verhinderung des Rückschreibens von
!Akkumulatordaten, was sur Folge hat? daß der Akkumulator zu Beginn
leiner neuen Akkumulationsoperation auf null gesetzt wird. Die Lesef
!folge, die soeben beschrieben wurde, wird auch für die nachfolgenden
Zeitfolgesignale TS3 und TS6 in dieser Form wiederholt.
Wenn das Lesesignal TSO abgeschaltet wird, liefert das Signal TS1 an den ODER-Toren 80 und 81 ein Schreibsignal und es schaltet
EN 975019
709809/0724
auch über das ODER-Tor 62 zur T4-Zeit das UND-Tor 63 durch, um erneut
die Speicherauswahlverriegelungsschaltung 64 einzustellen. 'Hierdurch wird das entsprechende Akkumulatorbyte für die Speichei
rung eines inkrementierten Wertes durchgeschaltet. Das TS1-Signal
I schaltet auch das UND-Tor 32 durch, das ein Aus gangs signal liefert,,
das zusammen mit dem Ausgangssignal der Vergleichsverriegelungsschaltung 69 die Inkrementierung des Akkumulatorbytes bewirkt,
das bei dem vorhergehenden Lesezyklus der erläuterten Vergleichsoperation unterzogen wurde. Das Ausgangssignal des ODER-Tores 8O
wird über das ODER-Tor 83 übertragen, um für den Akkumulator (Signal k in Fig. 4) ein Schreibsignal zu liefern. Die Einstellung
und Rückstellung des Ausgangsregisters erfolgt durch die Kombination des Signals TS1 des ODER-Tores 80 mit den Zeittaktsignalen
T1 und T3 jeweils in den UND-Toren 84 und 85, deren Ausgangssignale jeweils zu den ODER-Toren 86 und 87 übertragen werden (vgl.
Signale η und ο in Fig. 4). Das Adressenregister wird mit einem Schreibimpuls vom ODER-Tor 81 zu dem ODER-Tor 88 zurückgesetzt,
das bis zum Ende des Signals TS1 wirksam ist, um das Speicheradres
senregister über das UND-Tor 89 zurückzustellen.
Das anfängliche Laden von Daten in den Speicher 10 sei im folgenden
anhand der Fign. 3 und 4 näher erläutert. Es sei noch einmal in Verbindung mit Fig. 2 daran erinnert, daß der Ladevorgang nur
während der Erzeugung der Signale TS2 und TS5 erfolgt. Daher er-, scheinen auch in Fig. 3 diese beiden Signale an dem ODER-Tor 90.
ι Das Ausgangssignal dieses ODER-Tores 90 schaltet zusammen mit den
Signalen "Lies Speicherdaten" und "Schreibe Speicherdaten" die UND-Tore 91 und 92 durch. Die Daten können, wenn es gewünscht
\ wird, ausgelesen werden, um festzustellen, was zuvor schon gespeij
chert wurde. Es sei nun einmal angenommen, daß das Signal "Schreibe Speicherdaten" an dem UND-Tor 92 anliegt und daß Daten
in beide Teilspeicher 1OA und 1OB eingeschrieben werden sollen. In diesem Falle liegen die Signale "RD/WR-Daten Hi" und "RD/WR-Daten
Lo" an den Eingängen der UND-Tore 93 und 94 sowie 95 und ! 96 in Fig. 3 jeweils an. Das Ausgangssignal des UND-Tores 92 wird
dann über die ODER-Tore 81 und 82 sowie das UND-Tor 63 zur Taktzeit T4 übertragen, das die Speicherauswahlverriegelungsschaltung
EN 975"Of9
709809/0724
64 einstellt (vgl. Signal c in Fig. 4). Das Ausgangssignal des
UND-Tores 92 schaltet zusammen mit dem Signal "RD/WR Daten Lo" das UND-Tor 96 durch, dessen so entstehendes Ausgangssignal am Ausgang des ODER-Tores 83 das Signal "Schreibe Lo" erzeugt (vgl. Signal
k in Fig. 4). Das Ausgangssignal des UND-Tores 92 steuert auch zu- ;säumen mit dem Signal "RD/WR Daten Hi" das UND-Tor 94, welches das_ ;Signal "Schreibe Hi" erzeugt (vgl. Signal m in Fig. 4). Die Signa-j j Ie des ODER-Tores 83 und des UND-Tores 94 dienen in der Anordnung { nach Fig. 1 zur Durchschaltung der Eingänge auf beide TeilspeicherI
UND-Tores 92 schaltet zusammen mit dem Signal "RD/WR Daten Lo" das UND-Tor 96 durch, dessen so entstehendes Ausgangssignal am Ausgang des ODER-Tores 83 das Signal "Schreibe Lo" erzeugt (vgl. Signal
k in Fig. 4). Das Ausgangssignal des UND-Tores 92 steuert auch zu- ;säumen mit dem Signal "RD/WR Daten Hi" das UND-Tor 94, welches das_ ;Signal "Schreibe Hi" erzeugt (vgl. Signal m in Fig. 4). Die Signa-j j Ie des ODER-Tores 83 und des UND-Tores 94 dienen in der Anordnung { nach Fig. 1 zur Durchschaltung der Eingänge auf beide TeilspeicherI
1OA und 1OB. Das Schreibsignal des UND-Tores 92 wird auch direkt i
j zur Durchschaltung des Eingangsdatenregisters 15 in Fig. 1 verwen-1
det. i
Wenn Daten aus dem Speicher 10 auszulesen sind, wird ein Signal ι
j zur Durchschaltung des UND-Tores 91 geliefert, dessen Ausgangssi- !
, gnal dann während des Auftretens der Signale TS2 oder TS5 während j
'der Taktzeit T4 über die ODER-Tore 61 und 62 am UND-Tor 63 wirk-I sam wird, um die Speicherauswahlverriegelungsschaltung 64 einzu-I
stellenο Das Ausgangssignal des UND-Tores 91 wird auch zu den UND-Toren
93 und 95 übertragen, wo es in Verbindung mit den Signalen
"RD/WR Daten Hi" und "RD/WR Daten Lo" wirksam wird, um das Aus-
; wahlsignal für die hoch- (Hi) und tiefstelligen (Lo) Bytes während des Auslesens an den UND-Toren 66 und 68 zu erzeugen, die durch
das Ausgangssignal der eingestellten Vergleichsverriegelungsschal-s tung 69 durchgeschaltet werden. Die Vergleichsverriegelungsschaltung 69 wird durch jedes Lesesignal über das ODER-Tor 61 eingestellt. Das Ausgangsregister wird auch von einem Signal des UND-Tores 91 über das ODER-Tor 78 eingestellt. Dieses über das ODER- ' Tor 88 übertragene Lesesignal bereitet die Durchschaltung des UND-! Tores 89 für die Rückstellung des Adressenregisters zur Zeit TO
vor«, Das Ausgangsregister wird dadurch zurückgestellt und während j der Lesezeiten TS2 und TS5 über die UND-Tore 97 und 98 jeweils zu den Zeiten T7 und T9 eingestellt, wobei auch die ODER-Tore 86 und j 87 mitwirken.
"RD/WR Daten Hi" und "RD/WR Daten Lo" wirksam wird, um das Aus-
; wahlsignal für die hoch- (Hi) und tiefstelligen (Lo) Bytes während des Auslesens an den UND-Toren 66 und 68 zu erzeugen, die durch
das Ausgangssignal der eingestellten Vergleichsverriegelungsschal-s tung 69 durchgeschaltet werden. Die Vergleichsverriegelungsschaltung 69 wird durch jedes Lesesignal über das ODER-Tor 61 eingestellt. Das Ausgangsregister wird auch von einem Signal des UND-Tores 91 über das ODER-Tor 78 eingestellt. Dieses über das ODER- ' Tor 88 übertragene Lesesignal bereitet die Durchschaltung des UND-! Tores 89 für die Rückstellung des Adressenregisters zur Zeit TO
vor«, Das Ausgangsregister wird dadurch zurückgestellt und während j der Lesezeiten TS2 und TS5 über die UND-Tore 97 und 98 jeweils zu den Zeiten T7 und T9 eingestellt, wobei auch die ODER-Tore 86 und j 87 mitwirken.
Die Funktionssteuerlogik 28 in Fig. 1 ist in Fig. 5 in größerer
Ausführlichkeit dargestellt. Im Zusammenhang mit den Zeitdiagram- j men der Fign. 6 und 7 wird gezeigt, wie sie einige Funktionssteuer!-
Ausführlichkeit dargestellt. Im Zusammenhang mit den Zeitdiagram- j men der Fign. 6 und 7 wird gezeigt, wie sie einige Funktionssteuer!-
EN 975 019 "~" "~ ~
709809/072Zr
signale, die in der Liste zu finden sind, erzeugt. Als ausführliche
Beispiele werden die Signale "Schalt MPX", "Spulenschutz" und "Hammerberuhigung" beschrieben, welche die Signale TSO und TS1
benutzen. Bei der Betrachtung des Signales "Schalt MPX" wird ein Bereitsignal eines Druckers mit einem 64 jjs langen Taktimpuls ;
kombiniert, der vom Zähler 26 in Fig. 1 geliefert wird, um den j "Schalt MPX"-Flipflop 40 in Fig. 5 einzustellen. Das "Eins"- [
Ausgangssignal des Schalt-MPX-Flipflops 40 erscheint als
Eingangssignal an den UND-Toren 41, 42 und 43. Beim Auftreten des !
Zeitfolgesignals TSO am Eingang des ÜND-Tores 42 erzeugt dieses
ein Ausgangssignal, das als Adresse "01" betrachtet werden kann und an das ODER-Tor 44 angelegt wird (vgl. Signale a, b und
c in Fig. 6). Dieses Signal wird dann zu dem Adressenregister 11 in Fig. 1 übertragen, wo es eine binäre Eins in der Bit-7-Position1
darstellt. Wie oben schon im Zusammenhang mit der Schaltungsanordnung nach Fig. 3 und dem Zeitdiagramm nach Fig. 4 erläutert wurde,;
führt das Auftreten des Signals TSO dazu, daß der Speicher 10 in j
den Lesebetrieb eingestellt und das Adressenregister zur Zeit T3 eingestellt wird. Dadurch werden aus sowohl dem Konstantenspeicher
10a, als auch aus dem Akkumulatorspeicher 10b Daten zu der Vergleichsschaltung
12 in Fig. 1 ausgelesen. Darüberhinaus wird das :Ausgangssignal des Akkumulatorspeichers zu der Inkrementier- und
Datenauswahlschaltung 13 übertragen.
Rückschauend auf die Fign. 5 und 6 ist zu erkennen, daß beim Auf- j
treten des Zeitfolgesignals TSO der Schalt-MPX-Flipflop 40 nur wähirend
des Anstiegs eines 64 Mikrosekunden-Impulses eingeschaltet :
werden kann. Seine Rückstellung kann jedoch mit jedem auftretenden1
Signal TS2 erfolgen. Daher kann die überprüfung des Schaltens des !
Schalt-MPX-Flipflops 40 von den im Speicher 1OA und 1OB gespeicherj-
ten Daten nur einmal während jedes 128 Mikrosekundenintervalls ''.
vorgenommen werden. Da ein Signal "Schalt-MPX-übereinstimmung" aber etwa alle 32 ms gewünscht wird, wird die Konstante im Speichele
1OA für ein Byte mit der Adresse 01 auf einen Wert von 256 einge- '
istellt. I
ι :
EN 975 019
709809/0724
jWährend des Vergleichs der Konstanten und der Akkumulatorwerte,
Ider oben schon erwähnt wurde, wird das Akkumulatorbyte um den Wert
+1 in der Inkrementier- und Datenauswahlschaltung 13 in Fig. 1
inkrementiert und zu dem Ausgangsdatenregister 14 übertragen und dann wieder an seine ursprüngliche Stelle im Akkumulatorspeicher
I1OB zurückgespeichert. Dieses wird, wie oben ebenfalls schon eriläutert
wurde, beim Auftreten des Signals TS bewirkt. Wenn jedoch [ein ubereinstimmungssignal von der Vergleichsschaltung 12 während
;der Zeit TS1 produziert wird, dann wird dieses Signal auch in der !Einrichtung nach Fig. 5 von dem UND-Tor 45 an die UND-Tore 45a und
'43 angelegt. Da der Schalt-MPX-Flipflop 40 einmal als eingeschalitet
angenommen wird, erzeugt das UND-Tor 43 das Signal "Schalt-MPX-übereinstimmung"
an seinem Ausgang, das beispielsweise zur 'Synchronisation des angeschlossenen Druckers verwendet werden kann
oder zur Einstellung einer zeitgesteuerten Zustandsunterbrechung. Beim Auftreten des Signals TS2 wird allerdings der Schalt-MPX-Flipflop
40 zurückgestellt. Zur Darstellung des Prioritätsranges der Signale sei angenommen, daß der Schalt-MPX-Flipflop 40 zur
TS1-Zeit eingeschaltet war. Das Ausgangssignal des UND-Tores 41
,bewirkt dann die Einstellung der Spulenschutzverriegelungsschaltung
46 (vgl. Signal e in Fig. 6). Obwohl die Signale TS1 und TO an den Eingängen des UND-Tores 47 erscheinen, ist dieses Tor
blockiert, weil der Schalt-MPX-Flipflop 40 eingeschaltet ist. Daher bleibt die Spulenschutzverriegelung 46 bis zum nächsten Auftre
j ten eines Signals TS1 eingeschaltet, eine Situation, die einen
:Zyklus später auftritt, während dem das vorhergehende Signal TS2 ί in der Lage ist, den Schalt-MPX-Flipflop 40 zurückzustellen. Der
; "Eins"-Ausgang der Spulenschutz-Verriegelungsschaltung 46 und der "Null"-Ausgang des Schalt-MPX-Flipflop 40 liefern
, Schaltsignale für das UND-Tor 48, das beim Auftreten eines Signals TSO effektiv durchgeschaltet wird und an seinem Ausgang die Adresse
"05" (vgl. Signal f in Fig. 6) liefert. Dieses Signal wird über die ODER-Tore 44 und 49 übertragen, um "Einsen" in den Bitposi-,
tionen 7 und 5 des Adressenregisters 11 in Fig. 1 darzustellen, ι Auf diese Weise werden nach dem Auslesen des Speichers die beiden
EN 975 019 - - -
709809/0724
Bytes, die der Adresse "05" zugeordnet sind, miteinander vergli- !chen, um festzustellen, ob ein Übereinstimmungssignal auftritt.
:Wenn ein solches Übereinstimmungssignal tatsächlich auftritt,
dann wird am Ausgang des UND-Tores 50 in Fig. 5 ein Ausgangssi- !gnal erzeugt, da dieses UND-Tor für die Durchschaltung durch die
Ausgangssignale der Spulenschutzverriegelungsschaltung 46 und des Schalt-MPX-Flipflop 40 für eine solche Durchschaltung bereits
vorbereitet war. Das Ausgangssignal des UND-Tores 50 ist dann das Signal "Einstellen Spulenschutz". Wenn kein übereinstimmungs- j
signal für diese Adresse "05" auftritt, dann wird die Spulenschutzjverriegelungsschaltung
46 zur nächsten TO-Zeit während des nächsten Zeitfolgesignals TS1 an dem UND-Tor 47 zurückgestellt.
Es sei an dieser Stelle erwähnt, daß die Spulenschutζverriegelungsschal
tung 46 nur eingestellt werden kann, wenn auch der j Schalt-MPX-Flipflop 40 eingeschaltet ist, was nur alle 128 us !
erfolgen kann. Wenn es erforderlich ist, den Zustand der Spulen- l
schutzverriegelungsschaltung 46 etwa alle 4 ms zu überprüfen, dann müßte die Konstante, die im Konstantenspeicher 10A unter der
Adresse "05" gespeichert ist, den Wert 32 haben.
Als weiteres Beispiel der Prioritätsbestimmung sei die Hammerberuhigungs-(zähl-)Funktion
beschrieben. Wenn eine Druckzeile vollständig abgedruckt wurde, dann erscheint ein Signal, das zur Ein-
! stellung der Hammerberuhigungs-Auszeitverriegelungsschaltung 51
gegeben wird, die ihrerseits auf das UND-Tor 52 einwirkt, um die Hammerberuhigungs-Zählverriegelungsschaltung 53 zur Zeit TS1 einzustellen
und zwar nur dann, wenn die Spulenschutzverriegelungsschaltung 46 eingeschaltet ist (vgl. Signale e, g in Fig. 6). Das
Ausgangssignal der Hammerberuhigungs-Zählverriegelungsschaltung
: 53 wird dann zu einem Eingang des UND-Tores 54 weitergeleitet. Dieses UND-Tor 84 ist jedoch solange blockiert, bis der Schalt-MPX
! Flipflop 40 und die Spulenschutzverriegelungsschaltung 46 abge-
; schaltet werden. Danach, während der TSO-Zeit, wird dann das UND-Tor
54 durchgeschaltet, welches dann ein Ausgangssignal erzeugt
EN 975 019
70 980 9/07
und an das ODER-Tor 49 zur Erzeugung der Adresse "04" in der Bitposition
5 des Speicheradressenregisters 11 in Fig. 1 abgegeben wird (vgl. h in Fig. 6). Diese Adresse "04" des Speichers 10 wird
für einen Vergleich der Konstanten mit dem akkumulierten Wert abge-jfragt.
Wenn ein übereinstimmungssignal während der TS1-Zeit erzeugt
werden kann, dann liefert das UND-Tor 45a ein Ruckstellsi- \
gnal für die Hammerberuhigungs-Auszeitverriegelungsschaltung 51 j und die Hammerberuhigungs-Zählverriegelungsschaltung 53, da die '
noch benötigten weiteren Steuersignale für die Durchschaltung von , dem Schalt-MPX-Flipflop 40 und der Spulenschutzverriegelungsschaltung
46 an seinen beiden anderen Eingängen anliegen. Um sicherzu- j stellen, daß die Hammerberuhigungs-Zählverriegelungsschaltung 43
ihren Prioritätsrang 3 aufrechterhalten kann, ist das UND-Tor 55 \
vorgesehen, das während der nächsten Taktzeit T9 durchgeschaltet ■
wird, wenn auch die beiden erforderlichen Steuersignale des Schalt+
,MPX-Flipflop 40 und der Spulenschutzverriegelungsschaltung 46 an ,
seinen anderen beiden Eingängen anliegen. Dieses ist der Fall, wenn der Schalt-MPX-Flipflop 40 und die Spulenschutzverriegelungsschal
tung 46 ausgeschaltet sind und außerdem kein Übereinstimmungssignal erzeugt wurde. Auf diese Weise wird sichergestellt, daß die
Hammerberuhigungs-Zählverriegelungsschaltung 53 nur für die nach- ;
ste Folge der TS-Signale eingeschaltet werden kann, wenn die Spulenschutz-Verriegelungsschaltung 46 bereits eingeschaltet ist. Die ι
Hammerberuhigungs-Zählverriegelungsschaltung 53 muß keinesfalls so oft überprüft werden, wie die Spulenschutζverriegelungsschaltung
46, so daß die im Speicher hierfür gespeicherte Konstante beispielsweise 100 oder 12,8 ms sein darf. Es sei hier erwähnt,
daß die Hammerberuhigungs-Zählverriegelungsschaltung 53 nur eingeschaltet werden kann, wenn der Schalt-MPX-Flipflop 40 eingeschal-jtet
ist, so daß auch die Spulenschutzverriegelungsschaltung 46 leingeschaltet werden kann.
i
i
.Der wirksame Prioritätsrang für einige Funktionssteuersignale,
die unter TSO und TS1 in Fig. 1 dargestellt sind, ist im Zeitdiagramm der Fig. 7 näher bezeichnet. Es sei erwähnt, daß der
Schalt-MPX-Zyklus, der Spulenschutz-Zyklus und der Hammerberuhi-
EN 975 019
709809/0724
gungszähl-Zyklus in aufeinanderfolgenden Zeitfolgezyklen ablaufen.
Das Diagramm zeigt ferner, daß ein Unterbrechungsüberlaufzyklus
und ein Abtastungs-Zählzyklus ebenfalls nacheinander auftreten können. Es sei ferner erwähnt/ daß nicht alle diese Steuerungen
stets erforderlich sind. So wird beispielsweise der Harnmerberuhigungs-Zählzyklus
nicht auftreten, wenn der Drucker auf Druckdaten v/artet; der Unterbrechungsüberlauf zyklus kann sogar
anstelle des Hammerberuhigungs-Zählzyklus1 während eines sogenannten
Leerlaufs auftreten, wenn nämlich der Steuerprozessor den Drucker innerhalb einer vorgegebenen Zeit nicht bemerkt. Der Abtastungszählzyklus
kann ferner an einer vorgegebenen Stelle in der Abfragesequenz oder an anderen Stellen auftreten, wenn bestiramte
andere Signalzeitgaben nicht erforderlich sind. Der tatsächlich gewählte Prioritätsrang und die hierfür erforderliche Logik wird
am besten auf den erforderlichen Fall zugeschnitten.
EN 975 019
709809/072A
Claims (1)
- PATENTANSPRÜCHE .Einrichtung zur Erzeugung zeitdefinierter Steuersignale zur Einleitung der Ausführung jeder von mehreren verschiedenen Funktionen, gekennzeichnet durch einen Taktgeber (23, 24, 26, 27; Fig. 1) zur repetitiven Erzeugung einer festen Folge von AusgangsSignalen, durch einen Speicher (10A) zur Speicherung von konstanten Werten, welche die Anzahl der Speicherzugriffe angeben, die zwischen aufeinander+ folgenden Steuersignalen für jede der Funktionen vorgenom- ! men werden, durch einen Akkumulator (1OB, 13), der für jede Funktion einen Wert akkumuliert, der die Anzahl der Speicherzugriffe angibt, die seit der letzten Erzeugung eines Steuersignals für die betrachtete Funktion gemacht wurden und durch einen Vergleicher (12), der während der betrachte+ten Folge den gespeicherten akkumulierten und den konstanten Wert der Speicherzugriffe miteinander vergleicht und ' ein Steuersignal für die betrachtete Funktion in der Folge : abgibt, wenn beide Werte Übereinstiraraen. iEinrichtung nach Anspruch 1, dadurch gekennzeichnet, ] daß im Speicher (1OA, Fig. 1) ein konstanter Wert gespeichert wird, der die Anzahl ausgewählter Signalfolgen angibt,, die zwischen aufeinanderfolgenden Steuersignalen für jede J der Funktionen auftritt und daß im Akkumulator (1OB, 13) für jede Funktion ein Wert gespeichert wird, der die Anzahl' der ausgewählten Signalfolgen angibt, die seit dem letzten i Auftreten eines Steuersignals erzeugt wurden.Einrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß nach dem Auftreten eines Steuersignals der variable Wert im Akkumulator auf O gesetzt wird und daß beim fehlenden Auftreten eines Steuersignals, als Folge einer Nichtübereinstimmung des Vergleichsergebnisses, der variable Wert im Akkumulator um 1 erhöht in die SpeichersteiLEN 975 0197 0 9 8 0 9 / 0 7 2 Ule zurückgeschrieben wird, der er entnommen wurde.4. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Konstantenspeicher (1OA; Fig. 1) und der Akkumulatorspeicher (10B) aus einer kombinierten einzigen Speichereinheit (10) bestehen, wobei die Speicherstellen in beiden Speicherteilen einander zugeordnet und über eine gemeinsame Adresse adressierbar sind,5. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bestimmte Funktionen durch bestimmte Signale in der Folge gesteuert werden.EN 975 019709809/0 724
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/608,411 US4024510A (en) | 1975-08-28 | 1975-08-28 | Function multiplexer |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2633155A1 true DE2633155A1 (de) | 1977-03-03 |
DE2633155B2 DE2633155B2 (de) | 1980-01-31 |
DE2633155C3 DE2633155C3 (de) | 1980-10-02 |
Family
ID=24436377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2633155A Expired DE2633155C3 (de) | 1975-08-28 | 1976-07-23 | Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale |
Country Status (10)
Country | Link |
---|---|
US (1) | US4024510A (de) |
JP (1) | JPS5227330A (de) |
AU (1) | AU500521B2 (de) |
BE (1) | BE844561A (de) |
BR (1) | BR7605566A (de) |
CA (1) | CA1070845A (de) |
DE (1) | DE2633155C3 (de) |
FR (1) | FR2322405A1 (de) |
GB (1) | GB1514070A (de) |
IT (1) | IT1066888B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161787A (en) * | 1977-11-04 | 1979-07-17 | Motorola, Inc. | Programmable timer module coupled to microprocessor system |
EP0004524A1 (de) * | 1978-03-28 | 1979-10-03 | Tour & Andersson Ab | Steuereinheit zum Starten der Klimaanlage in einem Gebäude |
US4326247A (en) * | 1978-09-25 | 1982-04-20 | Motorola, Inc. | Architecture for data processor |
US4236213A (en) * | 1978-11-27 | 1980-11-25 | General Motors Corporation | Apparatus for producing pulse width modulated signals |
CH638326A5 (de) * | 1978-12-21 | 1983-09-15 | Landis & Gyr Ag | Einrichtung zur energiemaessigen optimierung einer temperatur-aenderung in gebaeuden waehrend deren belegungspausen. |
US4829467A (en) * | 1984-12-21 | 1989-05-09 | Canon Kabushiki Kaisha | Memory controller including a priority order determination circuit |
US5239628A (en) * | 1985-11-13 | 1993-08-24 | Sony Corporation | System for asynchronously generating data block processing start signal upon the occurrence of processing end signal block start signal |
CA1283738C (en) * | 1985-11-13 | 1991-04-30 | Atsushi Hasebe | Data processor |
JPS63123218A (ja) * | 1986-11-12 | 1988-05-27 | Nec Corp | タイマ/カウンタ回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3001708A (en) * | 1959-01-26 | 1961-09-26 | Burroughs Corp | Central control circuit for computers |
SE330455B (de) * | 1969-06-17 | 1970-11-16 | Ericsson Telefon Ab L M | |
DE2013880C3 (de) * | 1970-03-23 | 1974-02-21 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Schaltungsanordnung zum Erzeugen von Taktimpulsen |
US3629710A (en) * | 1970-12-16 | 1971-12-21 | Beckman Instruments Inc | Digitally controlled pulse generator |
US3771144A (en) * | 1972-07-24 | 1973-11-06 | Ibm | Clock for computer performance measurements |
US3824378A (en) * | 1972-09-13 | 1974-07-16 | Presin Co Inc | Electronic counter |
-
1975
- 1975-08-28 US US05/608,411 patent/US4024510A/en not_active Expired - Lifetime
-
1976
- 1976-06-23 IT IT24602/76A patent/IT1066888B/it active
- 1976-07-08 FR FR7621557A patent/FR2322405A1/fr active Granted
- 1976-07-23 DE DE2633155A patent/DE2633155C3/de not_active Expired
- 1976-07-27 BE BE169278A patent/BE844561A/xx not_active IP Right Cessation
- 1976-07-27 JP JP51088764A patent/JPS5227330A/ja active Granted
- 1976-08-05 GB GB32601/76A patent/GB1514070A/en not_active Expired
- 1976-08-11 CA CA258,878A patent/CA1070845A/en not_active Expired
- 1976-08-24 BR BR7605566A patent/BR7605566A/pt unknown
- 1976-08-25 AU AU17143/76A patent/AU500521B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
BE844561A (fr) | 1976-11-16 |
JPS5431330B2 (de) | 1979-10-06 |
AU500521B2 (en) | 1979-05-24 |
CA1070845A (en) | 1980-01-29 |
AU1714376A (en) | 1978-03-02 |
GB1514070A (en) | 1978-06-14 |
FR2322405A1 (fr) | 1977-03-25 |
DE2633155C3 (de) | 1980-10-02 |
BR7605566A (pt) | 1977-08-09 |
IT1066888B (it) | 1985-03-12 |
US4024510A (en) | 1977-05-17 |
FR2322405B1 (de) | 1979-09-28 |
DE2633155B2 (de) | 1980-01-31 |
JPS5227330A (en) | 1977-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3643384C2 (de) | Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors | |
DE2853239C2 (de) | ||
DE2230119C2 (de) | Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte | |
DE3750949T2 (de) | Datenverarbeitungssystem mit watch-dog Schaltung. | |
DE2731336A1 (de) | Taktsystem | |
DE2317417A1 (de) | Takt- und steuerlogikschaltung | |
DE2719531B2 (de) | Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen | |
DE2324906C3 (de) | Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers | |
DE69028498T2 (de) | Datenübertragungssystem und -verfahren | |
DE3340919A1 (de) | Datenprozessor | |
EP0476759B1 (de) | Schaltungsanordnung zur zeitweisen Verzögerung des Programmablaufs in einem Mikroprozessor | |
DE68916945T2 (de) | Synchronisierschaltung für Datenüberträge zwischen zwei mit unterschiedlicher Geschwindigkeit arbeitenden Geräten. | |
DE2633155A1 (de) | Einrichtung zur erzeugung zeitdefinierter steuersignale | |
DE2746743C2 (de) | Verfahren und Anordnung zur computergesteuerten Erzeugung von Impulsintervallen | |
DE2829972A1 (de) | Schnittstelle einer datenverarbeitungsanlage | |
DE2321200C3 (de) | Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen | |
DE2829709C2 (de) | Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen | |
DE3782343T2 (de) | Zustandsanpassung fuer parallele verarbeitung. | |
DE1499642C3 (de) | Vorrichtung zur Speicherung von Informationen | |
DE2952056C2 (de) | Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff | |
DE3023699A1 (de) | Verfahren und anordnung zur erzeugung von impulsen vorgegebener zeitrelation innerhalb vorgegebener impulsintervalle mit hoher zeitlicher aufloesung | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE2619238C3 (de) | Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen | |
DE19948598B4 (de) | Mikrocomputer mit Abtastfunktion eines Wiederholungs-Anforderungssignals in Synchronisation mit einem Abtastsignal | |
DE2736503A1 (de) | Rastersynchronisieranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |