DE2633155C3 - Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale - Google Patents
Einrichtung zur Erzeugung zeitdefinierter FunktionssteuersignaleInfo
- Publication number
- DE2633155C3 DE2633155C3 DE2633155A DE2633155A DE2633155C3 DE 2633155 C3 DE2633155 C3 DE 2633155C3 DE 2633155 A DE2633155 A DE 2633155A DE 2633155 A DE2633155 A DE 2633155A DE 2633155 C3 DE2633155 C3 DE 2633155C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- signal
- signals
- function
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Executing Machine-Instructions (AREA)
- Electric Clocks (AREA)
- Electronic Switches (AREA)
- Time-Division Multiplex Systems (AREA)
- Debugging And Monitoring (AREA)
- Selective Calling Equipment (AREA)
Description
Die Erfindung betrifft eine Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale nach dem Oberbegriff
des Anspruchs 1.
Die Steuerung komplexer Maschinen und Datenverarbeitungssysteme erfordert häufig die Erzeugung einer
großen Anzahl genau zeitdefiniener Signale, um die Durchführung der verschiedensten Funktionen einzuleiten.
In der Vergangenheit hat man sich hierzu verschiedener Wege bedient. So wurden beispielsweise
Zähler auf einen bestimmten Wert voreingestellt und dann mit Hilfe der Ausgangsimpulse kontinuierlich
durchlaufender Tat (geber auf null heruntergezählt. Bei einer anderen Technologie wurden verschiedene
monostabile Multivibratoren vorgesehen, deren instabi-Ie
Phase auf verschiedene Zeitwerte eingestellt wurde, wodurch dann Ausgangssignale mit einem bestimmten
Zeitintervall nach dem Auftreten eines initiierenden Ereignisses erzeugt werden konnten. Es hat sich
herausgestellt, daß diese Technologien für viele Fälle nicht genau und verläßlich genug arbeiten und dann
hohe Kosten verursachen, wenn eine große Anzahl unabhängiger oder in keiner Beziehung zueinanderstehender
Zeitsignale erzeugt werden mußten, die für die verschiedensten Funktionen innerhalb komplexer Maschinen
benötigt werden.
Der Einsatz eines Zählers oder eines monostabilen Multivibrators erfordert auch die Verwendung von
Torschaltungen für jede zu steuernde Funktion, so daß
die Kosten sehr stark ansteigen, wenn eine Vielzahl von voneinander unabhängigen Zeitsteuersignalen benötigt
werden. Darüberhinaus ist es dann auch schwierig, nach
der Installation der Einrichtungen Justagen oder Änderungen vorzunehmen, wenn beispielsweise die
Funktionen oder der .Schaltkreisentwurf geändert werden muß. Viele der verwendeten Zähler oder
monostabilen Multivibratoren können zwar auf vorgegebene
Zählwerte oder Impulsperioden eingestellt werden, diese Veränderungen sind jedoch schwierig und
nur unter großem Zeitaufwand durchzuführen, insbesondere dann, wenn diese Arbeiten an zahlreichen
Schaltungen durchgeführt werden müssen.
Ein weiterer Nachteil dieser bekannten Methoden, insbesondere auf dem Gebiet der Datenverarbeitung, ist
darin zu sehen, daß die zentrale Prozessorsteuerung in vielen Fällen Zählereinstellungen oder Auslöseimpulse
für monöstabiie Mullivibratoren benötigt. Dieses kann
zeitweise mit den Verarbeitungsoperationen der Steuereinheit zu Konflikten führen, die oft nur dadurch
zu vermeiden sind, daß Verzögerungen eingebaut oder verschiedene Programmschritte wiederholt werden
müssen.
Ausgehend von diesem Stand der Technik stellt sich die vorliegende Erfindung die Aufgabe, eine möglichst
wenig aufwendige Einrichtung anzugeben, mil der eine Mehrzahl unabhängiger, jeweils in gewissen Grenzen
einstellbarer Funklionssteuersignale mit großer Genauigkeit erzeugt werden kann.
Gelöst wird diese Aufgabe der vorliegenden Erfindung
durch die im Patentanspruch 1 angegebenen Merkmale.
Vorteilhafte Ausgestallangen und Weiterbildungen des Gegenstnrides der Erfindung sind den Unceransprüchen
zu entnehmen.
Eine besondere Rolle spielt also bei der Erfindung ein Speicherpaar mit vielen Speicherstellen, bei dem eine
Speicherstelle in dem einen Speicher einer Speicherslei Ie in dem anderen Speicher entspricht, wobei beide
Speicherstellen durch eine gemeinsame Adresse ansteuerbar sind. Die Speicherstellenpaare sind dabei
jeweils einer bestimmten Funktion zuordenbar, für die Steuersignale erzeugt werden sollen. In die Speichersteilen
des einen Speichers werden konstante Werte eingeschrieben, während in die entsprechenden Stellen
im anderen Speicher zunächst der Wert 0 eingegeben wird: dieser zweite Speicher mit einer Irc.rementierschaltung
als Akkumulator dient dazu, akkumulierte Werte von Zeitsignalen zu erstellen, die von einem
Taktgeber und einem Zähler in kontinuierlicher und repetitiver Folge erzeugt werden. Jedes Zeitsignal ist
eindeutig einer oder mehreren Adressen zugeordnet Das Zeitsignal kann entweder direkt oder zusammen
mit anderen Bedingungen die Adressierung eines Paars einander entsprechender Speicherstellen und den
Vergleich der in diesen beiden Speicherstellen gespeicherten Werte bewirken. Wenn keine Übereinstimmung
festgestellt wird, dann bleibt der Wert im konstanten Speicher in seiner ursprünglichen Speicherstelle unverändert
erhalten. Der variable Wert in der entsprechenden Speicherstelle wird um 1 vermehrt und dann an
seine ursprüngliche Speicherstelle mit der gleichen Adresse zurückgespeichert. Wenn während des Vergleichs
eine Übereinstimmung festgestellt wird, dann wird ein F. nktionssteuersignal erzeugt; außerdem wird
dann der konstante Wert wieder an seine ursprüngliche Stelle unverändert zurückgeschrieben und entsprechend
der variable Wert auf Null zurückgesetzt.
Diese Anordnung von Speichern und .Steuerkreisen
erleichtert die gemeinsame Speicherung einer großen Anzahl verschiedener Konstantem an verschiedenen
Adressen, wobei die Konstanten einmal während jedes Zeitsignalzyklus oder mit einer niedrigeren Frequenz
durch kombinatorische logische Torschaltungen miteinander verglichen werdt/i können. Obwohl das Ausführungsbeispiel
einer solchen (Multiplex)-Schaltung an einem S^eicherpaar deutlich gemacht wird, können
diese Vorrichtungen auch konventionelle Datenspeicherelemente wie diskrete Speichermodule
oder Halbwortregister sein. Durch die Verwendung eines adressierbaren Speichers für Konstanten, die die
Zahl der erforderlichen Zeitsignale repräsentieren, können die Konstanten sehr leicht dadurch verändert
werden, daß an den adressierten Speicherstellen lediglich neue Konstantenwerte eingeschrieben werden.
Auf diese Weise lassen sich die benötigten Fünklionssteuersignalfrequenzen
an andere Gegebenheiten an^ passen.
Zu den schon genannten Vorteilen der flexiblen Anpassung an verschiedene Bedingungen und des
weiten tünstellbereichs tritt noch die kostengünstige
Realisierung, da keine Duplizierung von Bauelementen für verschiedene Funktiönssleuersignalfrequenzbereichi.·
erforderlich ist und die Einrichtung in integrierter
Technik gebaut werden kann. Die anderen Sysiememheiten,
insbesondere die Zentraleinheit, werden wirksam entlastet, da sie nicht mehr für die Funktionssteuersignalerzeugung
herangezogen werden müssen: die Einrichtung kann auch ohne große Schwierigkeilen mit
geringem Aufwand durch Vergrößerung der Zahl der Speicherstellen erweitert werden.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels näher beschrieben. Es zeigt
Fig. 1 ein Blockschaltbild der Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale.
Fi g. 2 eine Tabelle zur Darstellung der in der Folge
verwendeten Signale und der ihnen zugeordneten Funktionen,
Fig. 3 ein Blockschaltbild der Speicher- und Uatensteuerlogiknach
Fig. 1,
F i g. 4 ein Zeitdiagramm für die in F i g. 1 dargestellten Schallungen.
Fig. 5 ein Blockschaltbild fur e Steuerlugik zur
Erzeugung der Speicheradressen ui.u r'ünkiionssicucrsignaleund
F i g. 6 und 7 Zeitdiagramme fur die Darstellung des
Operationsablaufs in einer Schaltungsanordnung nach Fig. ^.
Fig. 1 zeigt in schematischer Darstellung eine
Einrichtung zur Erzeugung von Funktionssteuerung
len. bestehend aus einem Speicher 10. dessen Eingangssammelleitungen an sein Adressenr^gister 11 ange
schlossen sind, aus einer Vergleichsschaltung 12 und aus
einer Inkrementierungs- und Datenauswahlschaltung 13, die ihrerseits an ein Ausgangsregister 14 angeschlossen
ist. Ferner ist für das Laden von Daten in den
Speicher ein Eingangsregister 15 vorgesehen, wobei das
Ausgangsregister 14 und das Eingangsregister 15 über
UND-Tore 16 und 17 und ein gemeinsames ODER-Tor 18. sowie eine Sammelleitung mn den Eingangstoren 19
und 20 und dem Speicher 10 verbunden sird.
Der Speicher 10 kann ein beliebiger kauflich
erwerbbarer Speicher sein, der für die Zwecke dieser
B:schreibung als Halbwort-FET-Speichermodul gewählt
wurde. Der Speichermodul muß in der Lage sein, zwei acht Bit breite Datenbytes an jeder adressierbaren
Speicherstelle zu speichern, wobei er auch über einen Adressenumfang von 0 bis 255 verfügen soilic Der
Speicher selbst ist in zwei parallele Speichereinheiten unteneilt, von denen die eine 104 für die Speicherung
von Konstanten und die andere 10ß als Akkumulator verwendet wird. Bei der Ansteuerung einer bestimmten
Adresse werden zwei entsprechende Bytestellen, jeweils eine in den beiden Speichereinheiten 104 und
105 adressiert, wobei aber diese Speichereinheiten unabhängig voneinander und gleichzeitig beschrieben
oder ausgelesen werden können. Darüber hinaus ist die Speichereinheit !(M für die Konstanten, vorzugsweise
für zerstörungsfreies Lesen ausgelegt, während die Daten des Akkumulatorteils an der adressierten
Speicherstelle zerstört werden, wenn Daten in diesc-Speicherstelle
zl, ückgeschrieben werden.
Der Speicher wird so eingesetzt, daß der Konstantenspeicher
10/4 Werte speichert, die für die Zahl von Zeitsignälfolgen repräsentativ ist, die zwischen dem
Auftreten von zwei zeitgesteuerten Steuersignalen für eine Maschinenfunktion (Funktionssteuersignal) erforderlich
sind, Der Akkumulatorspeicher 1OS wird zu Beginn auf den Wen null eingestellt und beim Auftreten
eines bestimmten Zeitsignals ausgelesen und mit einem entsprechenden Konstantenwert verglichen. Wenn die
ir
beiden Werte nicht übereinstimmen, dann wird der
Wert des Akkumulators um 1 erhöht (inkrementierl) und in den Akkumulatorspeicher 10Ö zurückgeschrieben.
Die verschiedenen Konstanten, die im Konstantenspcichef 1(M gespeichert sind, können einmal je
Speicherzyklus öder in noch größeren Intervallen, abhängig von der erforderlichen Erzeugung der
bestimmten Fuiiktiönsstcuersignale, abgefragt werden.
Die Daten werden in den Konslantenspeicher 10λ dadurch geladen, daß aufeinanderfolgende Adressen an
einen Ladcadressenpüfferspeicher 21 und die zu
speichernden Daten an das Eingangsdatenregister 15 gegeben werden. Die Adressendaten vom Ladcadresscnpuffcrspeicher
21 werden dann an den Adressenassembler 22 weitergeleitet, der die zusammengestellten
Aclrcsscnwerte zu dem Adressenregister 11 überträgt,
während gleichzeitig die zugehörigen zu speichernden Dalcn vom Eingangsregister 15 überdieTore 17,18 und
!9 ΓίίίΤϊ SpGiCuGr ÜbcrtragEn WcFdEn. DiE genannten
Tore werden hierbei von mehreren Torsleuersignalcn gesteuert, wie noch im Zusammenhang mil Fig. 2
deutlicher zu sehen sein wird.
Die Torsteuersignale und die Betriebsstcuerlogik beziehen sich auf eine Taktsteuerung, die aus einem
Oszillator 23 mil einer Frequenz von beispielsweise IO MHz besteht, der Impulse an eine binäre Flipflop-Taktschaltung
(lOPT-Takt) 24 liefert, welche die Taktimpulse Ti bis 7"0 erzeugt. Diese 100 ns-Impulse
werden zu der Speicher- und Datensleuerlogik 25 primär für die Durchschaltung von Daten in den
Speicher 10 und zur Steuerung der Übertragung von Daten in die Vergleichsschaltung 12 und für die
Übertragung zu und von den Ein- und Ausgangsregistern verwendet. Die Zeilsignale, die mit TSO bis TS7
bezeichnet sind und andere niederfrequente Impulse werden von dem Taktgeber erzeugt, indem dieser den
Taktimpuls T\ zum Durchlauf eines Zählers 26 verwendet, der aus einer zweiten Gruppe binärer
Flipflops besteht, um die Zeitsignale mit Intervallen von I bis 128 jis zu erzeugen. Die Signale TSO bis TS7
werden verwendet, um die Adressierung des Speichers zu steuern. Sie werden auch zur Funkiinn<:<;tpiiprlr\gili ?R
übertragen, wie noch im Zusammenhang mit Fig. 5 näher erläutert werden wird Die Funktionssteuerlogik
28 aktiviert bestimmte Speicheradressen, die für die Abfrage erforderlich sind und stellt die Prioritäten
bestimmter Funktionssteuersignale her. die im Konstantenspeicher 10/4 enthalten sind.
Fig. 2 zeigt in einer tabellenartigen Darstellung Beispiele einiger Funktionssteuersignale, die für einen
Zeilendrucker berötigt werden. Jedes dieser Signale erfordert zwei Zeitsignale, beispielsweise 750 und TS1.
7"S3 und TS4 und TS6 und TS7, um einen
Lese-/Schreibzyklus durchzuführen, wenn die Daten aus
dem Speicher einem Vergleichsvorgang unterzogen werden sollen. Die Funktionssteuersignale sind unterhalb
ihres zugehörigen Paares von TS-Signalen jeweils
in der Reihenfolge ihrer Priorität zu den Signalen der niedrigsten Priorität ganz unten oder in der Benutzungsreihenfolge
aufgelistet. Das erste TS-Signal jedes
Paares dient zum Lesen des Speichers, wohingegen das zweite zum Schreiben in den Speicher dient. Die Signale
TS2 und TS5 sind dem Lesen oder Schreiben von Daten in die Speicher vorbehalten.
Die Zahl der TS-Signale in einer Folge kann
entsprechend den Erfordernissen in der Zeilsteuerung variiert werden. Die Signalfolge kann daher verändert
werden, sogar die Dauer jedes TS-Signals, sollte dieses
erforderlich sein, l·' i g. 2 zeigt also eine Signalfolge TSO
bis TS 7, die hier nur zur Illustration angegeben ist.
Ein Aüsführurtgsbeispiel einer Schaltuiig, die als
Speicher- und Dalensleuerlogik 25 in Fig. I verwendet werden kann, ist ausführlicher in Fig.3 dargestellt,
wobei das Zeitdiagfanitn in F i g. 4 die zeitlichen Abläufe
in dieser Schaltung veranschaulichen soll. Nach Fig. 1
steuert die Speicher- und Datensleuerlogik 25 den Datentransfer vonund zu dem Speicher 10, die Funktion
der Vergleichsschaltung 12 und mehrerer Register, die
für den Speicher notwendig sind. Die Beziehungen der Zeilsignale und der Takliinpulse sind oben in Fig.4
dargestellt, wobei jedes TS-Signal die Länge einer
Mikrosekunde (\is) hat. In diesem Zeilintervall sind auch
die zehn Taktimpulse Tl bis TO untergebracht. Es sei
einmal angenommen, daß Konstanten und akkumulierte Daten in den Speicher 10 eingeschrieben wurden. Beim
Auftreten des Signales TSO am ODER-Tor 60 (Signal a :„ r· : _ λ\ ...:·..! .._— -J-—. y-vr-^rri *r*_„ η * ..:., ι .._-:_..-|
III I I g. tJ WIlU VUII UCIII WL/L[\· IUI Ul CIII I^CSCSIglläl
erzeugt, das über das ODER-Tor 62 in Verbindung mit dem Taktsignal 7*4 über das UND-Tor 63 die
Verriegelungsschaltung 64 aufsetzt. So wird ein Speicherauswahlsignal erzeugt, welches den Speicher
10 für eine Leseoperation (Signal c in Fig.4) bereit
macht. Das rSO-Signal des ODER-Tores 60 wird auch zu dem ODER-Tor 65 übertragen, um das UND-Tor 66
durchzuschalten. Das genannte Signal wird auch zu dem ODER-Tvr 67 übertragen, um dann das UND-Tor 68
durchzuschalten. Bt.de UND-Tore 66 und 68 werden dann von dem Ausgangssignal der sich in ihrem
»Null«-Zustand befindlichen Veiglcichsverriegelungsschaltung 69 gesperrt.
Das Ausgangssignal des ODER-Torcs 61. das aus dem
TSO-Signal entstanden ist. stellt zusammen mit dem
T2-Signal das UND-Tor 70 durch und setzt die Verriegelungsschaltung 71 für die Speicherrückstellung
und die Verriegelungsschaltung 69 für den Vergleich (Signale b und /"in Fig. 4). Die Rückstellungen der
Verriegelungsschaltungen 64,69 und 71 erfolgen zu den
■to entsprechenden Zeiten Γ9. 7"6 und TO. Das Lesesignal
des ODER-Tores 61 wird auch über das ODER-Tor 72 711 Hpm I IMD-Tnr TK fihprlrnopn rinn 7iir 7pit 7"?
durchgeschaltet wird, um das Speicheradressenregister
11 einzustellen (vgl. Signal dm Fig.4). Daher wird für
den Speicher 10 in Fig. 1 ein Speicherrückstellsignal erzeugt und eine Adresse in das Register 11 eingegeben,
so daß beim folgenden Taktimpuls die Daten aus dem Speicher aus- und in die Vergleichsschaltung 12
eingelesen werden. Eine Übertragung erfolgt auch zu der Inkrementier- und Datenauswahlschaltung 13.
Sowohl die Konstante, als auch der Wert des
Akkumulators werden durch Steuersignale von den UND-Schaltungen 66 und 68 in F i g. 3 ausgelesen, wenn
die Vergleichsverriegelungsschaltung 69 eingeschaltet ist. In der Figur bezeichnen Hiund Lo jeweils die Bytes
des Konstantenspeichers und des Akkumulatorspeichers. Sollten die beiden Bytes der Vergleichsschaltung
übereinstimmen, -dann erscheint in F i g. 3 ein Signal, um die Verriegelungsschaltung 75 für eine Vergleichsübereinstimmung
einzuschalten, deren Ausgangssignal aber vom Inverter 76 invertiert und zum Sperreingang des
UND-Tores 85 übertragen wird, um zeitweilig das Torsteuersignal des ODER-Tores 87 zu unterdrücken,
das normalerweise wirksam ist, um das Ausgangsdatenregister für eine erneute Speicherung des Akkumulatordatenbytes
durchzuschalten. Die Unterdrückung des Durchschaltesignals des Ausgangsregisters dient zur
Verhinderung des Rückschreibens von Akkumulatorda-
ten, was zur Folge hat, daß der Akkumulator zu Beginn
einer neuen Äkkumulatiohsopefation auf null gesetzt
wird. Die Lcsefolge, die soeben beschrieben wurde( wird
auch für die nachfolgenden Zeitfolgcsignale TS3 und TS6 in dieser Form wiederholt.
Wenn das Lesesignal TSO abgeschaltet wirdi liefert
das Signal Τέ 1 ah den ODER-Toren 80 und 81 ein
SchrCiiisignal und es schaltet auch über das ODER-Tor
62 zur 74-Zeit das UND-Tor 63 durch, um erneut die
Speicherauswahlvefnegelungsschaltüng64 einzustellen.
Hierdurch wird das entsprechende Akkumulatorbyte für die Speicherung eines inkrementierten Wertes
durchgeschaltet. Das 7*51-Signal schaltet auch das
UND-Tor 82 durch, das ein Ausgangssignal liefert, das zusammen mit dem Ausgangssignal der Vergleichsver- is
riegelungsschaltung 69 die Inkrementierung des Akkumulatorbytes bewirkt, das bei dem vorhergehenden
Lesezyklus der erläuterten Vergleichsoperalion unterzogen wurde. Das Ausgangssignai des ODER-Tores BU
wird über das ODER-Tor 83 übertragen, um für den Akkumulator (Signal k in Fig.4) ein Schreibsignal zu
liefern. Die Einstellung und Rückstellung des Ausgangsregisters erfolgt durch die Kombination des Signals
75 1 des ODER-Tores 80 mit den Taktimpulsen Ti und 7"3 jeweils in den UND-Toren 84 und 85, deren
Ausgangssignale jeweils zu den ODER-Toren 86 und 87 übertragen werden (vgl. Signale η und ο in Fig. 4). Das
Adressenregister wird mit einem Schreibimpuls vom ODER-Tor 81 zu dem ODER-Tor 88 zurückgesetzt, das
bis zum Ende des Signals TS1 wirksam ist, um das
Speiuneradressenregister über das UND-Tor 89 zurückzustellen.
Das anfängliche Laden vun Daten in den Speicher 10 sei im folgenden anhand der Fig. 3 und 4 näher
erläutert. Es sei noch einmal in Verbindung mit Fig. 2 daran erinnert, daß der Ladevorgang nur während der
Erzeugung der Signale TS2 und TS5 erfolgt. Daher
erscheinen auch in Fig. 3 diese beiden Signale an dem
ODER-Tor 90. Das Ausgangssignal dieses ODER-Tores 90 schaltet zusammen mit den Signalen »Lies Speicherdaten«
und »Schreibe Speicherdaten« die UND-Tore 91
.,r./4 QT >turnk ΓΛίη ΓΑ-.·-.- I.K-- .". U.
*....*. ^_ UU.<.*.. u·,«. l^utWI hUtlllVU, ItUIIlI CJ gLnUllät.llt
wird, ausgelesen werden, um festzustellen, was zuvor schon gespeichert wurde. Es sei nun einmal angenommen,
daß das Signal Schreibe Speicherdaten« an dem UND-Tor 92 anliegt und daß Daten in beide
Teilspeicher 1OA und lOßeingeschrieben werden sollen. In diesem Falle liegen die Signale »RD/WR-Daten Hi«
und »RD/WR-Daten Lo« an den Eingängen der UND-Tore 93 und 94 sowie 95 und 96 in F i g. 3 jeweils
an. Das Ausgangssignal des UND-Tores 92 wird dann über die ODER-Tore 81 und 82 sowie das UND-Tor 63
zur Taktzeit 7"4 übertragen, das die Speicherauswahlverriegelungsschaltung
64 einstellt (vgl. Signal c in F i g. 4). Das Ausgangssignal des UND-Tores 92 schaltet
zusammen mit dem Signal »RD/WR Daten Lo« das UND-Tor 96 durch, dessen so entstehendes Ausgangssignal
am Ausgang des ODER-Tores 83 das Signal »Schreibe Lo« erzeugt (vgl. Signal Jt in Fig.4). Das
Ausgangssignai des UND-Tores 92 steuert auch zusammen mit dem Signal »RD/WR Daten Hi« das
UND-Tor 94, welches das Signal »Schreibe Hi« erzeugt (vgl. Signal m in Fig.4). Die Signale des ODER-Tores
83 und des UND-Tores 94 dienen in der Anordnung nach F i g. 1 zur Durchschaltung der Eingänge auf beide
Teilspeicher 10/4 und 10Ä Das Schreibsignal des UND-Tores 92 wird auch direkt zur Durchschaltung des
Eingangsdatenregisters 15 in F i g. 1 verwendet.
Wenn Daten aus dem Speicher 10 auszulesen sind, wird ein Signal zur Durchschaltung des UND-Tores 91
geliefert, dessen Ausgangssignai dann während des Auftretens der Signale TS2 oder TS5 während der
Taktzeit TA über die ODER-Tore 61 und 62 am UND-Tor 63 wirksam wird, um die Speicherauswahl-Verriegelungsschaltung
64 einzustellen; Das Ausgangs^ signal des UND-Tores 91 wird auch zu den UND-Toren
93 Und 95 übertragen, wo es in Verbindung mit defl
Signalen »RD/WR Daten MVi und »RD/WR Daten Lo«
wirksam wird, um das Auswahlsignal für die hoch- (Hi) und tiefstelligen (Lo) Bytes während des Auslesens an
den UND-Toren 66 und 68 zu erzeugen, die durch das Ausgangssignal der eingestellten Vergleichsverriegelungsschaltung
69 durchgeschaitet werden. Die Vergleichsverriegelungsschaltung 69 wird durch jedes
Lesesignal über das ODER-Tor 61 eingestellt. Das Ausgangsregister wird auch von einem Signal des
UND-lores 91 über das Oühi<-ior 78 eingesteht.
Dieses über das ODER-Tor 88 übertragene Lesesignal bereitet die Durchschaltung des UND-Tores 89 für die
Rückstellung des Adressenregisters zur Zeil TO vor. Das Ausgangsregister wird dadurch zurückgestellt und
während der Lesezeiten TS2 und TS5 über die
UND-Tore 97 und 98 jeweils zu den Zeiten Tl und 7"9
eingestellt, wobei auch die ODER-Tore 86 und 87 mitwirken.
Die Funktionssteuerlogik 28 in F i g. I ist in F i g. 5 in größerer Ausführlichkeit dargestellt. Im Zusammenhang
mit den Zeitdiagrammen der Fig.6 und 7 wird
gezeigt, wie sie einige Funktionssteuersignale, die in der
Liste zu finden sind, erzeugt. Als ausführliche Beispiele werden die Signale »Schalt MPX«. »Spulenschutz« und
»Hammerberuhigung« beschrieben, welche die Signale 7"50 und TS1 benutzen. Bei der Betrachtung des
Signales »Schalt MPX« wird ein Bereitsignal eines Druckers mit einem 64 μ5 langen Taktimpuls kombiniert,
der vom Zähler 26 in F i g. 1 geliefert wird, um den »Schalt MPX«-Flipflop 40 in Fig. 5 einzustellen. Das
»Eins«-Ausgangssignal des Schalt-MPX-FIipflops 40
erscheint als Eingangssignal an den UND-Toren 41, 42
.— J At n_: A ..f. . J__
UtIU TJ. OUItIt /~\UIU CtUIt UL3
C t IiIg IIQ IΛ MUdI
des UND-Tores 42 erzeugt dieses ein Ausgangssignal, das als Adresse »01« betrachtet werden kann und an das
ODER-Tor 44 angelegt .wird (vgl. Signale a. b und c in
Fig. 6). Dieses Signal wird dann zu dem Adressenregister 11 in Fig. 1 übertragen, wo es eine binäre Eins in
der Bit-7-Position darstellt. Wie oben schon im Zusammenhang mit der Schaltungsanordnung nach
Fig.3 und dem Zeitdiagramm nach Fig.4 erläutert
wu-de. führt das Auftreten des Signals TSO dazu, daß
der Speicher 10 in den Lesebetrieb eingestellt und das Adressenregister zur Zeit T3 eingestellt wird. Dadurch
werden aus sowohl dem Konstantenspeicher 10a, als auch aus dem Akkumulatorspeicher 10£>
Daten zu der Vergleichsschaltung 12 in Fig. 1 ausgelesen. Darüberhinaus wird das Ausgangssignal des Akkumulatorspeichers
zu der Inkrementier- und Datenauswahlschakung 13 übertragen.
Rückschauend auf die F i g. 5 und 6 ist zu erkennen, daß beim Auftreten des Zeitsignals TSO der Schalt-MPX-FIipflop
40 nur während des Anstiegs eines 64 Mikrosekunden-Impulses eingeschaltet werden kann.
Seine Rückstellung kann jedoch mit jedem auftretenden Signa! TS 2 erfolgen. Daher kann die Oberprüfung des
Schaltens des Schalt-MPX-Flipflops 40 von den im
Speicher iOA und 10ß gespeicherten Daten nur einmal während jedes 128 Mikrosekundenintervalls vorgenom-
men werden. Du ein Signal »Schalt-MPX-Übcrcinstirnmung«
aber etwa alle 32 ms gewünscht wird, wird die Konstante im Speicher 10/1 für ein Byte mit der Adresse
01 auf einen Wert von 256 eingestellt.
Während des Vergleichs der Konstanten und der Äkkiimulatorwerte, der oben schon erwähnt wurde,
wird das Akkumulatorbyte um den Wert +1 in der inkfemenlief und Datcnauswahlschaltung 13 in Fig. I
inkreüiienliert und zu dem Ausgangsdatenregister 14
übertragen und dann wieder an seine ursprüngliche Stelle im Akkuniulatorspeicher 1OS zurückgespeicherl.
Dieses wird, wie oben ebenfalls schon erläutert wurde,
beim Auftreten des Signals 7Sl bewirkt. Wenn jedoch
ein Übereinstimmungssignal von der Vergleichsschaltung 12 wahrend der Zeit TS 1 produziert wird, dann
wird dieses Signal auch in der Einrichtung nach Fig. 5
von dem UND-Tor 45 an die UND-Tore 45;) und 43 angelegt. Da der Schalt-MPX-Flipflop 40 einmal als
eingeschaltet angenommen wird, erzeugt das UND-Tor 43 das Signal »Schalt-MPX-Übereinstimmung« an
seinem Ausgang, das beispielsweise zur Synchronisation des angeschlossenen Druckers verwendet werden kann
oder zur Einstellung einer zeitgesteuerten Zustandsunterbrechung. Beim Auftreten des Signals TS2 wird
allerdings der Schalt-MPX-Flipflop 40 zurückgestellt. Zur Darstellung des Prioritatsranges der Signale sei
angenommen, dafl der Schalt-MPX-Flipflop 40 zur
TSi-Zeit eingeschaltet war. Das Ausgangssignal des
UND-Tores 41 bewirkt dann die Einstellung der Spulenschutzverriegelungsschaltung 46 (vgl. Signal e in
Fig.6). Obwohl die Signale TSi und TO an den
Eingängen des UND-Tores 47 erscheinen, ist dieses Tor blockiert, weil der Schalt-MPX-Flipflop 40 eingeschaltet
ist. Daher bleibt die Spulenschutzverriegelung 46 bis zum nächsten Auftreten eines Signals TS 1 eingeschaltet,
eine Situation, die einen Zyklus später auftritt, während dem das vorhergehende Signal TS2 in der
Lage ist, den Schalt-MPX-Flipflop 40 zurückzustellen. Der »Eins«-Ausgnng der Spulenschutz-Verriegelungsschaltung
46 und der »Null«-Ausgang des Schalt-MPX-Flipflop 40 liefern Schaltsignale für das UND-Tor 48,
das beim Auftreten oines Signals 7"SO effektiv
durchgeschaltet wird und an seinem Ausgang die Adresse »05« (vgl. Signal /in Fig.6) liefert. Dieses
Signal wird über die ODER-Tore 44 und 49 übertragen, um »Einsen« in den Bitpositionen 7 und 5 des
Adressenregisters 11 in Fig. 1 darzustellen. Auf diese
Weise werden nach dem Auslesen des Speichers die beiden Bytes, die der Adresse »05« zugeordnet sind,
miteinander verglichen, um festzustellen, ob ein Übereinstimmungssignal auftritt. Wenn ein solches
Übereinstimmungssignal tatsächlich auftritt, dann wird am Ausgang des UND-Tores 50 in Fig.5 ein
Ausgangssignal erzeugt, da dieses UND-Tor für die Durchschaltung durch die Ausgangssignale der Spulenschutzverriegelungsschaltung
46 und des Schalt-MPX-Flipflop 40 für eine solche Durchschaltung bereits
vorbereitet war. Das Ausgangssignal des UND-Tores 50 ist dann das Signal »Einstellen Spulenschutz«. Wenn
kein Übereinstimmungssignal für diese Adresse »05« auftritt, dann wird die Spulenschutzverriegelungsschaltung
46 zur nächsten 70-Zeit während des nächsten Zeitsignals TSi andern UND-Tor47zurückgestellt.
Es sei an dieser Stelle erwähnt, daß die Spulenschutzverriegelungsschaltung
46 nur eingestellt werden kann, wenn auch der Schalt-MPX-Flipflop 40 eingeschaltet ist,
was nur alle 128 us erfolgen kann. Wenn es erforderlich
ist, den Zustand der Spulenschutzverriegelungsschaltung 46 etwa alle 4 ms zu überprüfen, dann müßte die
Konstante, die im Konstanlenspeicher lOA unter der Adresse »05« gespeichert ist, den Wert 32 haben.
Als weiteres öeispiel der Prioritätsbestimmung sei die
Hammerberuhigungs-(zähl-)Funktion beschrieben. Wenn eine Druckzeile vollständig abgedruckt wurde,
dann erscheint ein Signal, das zur Einstellung der Hammerberuhigungs-AuszeitvcrriegelungsschaltungSl
gegeben wird, die ihrerseits auf das UND-Tor 52
ίο einwirkt, um die Hammerberuhigungs-Zählverriegelungsschallung
53 zur Zeit TSi einzustellen und zwar nur dann, wenn die Spulenschittzverriegelungsschaltung
46 eingeschaltet ist (vgl. Signale e, g in Fig. 6). Das Ausgangssignal der Hammerberuhigungs-Zählverriegelungsschaltiing
53 wird dann zu einem Eingang des UND-Tores 54 weitergeleitet. Dieses UND-Tor 54 ί'-ι
jedoch solange blockiert, bis der Schalt-MPX-Flipflop 40 und die Spulenschutzverriegelungsschaltung 4b
nhgpsrhnlipt wprrlpn Panarh, während der 7!?Q-Zeit,
wird dann das UND-Tor 54 durchgeschaltet, welches dann ein Ausgangssignal erzeugt und im das ODER-Tor
49 zur Erzeugung der Adresse »04« in der Bitposition 5 des Speicheradressenregisters 11 in Fig. I abgegeben
wird (vgl. Λ in Fi g. 6). Diese Adresse »04« des Speichers
10 wird für einen Vergleich der Konstanten mit dem akkumulierten Wert abgefragt. Wenn ein Übereinstimmungssignal
während der TSl-Zeit erzeugt werden kann, dann liefert das UND-Tor 45a ein Rückstellsignal
für die Hammerberuhigungs-Auszeitverriegelungs-Schaltung 51 und die Hammerberuhigungs-Zählverriegelungsschaltung
53, da die noch benötigten weiteren Steuersignale für die Durchschaltung von dem Schalt-MPX-Flipflop
40 und der Spulenschutzverriegelungsschaltung 46 an seinen beiden anderen Eingängen
anliegen. Um sicherzustellen, daß die Hammerberuhi gungs-Zählverriegelungsschaltung 43 ihren Prioritätsrang 3 aufrechterhalten kann, ist das UND-Tor 55
vorgesehen, das während der nächsten Taktzeit Γ9 durchgeschaltet wird, wenn auch die beiden erforderli-
■40 chen Steuersignale des Schalt-MPX-Flipflop 40 und der
Spulenschutzverriegelungsschaltung 46 an seinen anderen
beiden Eingängen anliegen. Dieses ist der Fall, wenn der Schalt-MPX-Flipflop 40 und die Spulenschutzverriegelungsschaltung
46 ausgeschaltet sind und außer-
•45 dem kein Übereinstimmungssignal erzeugt wurde. Auf
diese Weise wird sichergestellt, daß die Hammerberuhigungs-Zählverriegelungsschaltung
53 nur für die nächste Folge der 7S-Signale eingeschaltet werden kann, wenn die Spulenschutz-Verriegelungsschaltung 46 bereits
eingeschaltet ist. Die Hammerberuhigungs-Zählverriegelungsschaltung
53 muß keinesfalls so oft überprüft werden, wie die Spulenschutzverriegelungsschaltung
46, so daß die im Speicher hierfür gespeicherte Konstante beispielsweise 100 oder 12,8 ms sein darf.
Es sei hier erwähnt, daß die Hammerberuhigungs-Zählverriegelungsschaltung
53 nur eingeschaltet werden kann, wenn der Schalt-MPX-FIipflop 40 eingeschaltet
ist, so daß auch die Spulenschutzverriegelungsschaltung
46 eingeschaltet werden kann.
Der wirksame Prioritätsrang für einige Funktionssteuersignale, die unter TSO und 7"Sl in Fig. 1
dargestellt sind, ist im Zeitdiagramm der F i g. 7 näher bezeichnet Es sei erwähnt, daß der Schalt-MPX-Zyklus,
der Spulenschutz-Zyklus und der Hammerberuhigungszähl-Zyk!us in aufeinanderfolgenden Zeitsignalzyklen
ablaufen. Das Diagramm zeigt ferner, daß ein Unterbrechungsüberlaufzyklus und ein Abtastungs-Zählzyklus
ebenfalls nacheinander auftreten können. Es
sei ferner erwähnt, daß nicht alle diese Steuerungen
stets erforderlich sind. So wird beispielsweise der Mammerberuhiguhgs-Zählzyklus nicht auftreten, wenn
der Drucker auf Druckdaten wartet; der Untcrbrcchungsüberlaufzyklus
kann sogar anstelle des Hammerbcruhigungs-Zählzyklus'
während eines sogenannten Leerlaufs auftreten, wenn nämlich der Sleuerprozessor
den Drucker innerhalb einer vorgegebenen Zeit nicht
bemerkt. Der Abtastungszählzyklus kann ferner an einer vorgegebenen Stelle in der Abfragesequenz oder
an anderen Stellen auftreten, Wenn bestimmte andere Signalzeitgaben nicht erforderlich sind. Der tatsächlich
gewählte Prioritätsrang und die hierfür c'ffordevliche
Logik wird am besten auf den erforderlichen Fall zugeschnitten,
Hierzu 5 Blatt Zeichnungen
Claims (8)
1
Patentansprüche:
Patentansprüche:
!. Einrichtung zur Erzeugung zeitdefinierter Funktionssieuersignale zur Steuerung mehrerer
unabhängiger Vorgänge, insbesundere für Funktionen in elektronischen Schaltungen oder Datenverarbeitungsanlagen,
gekennzeichnet durch einen Taktgeber (23, 24, 26, 27; Fig. 1) zur repetitiven Erzeugung einer festen Folge von
Zeitsignalen (TSQ bis TS7), durch einen Speicher (Konstantspeicher iOA) zur Speicherung mehrerer
konstanter, jeweils einer Funktion zugeordneter Werte, welche die Anzahl von bestimmten Zeitsignalen
(z. B. 750) angeben, die zwischen aufeinanderfolgenden Funktionssteuersignalen für jede der
Funktionen liegen sollen, durch einen Akkumulatorspeicher (10ß, 13), der für jede Funktion die Anzahl
der bestimmten Zeitsignale abgibt, die seit der letzten Erzeugung eines Funktionssteuersignals für
die betreJ.r-inde Funktion aufgetreten sind, und durch
eine Vergleichsschaltung (12). die für jede Funktion beim Auftreten der ihr zugeordneten Zeitsignale den
Vergleich zwischen konstantem und akkumuliertem Wert durchführt, und bei Übereinstimmung ein
Funktionssteuersignal für die betrachtete Funktion abgibt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet,
daü der Konstantenspeicher (lOA^und der
Akkumulatorspeicher {\0B) aus einer kombinierten einzigen Speichereinheit (10) bestehen, wobei
entsprechend? Speicherstellen in beiden Speicherleilen einander zugeordnet und über eine gemeinsame
Adresse adressieruar sine.
3. Einrichtung nach Anspruch I, dadurch gekennzeichnet, daß in einem S1 cicher mit 2-Byte-Spcicherwörten
die Speichcrstelle des hochwertigen Bytes eines Wortes als Konstanienspeicher und die
Speicherstelle des nicdrigweriigen Bytes als Akkumulatorspeicher
dient.
4. Einrichtung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß eine Funktionssteuerlogik
(28. Fig. 1) vorgesehen ist, in der die einer Funktion zugeordneten Zeitsignale (z. B. 7.S I,
Fig. 5) mit weiteren für die Durchführung der Funktion notwendigen Bedingungen (z. B. gespeichert
im Flip- Flop 40. F ι g. 5) logisch verknüpft (z. B. mil UND-Glied 42, Fig. 5) und entsprechend dem
F.rgebnis der logischen Verknüpfung Adressensignale für den Konstanten- und Akkumulatorspeicher
erzeugt werden.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß die Funktionsstcucrlogik (28. Fig. I;
Γ- ι g. 5) Einrichtungen (40, 46, 53; 48, 54) enthält, mit
denen die Speichcrzugriffe entsprechend der Priorität
der einem Zeitsignal (ζ. B. 7S"0) zugeordneten Funktionen (z.B. linke Spalte. Fig. 2) gesteuert
werden.
b Einrichtung nach einem oder mehreren der Ansprüche I bis 5, dadurch gekennzeichnet, daß das
Auslesen aus dem Konstanten- und dem Akkumula· törspeichcr und der Vergleich der gelesenen
Spcichcrinhaitc in zwei aufeinanderfolgenden Zeitabschnitten erfolgt, und daß diese Vorgänge durch
eine interne Steuerschaltung (Speicher- und Datensteucrlogik
25) gesteuert werden, deren Eingangssignale die Zeilsignale (TSQ bis 757) des Taktgebers
und die Taklimpulse (Tl bis 70) der Flip-Flöp-Taktschallung (24) des Taktgebers sind.
7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß in der Speicher- und Datensteuerlogik
(25) Einrichtungen (75, 76, 85) vorhanden sind, die bei Vorliegen eines Übereinstimmungssignals das
Durchschaltesignal des Ausgangsregisters (14) unterdrücken.
8. Einrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Speicher- und Datensteuerlogik
(25) zum anfänglichen Laden des Speichers (10) zusätzliche Steuersignale (»Schreibe«/»Lies«) zugeführt
werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/608,411 US4024510A (en) | 1975-08-28 | 1975-08-28 | Function multiplexer |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2633155A1 DE2633155A1 (de) | 1977-03-03 |
DE2633155B2 DE2633155B2 (de) | 1980-01-31 |
DE2633155C3 true DE2633155C3 (de) | 1980-10-02 |
Family
ID=24436377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2633155A Expired DE2633155C3 (de) | 1975-08-28 | 1976-07-23 | Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale |
Country Status (10)
Country | Link |
---|---|
US (1) | US4024510A (de) |
JP (1) | JPS5227330A (de) |
AU (1) | AU500521B2 (de) |
BE (1) | BE844561A (de) |
BR (1) | BR7605566A (de) |
CA (1) | CA1070845A (de) |
DE (1) | DE2633155C3 (de) |
FR (1) | FR2322405A1 (de) |
GB (1) | GB1514070A (de) |
IT (1) | IT1066888B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161787A (en) * | 1977-11-04 | 1979-07-17 | Motorola, Inc. | Programmable timer module coupled to microprocessor system |
EP0004524A1 (de) * | 1978-03-28 | 1979-10-03 | Tour & Andersson Ab | Steuereinheit zum Starten der Klimaanlage in einem Gebäude |
US4326247A (en) * | 1978-09-25 | 1982-04-20 | Motorola, Inc. | Architecture for data processor |
US4236213A (en) * | 1978-11-27 | 1980-11-25 | General Motors Corporation | Apparatus for producing pulse width modulated signals |
CH638326A5 (de) * | 1978-12-21 | 1983-09-15 | Landis & Gyr Ag | Einrichtung zur energiemaessigen optimierung einer temperatur-aenderung in gebaeuden waehrend deren belegungspausen. |
US4829467A (en) * | 1984-12-21 | 1989-05-09 | Canon Kabushiki Kaisha | Memory controller including a priority order determination circuit |
US5239628A (en) * | 1985-11-13 | 1993-08-24 | Sony Corporation | System for asynchronously generating data block processing start signal upon the occurrence of processing end signal block start signal |
CA1283738C (en) * | 1985-11-13 | 1991-04-30 | Atsushi Hasebe | Data processor |
JPS63123218A (ja) * | 1986-11-12 | 1988-05-27 | Nec Corp | タイマ/カウンタ回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3001708A (en) * | 1959-01-26 | 1961-09-26 | Burroughs Corp | Central control circuit for computers |
SE330455B (de) * | 1969-06-17 | 1970-11-16 | Ericsson Telefon Ab L M | |
DE2013880C3 (de) * | 1970-03-23 | 1974-02-21 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Schaltungsanordnung zum Erzeugen von Taktimpulsen |
US3629710A (en) * | 1970-12-16 | 1971-12-21 | Beckman Instruments Inc | Digitally controlled pulse generator |
US3771144A (en) * | 1972-07-24 | 1973-11-06 | Ibm | Clock for computer performance measurements |
US3824378A (en) * | 1972-09-13 | 1974-07-16 | Presin Co Inc | Electronic counter |
-
1975
- 1975-08-28 US US05/608,411 patent/US4024510A/en not_active Expired - Lifetime
-
1976
- 1976-06-23 IT IT24602/76A patent/IT1066888B/it active
- 1976-07-08 FR FR7621557A patent/FR2322405A1/fr active Granted
- 1976-07-23 DE DE2633155A patent/DE2633155C3/de not_active Expired
- 1976-07-27 JP JP51088764A patent/JPS5227330A/ja active Granted
- 1976-07-27 BE BE169278A patent/BE844561A/xx not_active IP Right Cessation
- 1976-08-05 GB GB32601/76A patent/GB1514070A/en not_active Expired
- 1976-08-11 CA CA258,878A patent/CA1070845A/en not_active Expired
- 1976-08-24 BR BR7605566A patent/BR7605566A/pt unknown
- 1976-08-25 AU AU17143/76A patent/AU500521B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
AU1714376A (en) | 1978-03-02 |
GB1514070A (en) | 1978-06-14 |
JPS5431330B2 (de) | 1979-10-06 |
FR2322405A1 (fr) | 1977-03-25 |
US4024510A (en) | 1977-05-17 |
FR2322405B1 (de) | 1979-09-28 |
DE2633155A1 (de) | 1977-03-03 |
BR7605566A (pt) | 1977-08-09 |
JPS5227330A (en) | 1977-03-01 |
AU500521B2 (en) | 1979-05-24 |
DE2633155B2 (de) | 1980-01-31 |
IT1066888B (it) | 1985-03-12 |
BE844561A (fr) | 1976-11-16 |
CA1070845A (en) | 1980-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1966633C3 (de) | Datenverarbeitungsanlage mit überlappter Arbeitsweise bei Verwendung eines Haupt- und Pufferspeichers | |
DE3687787T2 (de) | Speicherzugriff-steuerungsschaltung. | |
DE1933685C3 (de) | Mehrere Programme simultan verarbeitende Datenverarbeitungsanlage | |
DE2230119C2 (de) | Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte | |
DE2936913C2 (de) | Anordnung zur Steuerung von Eingabe und Ausgabe bei einer programmierbaren Logiksteuerung | |
DE2855673C2 (de) | ||
DE3015992A1 (de) | Programmierbare logische anordnung | |
DE1803767A1 (de) | Elektronisches Datenverarbeitungssystem | |
DE3643384A1 (de) | Schaltung zum resynchronisieren von impulssignalen, insbesondere fuer die peripherie eines mikroprozessors | |
DE2633155C3 (de) | Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale | |
DE2755611A1 (de) | Steuereinheit fuer datenverarbeitungsanlagen | |
EP0476759B1 (de) | Schaltungsanordnung zur zeitweisen Verzögerung des Programmablaufs in einem Mikroprozessor | |
DE1524142C3 (de) | Einrichtung in elektronischen Datenverarbeitungsanlagen zur Steuerung des Vorranges bei der Speicherzuteilung | |
DE2363846A1 (de) | Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage | |
DE2746743C2 (de) | Verfahren und Anordnung zur computergesteuerten Erzeugung von Impulsintervallen | |
DE2829709C2 (de) | Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen | |
DE69031361T2 (de) | Taktsignalgeneratorsystem | |
DE2321200B2 (de) | Schaltungsanordnung zur Durchführung logischer Verknüpfungen | |
DE2034373A1 (de) | Steuereinrichtung zum Steuern der Geschwindigkeit des Vorschubs eines Werk zeugs | |
DE2230727C3 (de) | Schaltungsanordnung zur dynamischen Zuteilung von Speicherzyklen mit Vorrangs steuerung | |
DE2759120A1 (de) | Prozessor fuer datenverarbeitungssysteme | |
DE69131454T2 (de) | Datenprozessor zur Impulssignalerzeugung als Antwort auf externes Taktsignal | |
DE3023699A1 (de) | Verfahren und anordnung zur erzeugung von impulsen vorgegebener zeitrelation innerhalb vorgegebener impulsintervalle mit hoher zeitlicher aufloesung | |
DE2952056B1 (de) | Schreib- und Leseschaltung fuer einen Speicher mit wahlfreiem Zugriff | |
DE2146108A1 (de) | Synchrone Pufferanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |