DE2321200C3 - Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen - Google Patents

Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen

Info

Publication number
DE2321200C3
DE2321200C3 DE2321200A DE2321200A DE2321200C3 DE 2321200 C3 DE2321200 C3 DE 2321200C3 DE 2321200 A DE2321200 A DE 2321200A DE 2321200 A DE2321200 A DE 2321200A DE 2321200 C3 DE2321200 C3 DE 2321200C3
Authority
DE
Germany
Prior art keywords
signal
flop
bistable
input
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2321200A
Other languages
English (en)
Other versions
DE2321200A1 (de
DE2321200B2 (de
Inventor
Werner 8521 Bubenreuth Meier
Hartmut Dipl.-Ing. 8551 Röttenbach Schütz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2321200A priority Critical patent/DE2321200C3/de
Priority to NO741058A priority patent/NO140248C/no
Priority to NL7404482A priority patent/NL7404482A/xx
Priority to AU67493/74A priority patent/AU485668B2/en
Priority to ZA00742154A priority patent/ZA742154B/xx
Priority to IN762/CAL/74A priority patent/IN138676B/en
Priority to AT300774A priority patent/AT337482B/de
Priority to GB1715374A priority patent/GB1466466A/en
Priority to SE7405305A priority patent/SE387023B/xx
Priority to FR7413895A priority patent/FR2227576B1/fr
Priority to CH557774A priority patent/CH577710A5/xx
Priority to IT21847/74A priority patent/IT1010049B/it
Priority to DK223674A priority patent/DK136999C/da
Priority to BR3323/74A priority patent/BR7403323D0/pt
Priority to CA198,107A priority patent/CA1017418A/en
Priority to US464241A priority patent/US3902050A/en
Priority to AR253472A priority patent/AR209272A1/es
Priority to BE143654A priority patent/BE814234A/xx
Priority to JP4742174A priority patent/JPS5653776B2/ja
Publication of DE2321200A1 publication Critical patent/DE2321200A1/de
Publication of DE2321200B2 publication Critical patent/DE2321200B2/de
Application granted granted Critical
Publication of DE2321200C3 publication Critical patent/DE2321200C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Programmable Controllers (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Radio Relay Systems (AREA)
  • Manufacture, Treatment Of Glass Fibers (AREA)

Description

a) ein erstes Flip-Flop von einem L-Signal gesetzt und von jedem O-Signal gelöscht wird,
b) ein zweites, als O-Signal-Speicher verwendetes Flip-Flop von jedem O-Signal gesetzt wird und in seinem gesetzten Zustand den O-Speicher-Setzeingang des ersten Flip-Flop sperrt; das zweite Flip-Flop wird durch den nächsten ODER-Befehl gelöscht;
c) ein drittes als L-Signal-Speicher verwende
Flip-Flop beim Auftreten eines ODER-Befehls gesetzt wird, wenn sich das erste Flip-Flop im Setzzustand befindet; das dritte Flip-Flop bleibt dann bis zum Ende der Gleichung oder bis zum Auftreten eines besonderen Löschsignals gesetzt;
d) ein ODER-Glied eingangsseitig mit den den Setzzustand signalisierenden Aasgängen des ersten und dritten Flip-Flop verbunden und der Ausgang des ODER-Gliedes der Signalausgang der Schaltungsanordnung ist;
dadurch gekennzeichn-t, daß für jede öffnende Klammer dem Vorwp-tszähleingang und für jede schießende Klammei derr Rückwärtszähleingang eines bidirektionalen Zählers (17) ein Zählimpuls zugeführt ist und der jeweilige Stand dieses Zählers nach jedem Setzsignal für die zweite oder die dritte bistabile Kippstufe in einen Speicher (18) überr.oinnien wird, daß weiterhin ein Vergleicher (16) für den Inhalt dieses Speichers mit dem jeweiligen Zählerstand vorgesehen ist und bei gleichem oder kleinerem Zählerstand der Löscheingang der zweiten bistabilen Kippstufe (2) freigegeben wird, während nur bei kleinerem Zählerstand der Löscheingang der dritten bistabilen Kippstufe (3) bei Vorliegen eines UND-Verknüpfungsbefehls und eines Binär-Null-Signals beaufschlagbar ist
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabe der Binärsignaie taktgesteuert erfolgt und zwischen zwei Eingabetakten (T) jsweils ein zusätzlicher Taktimpuls (To) vorgesehen ist, mit dem der Setzeingang der dritten bistabilen Kippstufe (3) beim Auftreten eines ODER-Verknüpfungsbefehls und bei gesetzter erster bistabiler Kippstufe (1) ansteuerbar ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Eingabe der Binärsignale taktgesteuert erfolgt und zwischen zwei Eingabetakten (T) jeweils ein zusätzlicher Taktimpuls (To) vorgesehen ist, mit dem der Setzeingang der dritten bistabilen Kippstufe (3) beim Auftreten eines ODER-Verknüpfungsbefehls und bei gesetzter erster bistabiler Kippstufe (1) ansteuerbar ist
Die Erfindung betrifft eine Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen, die ein Signal abgibt, wenn in den der Schaltungsanordnung zugeführten Gleichungs-Ausdrücken wenigstens ein zwischen zwei ODER-Befehlen stehender oder der einem ODER-Befehl folgende letzte Ausdruck einer Gleichung durch seriell eingegebene Binär-L-Signale repräsentiert wird, unter Verwendung der im Oberbegriff des Harptanspnichs angegebenen digitalen Schaltelemente.
Eine derartige Schaltungsanordnung ist grundsätzlich nach der DE-OS 22 19 918 bekannt und gestattet mit einer definierten minim.ilen Anzahl von Bauelementen eine beliebig große Anzahl von seriell einlesbaren liinärsignalen zu einer logischen Summe (ODER-Verknüpfung) von logischen Produkten (UND-Verknüpfungen) zu verarbeiten. Dieses bekannte programmierbare Steuergerät ist jedoch für den Fall, daß die zu realisierende Boolesche Gleichung nicht nur einfache UND- bzw. ODER-Verknüpfungen, sondern auch mit Vorrang zu behandelnde KJammerausdrücke enthält, nicht zu gebrauchen.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Art für die Verarbeitung von kiammerbehafteten Gleichungsteilen zu ertüchtigen.
Diese neue Aufgabe wird erfindungsgemäß mit den im kennzeichnenden Teil des Hauptanspruchs angegebenen Merkmalen gelöst
Die Erfindung samt einer in dem Unteranspruch gekennzeichneten Weiterbildung v/ird an Hand der F i g. 2 näher veranschaulicht Zum besseren Verständnis der Erfindung sol! jedoch sn Hand der Fig.! kürz auf die Wirkungsweise bekannter Programmsteuergerate eingegangen werden.
Der Kern des in F i g. 1 dargestellten Logikwerkes besteht aus drei Ein-Bit-Speichern in Form der bistabilen Kippstufen 1,2 und 3. Die bistabile Kippstufe 1 wird von den auf einer I.eseleituüg LL erscheinenden Binärsignalen zum Zeitpunkt des Auftretens eines Eingabetaktes T so angesteuert, daß beim Auftreten eines L-Signals das Ausgangssignal eines Und-Gatters4 ein Setzen der bistabilen Kippstufe 1 und ein O-Signal auf der Leseleitung LL ein L-Signal am Ausgang eines Und-Gatters 5 hervorruft, welches ein Löschen (Zurücksetzen) der bistabilen Kippstufe 1 bewirkt Der Ausgang des Und-Gatters 5 ist weiterhin noch mit dem Eingang einer zweiten bistabilen Kippstufe 2 verbunden, deren zugeordneter Ausgang auf einen negierten Eingang des Und-Gatters 4 geführt ist Der Löscheingang der zweiten bistabilen Kippstufe 2 ist mit dem Ausgang einer Torschaltung 6 verbunden, welche bei Auftreten eines einem Oder-Verknüpfungsbefehl entsprechenden Signals ν eine dem binären L-Signal entsprechende Spannung Ul durchschaltet Der Ausgang der Torschaltung 6 ist weiterhin noch mit einem Eingang eines Und-Gatters 7 verbunden, dessen zweiter Eingang mit dem dem Setzeingäng der ersten bistabilen Kippstufe 1 zugeordneten Ausgang verbunden ist und deren AüsgsfigssigTial de« Sstze;ngang easer dritten bistabilen Kippstufe 3 beaufschlagt Die Ausgänge der ersten bistabilen Kippstufe 1 und der dritten bistabilen Kippstufe 3 sind über ein Oder-Gatter 8 auf eine Ausgangsklemme 9 geführt
Der Eingang des Logikwerkes aus mit s—n bezeichneten Eiftgangsleitungen, an denen die miteinander zu verknüpfenden Binärsignale anstehen, sowie aus sogenannten Adresseneingängen La bis Ln. Wird einer
dieser Adresseneingänge aktiviert, d.h. mit einem L-Signal belegt, dann wird die Information der ihm zugeordneten Eingangsleitung (a—n) über eines der Und-Gatter 10 bis 13 auf die Leseleitung LL gegeben und mittels des Eingabetaktes T in die bistabile Kippstufe 1 eingelesen. Jeder Ausgang der Und-Gatter 10 bis 13 ist somit als adressierbarer Binäreingang des Logikwerkes aufzufassen, der jeweils über eine ihm zugeordnete Tntkopplungsdiode 14 mit der Leseleitung LL verbunden ist ι ο
Die grundsätzliche Wirkungsweise der in F i g. 1 dargestellten Anordnung ist folgende: Die an den Eingängen a bis η anstellenden Binäi signale werden nacheinander nach Maßgabe des Eingat. *--tes T eingelesen und bis zum Auftrete.; e:,.«..·. einem Oder-Verknüpfungsbefehl entsprechenden L-Signals am Eingang ν miteinander gemäß eir'r Und-Bedingung verknüpft Sind alle nacheinander - -ugeiesenen Signale einer derartigen Gruppe L-iv;nale, dann wird das erste dieser L-Signale Ober das C1- j-Gatter 4 die erste bistabile Kippstufe 1 in einen derartigen Zustand versetzen, daß an ihrem mit dem Oder-Gatter 8 verbundenen Ausgang ebenfalls ein L-Signal ei icheint Die nachfolgend eintreffenden L-Signale ändern an diesem Zustand nichts. Das erste innerhalb dieser Gruppe auftretende 0-Signal wird jedoch über das Und-Gatter 5 ein Löschen der ersten bistabilen Kippstufe 1, d.h. ein 0-Signal an ihrem mit dem Oder-Gatter 8 verbundenen Ausgang und gleichzeitig ein Setzen der bistabilen Kippstufe 2 bewirken. Durch das Setzen der bistabilen Kippstufe 2 wird einerseits der gelöschte Zustand der bistabilen Kippstufe 1 aufrechterhalten und zweitens das Und-Gatter 4 für nachfolgende L-Signale auf der Leseleitung LL gesperrt, so daß diese ein erneutes Setzen der bistabilen Kippstufe 1' nicht mehr bewirken können. Damit ist die Bedingung realisiert, daß bereits ein einziges 0-Signal innerhalb einer Gruppe von miteinander in einer Und-Bedingung zu verknüpfenden Eingangssignalen genügt, um als Ergebnis ein 0-Signal als Kriterium für die Nichterfüllung der Und-Bedingung zu erzwingen.
Beim Auftreten eines einem Oder-Verknüpfungsbefehl entsprechenden, ein Schließen der Torschaltung 6 bewirkenden L-Signals am mit ν bezeichneten Eingang ergeben sich nun für den weiteren Ablauf zwei 4$ Möglichkeiten, je nachdem in welchem Zustand sich die bistabile Kippstufe 1 bei Auftreten dieses Signals befunden hatte. Weist ihr mit dem Oder-Gatter 8 verbundener Ausgang ein L-Signal als Zeichen für eine bis dahin erfüllte Und-Bedingung auf, dann wird vom Ausgangssignai des Und-Gatters 7 die dritte bistabile Kippstufe 3 gesetzt und wird für den Rest der Operation an der Ausgangsklemme 9 ein L-Signal bewirken, ganz analog der Tatsache, daß innerhalb einer Oder-Verknüpfung bereits ein L-Signal genügt, um als Ergebnis ein L-signai hervorzurufen. Befand sich jedoch die bistabile Kippstufe 1 beim Auftreten eines Oder-Verknüpfungsbefehls am Eingang ν in dem Zustand, bei welchem ihre mit dem Oder-Gatter 8 verbundener Ausgang ein O-Signal zum Zeichen einer bis dahin nicht erfüllten Und-Bedingung aufwies, dann wird beim Auftreten des Öder-Verknüpfüngsbefehls die bistabile Kippstufe 3 nicht gesetzt, jedoch durch Löschen der bistabilen Kippstufe 2 die Sperrung des Und-Gatters 4 aufgehoben, so daß darauffolgende, auf der Leseleitung LL erscheinende L-Signale wiederum auf den Setzeingang der bistabilen Kippstufe 1 gelangen können. Mit der in F i g. 1 dargestellten Ausführung können bekannterweise also Boolesche Gleichungen der Form avb&cvd&e&f&gvh&n
gelöst werden, wobei die Zahl der miteinander zu verknüpfenden Gruppen als auch der Einzelgüeder dieser Gruppen beliebig groß sein kann.
F i g. 2 zeigt eine erfindungsgemäß erweiterte Variante des Logikwerks, mit welcher Boolesche Gleichungen, weiche Klammerausdrücke, also mit Vorrang zu behandelnde Verknüpfungsoperationen enthalten, gelöst werden können. Die in Fig.2 dargestellte Einrichtung enthält dieselben Elemente wie die bisher beschriebene Anordnung; für die entsprechenden Elemente sind die Bezugszeichen beibehalten worden. Die Wirkungsweise der in Fig.2 dargestellten Anordnung ergibt sich wie folgt: Führt die Leseleitung LL zur Zeit der Abfrage, d. h. bei Auftreten des Taktimpulses T ein L-Signal, so wird die bistabile Kippstufe 1 vom Ausgangssignal des Und-Gatters 4 gesetzt sofern die bistabile Kippstufe 2 zuvor nicht ge αχ worden ist Weitere über die Leseleitung ZZeingeleser^n L-Signale ändern an dem Zustand der bistabilen Kippstufe ? nichts mehr. Erst wenn ein 0-Signal auf der Leseleitung LL erscheint wird über das Gatter 15 die bistabile Kippstufe 2 gesetzt, wodurch analog wie bei der Anordnung nach Fig. 1, die bistabile Kippstufe 1 zurückgesetzt und das Und-Gatter 4 gesperrt wird. Wird zunächst der Einfluß eines mit 16 bezeichneten Vergleichers vernachlässigt so wird die bistabile Kippstufe 2 durch einen irgendwann eingegebenen Oder-Verknüpfungsbefehl am mit ν bezeichneten Eingang wieder gelöscht, womi: das Logikwerk für den nachfolgenden Gleichungsteil wieder »jungfräulich« zur Verfügung steht
War die bistabile Kippstufe 1 zum Zeitpunkt des Auftretens eines Oder-Verknüpfungsbefehls in eine-n derartigen Zustand, daß ihre mit dem Oder-Gatter 8 verbundene Ausgangsleitung ein L-Signal aufwies, so wird dieser Zustand mit einem Öbergabetakt To, weicher zeitlich vor dem Taktimpuls T liegt, über das Und-Gatter 7 an die bistabile Kippstufe 3 weitergegeben, so daß auch ihr mit dem Oder-Gatter 8 verbundener Ausgang ein L-Signal aufwei.t Alle nachfolgenden Operationen können an diesem Zustand nichts mehr ändern, sofern keine Klammern auftreten.
Für die Verarbeitung von Klammeroperationen ist nun ein mit 17 bezeichneter Klammernzähler vorgesehen, dessen jeweiliger Zählerstand auf jedes an den Ausgängen der Und-Gatter 15 und 7 auftretenden L-Signal hin in einen mit 18 bezeichneten Klammerspeicher übertragen wird. Hierzu ist ein mit den Ausgängen drr Liid-Gatter 15 und 7 vsrbundenes Oder-Gat*.er 24 vorgesehen, dessen Ausgang den entsprechenden Übernahmebefehl iiirden KlammersDeicher abgibt Der Inhalt des Klammerspeichers 18 und der Zäh'srstand des Klammerzählers 17 werden fortlaufend in dem Vergleicher 16 miteinander verglichen, wobei am Ausgang 19 des Vergleichers dann ein L-Signal erscheint, wenn der Zählerstand des Klaniwerzahlers i7 kleiner ist als der Inhalt des Klammerspeichers 18 und am Ausgang20 des Vergleichers ein LSignal, wenii der Zählerstand des Klammernzählers 17 mit dem Inhalt des Klammerspeichers IP übereinstimmt. Der Klammerzähler 17 wird mit öffnenden Klammern aufwärts und mit schließenden Klammern abwärts gezählt, indem für jede öffnende Klammer auf seinen mit + bezeichneten Vorwärtszähleingang und für jede schließende Klam-
mer auf seinen mit — bezeichneten Rückwärtszähleingang ein Impuls gegeben wird. Die an den Ausgängen 19 und 20 des Vergleichers auftretenden L-Signale werden für das Löschen, d.h. das Rücksetzen der bistabilen Kippstufen 2 und 3 benötigt Im einzelnen ergeben sich dabei für die Arbeitsweise dieser bistabilen Kippstufen folgende Betriebzustände:
Die bistabile Kippstufe 2 wird immer dann, d.h. unabhängig vom Klämmerstand gesetzt, wenn ein Binär-O-Signal auftritt. Liegt z. B. die Gleichung vor
((α ν h) & c)
und wäre darin 6=0, dann wird beim Lesen von b die bistabile Kippstufe 2 gesetzt Gelöscht d. h. rückgesetzt wird die bistabile Kippstufe 2 dann, wenn auf der gleiche, oder einer tieferen Klammerebene eine ODER-Verknüpfungsbefehl folgt Die Ordnung der jeweils vorliegenden Klammernebene ist durch den jeweiligen Stand des Klammernzählers 17 gegeben. Wenn z. B. in der Gleichung
(a&b&c/d&e&f...)
eines der Binärsignale des erten Terms ein O-Signal ist dann wird dadurch die bistabile Kippstufe 2 gesetzt Mit dem nach dem Binärsignal c eingegebenen ODER-Verknüpfungsbefehl muß die bistabile Kippstufe 2 aber wieder gelöscht werden, da ja die nachfolgende UND-Bedingung erfüllt sein könnte und die bistabile Kippstufe 1 demzufolge setzen können muß. Als die bistabile Kippstufe 2 durch ein O-Signal und demzufolge ein Ausgangssignal des Gatters 15 gesetzt wurde, ist der Klammerzählerstand 17 in den Klammerspeicher 18 übertragen worden und demzufolge am Ausgang 20 des Vergleichers 16 ein L-Signal aufgetreten. Damit ist aber der Löscheingang der bistabilen Kippstufe 2 für einen Oder-Verknüpfungsbefehl freigegeben worde*. Bei diesem Beispiel ist also das Löschen der bistabilen Kippstufe 2 auf der gleichen Klammerebene erfolgt
Als Beispiel für ein Löschen der bistabilen Kippstufe auf einer tieferen Klarnnjcrnebene diene die Gleichung
({(o /b) &c)vd).
Wenn das Signal cein O-Signal ist, so wird die bistabile Kippstufe 2 durch das Ausgangssignal des Und-Gatters 15 während des Arbeitens auf der zweiten Klammernebene gesetzt, und der Kiammerspeicher 18 durcb Übertragung des Inhaltes des Klammernzählers 17 mit der Zahl 2 geladen. Damit würde sich für den bis zum Klammerzeichen hinter c ergebenden Gieichungsteil der Wert 0 ergeben. Da jedoch das nachfolgend einzugebende Binärsigi d ein L-Signal sein kann und demzufolge die bistabil Kippstufe 1 setzen können muß, muß die bistabile Kippstufe 2 auch durch einen auf einer tieferen Klammerebene gegebenen Oder-Verknüpfungsbefehl gelöscht werden können. Dies ist hier der Fall, weil der vor dem Binärsignal d tingegebene Oder-Verknüpfungsbefehl auf der Kiammernebene 1
(Zählerstand 1) des Klammernzählers auftritt, der Klammernspeicher 18 noch auf 2 steht und daher am Ausgang 19 des Vergleichers ein L-Signal erscheint, welches über das Oder-Gatter 22, das Und-Gatter 21 zur Lösung der bistabilen Kippstufe 2 vorbereitet
Die bistabile Kippstufe 3 wird immer dann gesetzt, wenn ein Oder-Verknüpfungsbefehl auftritt und das Ergebnis, d.h. das Ausgangssignal der bistabilen Kippstufe 1 bis dahin »L« War. Der Rest der Gleichung (st dann uninteressant und wird nicht mehr beachtet, sofern auf der gleichen oder auf einer höheren Klammernebene weitergearbeitet wird. Wird allerdings die Klammernebene gegenüber der, auf welcher die bistabile Kippstufe 3 gesetzt wurde, erniedrigt und folgt eine nichterfüllte UND-Bedingung, dann wird die bistabile Kippstufe 3 durch das Ausgangssigna] des UND-Gatters 23 gelöscht Auch hierzu mögen zwei Beispiele zur Veranschaulichung dienen. Betrachtet man zunächst die Gleichung
ia&b&cvd&e&f&lgvh)...)
dann wird, sofern die Bedingung
a&b &c
durch L-Signale erfüllt ist die bistabile Kippstufe 3 gesetzt uifc bleibt es bis zum Ende der Gleichung. Wird dagegen bei der Verkniff "g
Ua&b&cvd&e&f)&g)
nach Erfüllung der UND-Bedingung
a&b&c
und darauffolgender Eingabe eines ODER-Verknüpfungsbefehls die bistabile Kippstufe 3 gesetzt, so ist sie erst in dem Falle wieder löschbar, daß nach dem Auftreten einer schließenden Klammer, d.h. eines Zählimpulses am Rückwärtszähleingang des Klammerzählers 17. eine darauffolgende UND-Bedingung nicht erfüllt ist Hierzu wird durch das UND-Gatter 23, welches eingangssseitig vom Ausgang 19 des Vergleichers, von einem mit & bezeichneten UND-Verknüpfungsbefehl, dem Eingabetakt T und vom negierten Leseleitungssignal beaufschlagt wird, die bistabile Kippstufe 3 gelöscht Diese Löschung kann also nur erfolgen nach einer Erniedrigung der Ordnung der Klammemebene seit dem letztmaligen Setzen der bistabilen Kippstijfen 2 oder 3, was durch ein L-Signal am Ausgang 19 lies Vergfeichers angezeigt wird. Die durch die bistabile Kippstufe 3 bewirkte Ergebnisspeicherung wird dadurch aufgehoben.
Die in Fig.2 dargestellte Anordnung gestattet also die VerarbeituBg beliebig gestalteter Boolescher Gleichungen, wobei diese ohne besoiidaes ?rogrammmierungsaufwand in der Reihenfolge ihrer üblichen Notation eingebbar sind.
Hierzu 1 Blatt Zeichnungen

Claims (1)

23 21 20·. Patentansprüche:
1. Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen, die ein Signal abgibt, wenn in den der Schaltungsanordnung zugeführten Gleichungs-Ausdrücken wenigstens ein zwischen zwei ODER-Befehlen stehender oder der einem ODER-Befehl folgende letzte Ausdruck einer Gleichung durch seriell eingegebene Binär-L-Signale repräsentiert wird, wobei
DE2321200A 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen Expired DE2321200C3 (de)

Priority Applications (19)

Application Number Priority Date Filing Date Title
DE2321200A DE2321200C3 (de) 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen
NO741058A NO140248C (no) 1973-04-26 1974-03-25 Innretning til gjennomfoerelse av booleske sammenknytninger
NL7404482A NL7404482A (de) 1973-04-26 1974-04-02
AU67493/74A AU485668B2 (en) 1973-04-26 1974-04-03 A logic circuit for solving boolean function in binary signals
ZA00742154A ZA742154B (en) 1973-04-26 1974-04-04 Logic circuits for processing binary signals to solve boolean functions
IN762/CAL/74A IN138676B (de) 1973-04-26 1974-04-04
AT300774A AT337482B (de) 1973-04-26 1974-04-10 Einrichtung zur durchfuhrung boolescher verknupfungen
GB1715374A GB1466466A (en) 1973-04-26 1974-04-18 Logic circuits for solving boolean functions
SE7405305A SE387023B (sv) 1973-04-26 1974-04-19 Anordning fr att bilda boolska logiska sammankopplingar mellan binera signaler
FR7413895A FR2227576B1 (de) 1973-04-26 1974-04-22
CH557774A CH577710A5 (de) 1973-04-26 1974-04-23
DK223674A DK136999C (da) 1973-04-26 1974-04-24 Indretning til udfoerelse af boolske sammenknytninger
BR3323/74A BR7403323D0 (pt) 1973-04-26 1974-04-24 Dispositivo para a execucao de associacoes de boole
IT21847/74A IT1010049B (it) 1973-04-26 1974-04-24 Dispositivo per attuare concatena zioni booleane
US464241A US3902050A (en) 1973-04-26 1974-04-25 Serial programmable combinational switching function generator
AR253472A AR209272A1 (es) 1973-04-26 1974-04-25 Disposicion de circuito para realizar operaciones de boole entre senales binarias
CA198,107A CA1017418A (en) 1973-04-26 1974-04-25 Device for performing logic operations
BE143654A BE814234A (fr) 1973-04-26 1974-04-26 Dispositif de realisation de combinaisons booleennes
JP4742174A JPS5653776B2 (de) 1973-04-26 1974-04-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2321200A DE2321200C3 (de) 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen

Publications (3)

Publication Number Publication Date
DE2321200A1 DE2321200A1 (de) 1974-11-07
DE2321200B2 DE2321200B2 (de) 1979-11-15
DE2321200C3 true DE2321200C3 (de) 1984-01-26

Family

ID=5879356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2321200A Expired DE2321200C3 (de) 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen

Country Status (18)

Country Link
US (1) US3902050A (de)
JP (1) JPS5653776B2 (de)
AR (1) AR209272A1 (de)
AT (1) AT337482B (de)
BE (1) BE814234A (de)
BR (1) BR7403323D0 (de)
CA (1) CA1017418A (de)
CH (1) CH577710A5 (de)
DE (1) DE2321200C3 (de)
DK (1) DK136999C (de)
FR (1) FR2227576B1 (de)
GB (1) GB1466466A (de)
IN (1) IN138676B (de)
IT (1) IT1010049B (de)
NL (1) NL7404482A (de)
NO (1) NO140248C (de)
SE (1) SE387023B (de)
ZA (1) ZA742154B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120043A (en) * 1976-04-30 1978-10-10 Burroughs Corporation Method and apparatus for multi-function, stored logic Boolean function generation
GB1577766A (en) * 1977-05-06 1980-10-29 Rolls Royce Electrolytic machining
US4306286A (en) * 1979-06-29 1981-12-15 International Business Machines Corporation Logic simulation machine
US4431928A (en) * 1981-06-22 1984-02-14 Hewlett-Packard Company Symmetrical programmable logic array
US4656580A (en) * 1982-06-11 1987-04-07 International Business Machines Corporation Logic simulation machine
US4697241A (en) * 1985-03-01 1987-09-29 Simulog, Inc. Hardware logic simulator
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5805859A (en) * 1995-06-07 1998-09-08 Synopsys, Inc. Digital simulator circuit modifier, network, and method
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510679A (en) * 1966-10-26 1970-05-05 Gen Electric High speed memory and multiple level logic network
US3579119A (en) * 1968-04-29 1971-05-18 Univ Northwestern Universal logic circuitry having modules with minimum input-output connections and minimum logic gates
US3619583A (en) * 1968-10-11 1971-11-09 Bell Telephone Labor Inc Multiple function programmable arrays
US3593317A (en) * 1969-12-30 1971-07-13 Ibm Partitioning logic operations in a generalized matrix system
US3720820A (en) * 1971-03-18 1973-03-13 Tektranex Inc Calculator with a hierarchy control system
US3731073A (en) * 1972-04-05 1973-05-01 Bell Telephone Labor Inc Programmable switching array
US3816725A (en) * 1972-04-28 1974-06-11 Gen Electric Multiple level associative logic circuits

Also Published As

Publication number Publication date
JPS5015451A (de) 1975-02-18
DE2321200A1 (de) 1974-11-07
GB1466466A (en) 1977-03-09
AU6749374A (en) 1975-10-09
NO140248B (no) 1979-04-17
DE2321200B2 (de) 1979-11-15
JPS5653776B2 (de) 1981-12-21
DK136999C (da) 1978-05-29
ZA742154B (en) 1975-03-26
AT337482B (de) 1977-07-11
CH577710A5 (de) 1976-07-15
IN138676B (de) 1976-03-13
DK136999B (da) 1977-12-27
BR7403323D0 (pt) 1974-11-19
CA1017418A (en) 1977-09-13
NO741058L (no) 1974-10-29
FR2227576A1 (de) 1974-11-22
US3902050A (en) 1975-08-26
ATA300774A (de) 1976-10-15
FR2227576B1 (de) 1977-10-21
NO140248C (no) 1979-07-25
NL7404482A (de) 1974-10-29
SE387023B (sv) 1976-08-23
IT1010049B (it) 1977-01-10
AR209272A1 (es) 1977-04-15
BE814234A (fr) 1974-10-28

Similar Documents

Publication Publication Date Title
DE1814940C3 (de) Lernende Klassifizierungsschaltung
DE2321200C3 (de) Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen
DE2933474C2 (de)
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE1524151C2 (de) Schaltungsanordnung zur Verbindung des Speicherwerkes einer Zentralen Datenverarbeitungsanlage mit asynchronarbeitenden angeschlossenen Dateneinheiten
DE3501194C2 (de) Verfahren und Vorrichtung zum Datenaustausch zwischen Mikroprozessoren
DE1424747B2 (de) Erweiterbare digitale datenverarbeitungsanlage
DE1524181B2 (de) Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage
DE2100443C3 (de) Einrichtung zum Prüfen einer logischen Funktionsschaltung in einer Adapter-Steuereinheit einer Datenverarbeitungsanlage
DE1474351B2 (de) Datenspeicher
DE2633155A1 (de) Einrichtung zur erzeugung zeitdefinierter steuersignale
DE2610428A1 (de) Anordnung zur steuerung der zwischenspeicherung von zwischen zwei funktionseinheiten zu uebertragenden daten in einem pufferspeicher
DE1222289B (de) Datenverarbeitungseinrichtung
DE2732392C3 (de) Schaltungsanordnung zur zeitabhängigen Überwachung des Zustandes von Leitungen
DE2216533C3 (de) Anordnung zur Steuerung der Durchführung mehrerer Aufgaben in einer DTENVERARBEITUNGSANLAGE
DD280085A1 (de) Kapazitive doppelbogenkontrolleinrichtung
EP0006488B1 (de) Verfahren zum Ausführen eines Adressen-Sprungbefehles bei einer speicherprogrammierten Folgesteuerung für Arbeitsmaschinen, insbesondere für Industrienähmaschinen, und Folgesteuerungs-Schaltanordnung zum Ausüben des Verfahrens
DE2949806C2 (de) Digitales Ausfiltern von Störimpulsen
DE2915708C2 (de) Personenrufempfänger
DE1195972B (de) Anordnung zum Durchfuehren einer Verzweigung bei einer programmgesteuerten Rechenmaschine
DE2007401C (de) Pufferspeicher zum Verzogern der Adressierung bei einer programmgesteuer ten Fernmeldeanlage
DE3204787A1 (de) Schaltungsanordnung zum anzeigen der betaetigung einer vielzahl einzeln betaetigbarer schalter einer funktionswaehltastur
DE1946337C (de) Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten
DE2041149A1 (de) Vorrangschaltung
DE1905659A1 (de) Verfahren und Schaltungsanordnung zum UEberwachen von Verbindungen in speicherprogrammierten Fernmeldevermittlungs-anlagen fuer binaere,codierte Nachrichten

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: SCHMIDT, RUDOLF, DIPL.-ING., 8520 ERLANGEN, DE MEIER, WERNER, 8521 BUBENREUTH, DE WIETZIG, RAINER, 8500 NUERNBERG, DE SCHUETZ, HARTMUT, DIPL.-ING., 8551 ROETTENBACH, DE

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee