DE2321200A1 - Einrichtung zur durchfuehrung boolescher verknuepfungen - Google Patents

Einrichtung zur durchfuehrung boolescher verknuepfungen

Info

Publication number
DE2321200A1
DE2321200A1 DE2321200A DE2321200A DE2321200A1 DE 2321200 A1 DE2321200 A1 DE 2321200A1 DE 2321200 A DE2321200 A DE 2321200A DE 2321200 A DE2321200 A DE 2321200A DE 2321200 A1 DE2321200 A1 DE 2321200A1
Authority
DE
Germany
Prior art keywords
flop
bistable
input
signal
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2321200A
Other languages
English (en)
Other versions
DE2321200B2 (de
DE2321200C3 (de
Inventor
Werner Meier
Rudolf Dipl Ing Schmidt
Hartmut Dipl Ing Schuetz
Rainer Wietzig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2321200A priority Critical patent/DE2321200C3/de
Priority to NO741058A priority patent/NO140248C/no
Priority to NL7404482A priority patent/NL7404482A/xx
Priority to AU67493/74A priority patent/AU485668B2/en
Priority to ZA00742154A priority patent/ZA742154B/xx
Priority to IN762/CAL/74A priority patent/IN138676B/en
Priority to AT300774A priority patent/AT337482B/de
Priority to GB1715374A priority patent/GB1466466A/en
Priority to SE7405305A priority patent/SE387023B/xx
Priority to FR7413895A priority patent/FR2227576B1/fr
Priority to CH557774A priority patent/CH577710A5/xx
Priority to BR3323/74A priority patent/BR7403323D0/pt
Priority to DK223674A priority patent/DK136999C/da
Priority to IT21847/74A priority patent/IT1010049B/it
Priority to CA198,107A priority patent/CA1017418A/en
Priority to US464241A priority patent/US3902050A/en
Priority to AR253472A priority patent/AR209272A1/es
Priority to JP4742174A priority patent/JPS5653776B2/ja
Priority to BE143654A priority patent/BE814234A/xx
Publication of DE2321200A1 publication Critical patent/DE2321200A1/de
Publication of DE2321200B2 publication Critical patent/DE2321200B2/de
Application granted granted Critical
Publication of DE2321200C3 publication Critical patent/DE2321200C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Description

SIEMENS AKTIENGESELLSCHAFT Erlangen, den 23 '/■ J5 ^erlin und München Werner-von-Siemens-Str.50
Unser Zeichen: YPA 73/3094 Hak/Or
Einrichtung zur Durchführung boolescher Verknüpfungen
Die vorliegende Erfindung betrifft eine Einrichtung zur Durchführung boolescher Verknüpfungen zwischen Binärsignalen. Derartige Logikwerke werden z.B. bei Industriesteuerungen für die Ausgabe von Steuerbefehlen benötigt, welche als Voraussetzung die Erfüllung einer ^nzähl von Bedingungen haben.
Ein prinzipieller Weg zur Schaffung einer derartigen Einrichtung bestünde darin, für jede erforderliche Verknüpfung eine Gatterschaltung bereitzustellen, sei es in fest verdrahteter Form oder durch Eingabe eines entsprechenden Programmes in eine programmierbare Rechenmaschine und dann die miteinander zu verknüpfenden Signale gleichzeitig zu verarbeiten. Sowohl bei dieser skizzierten software- als auch
der hardwaremäßigen Lösung ' , -- steigt naturgemäß
der Aufwand an Gatterschaltungen entsprechend der Anzahl der zu verarbeitenden Signale.
Aufgabe der vorliegenden Erfindung ist es, mit einer definierten, minimalen Anzahl von Bauelementen eine beliebig große Anzahl von logischen Verknüpfungen durchzuführen. Gelöst wird diese Aufgabe erfindungsgemäße durch eine erste, von den einzelnen seriell zusammen mit den Verknüpfungsbefehlen eingegebenen Binärsignalen setz- und löschbare bistabile Kippstufe, eine zweite, von einem Binär-Null-Signal setzbare und in ihrem gesetzten Zustand den Setzeingang der ersten bistabilen. Kippstufe sperrende zweite bistabile Kippstufe, die durch einen Oder-Verknüpfungsbefehl löschbar;ist, welcher außerdem bei gesetzter erster bistabiler Kippstufe das Setzen einer dritten bistabilen Kippstufe bewirkt, wobei die den Setzeingängen zugeordneten Ausgange der ersten und der dritten bistabilen Kippstufe über ein Oderglied mit einer Ausgangsklemme verbunden sind. Grundgedanke der Er-
409845/0597 _ 2 _
VPA 73/5094
findung ist es also,sowohl die miteinander zu verknüpfenden Binärsignale als auch die zugehörigen Verknüpfungsbefehle seriell einzulesen und nacheinander abzuarbeiten, wobei für sämtliche durchgeführten Verknüpfungen ein und dieselbe Schaltungsanordnung verwendet wird. Mit einem derartigen Logikwerk können also kleine leistungsfähige und frei programmierbare Steuerungsgeräte ermöglicht werden.
Enthält die zu realisierende boolesche Gleichung nicht nur einfache und- bzw. Oderverknüpfungen, sondern auch mit Vorrang zu behandelnde Klammeraus drücke, dann kann dies in besonders einfacher Weise gemäß einem weiteren Merkmal der Erfindung dadurch bewerkstelligt werden, daß für jede öffnende Klammer dem Vorwärtszähleingang und für jede schließende Klammer dem Rückwärtszähleingang eines bidirektionalen Zählers ein Zählimpuls zugeführt ist und der jeweilige Stand dieses Zählers nach jedem Setzsignal für die zweite oder die dritte bistabile Kippstufe in einen Speicher übernommen wird, daß weiterhin ein Vergleicher für den Inhalt dieses Speichers mit dem jeweiligen Zählerstand vorgesehen ist und bei gleichem oder kleineren Zählerstand der Löscheingang der zweiten bistabilen Kippstufe freigegeben wird, während nur bei kleinerem Zählerstand der Löscheingang der dritten bistabilen Kippstufe bei Vorliegen"eines Und-Verknüpfungsbefehla und eines Binär-Null-Signals beaufschlagbar ist.
Zur Vermeidung von Störungen
erweist es sich nach einem weiteren Merkmal der Erfindung als zweckmäßig,, wenn die Eingabe der Binärsignale taktgesteuert erfolgt und zwischen zwei Eingabetakten jeweils ein zusätzlicher Taktimpuls vorgesehen ist, mit dem der Setzeingang der dritten bistabilen Kippstufe beim Auftreten eines Oder-Verknüpfungsbefehls und bei gesttzter erster bistabiler Kippstufe angesteuert ist. Die Erfindung soll nachstehend anhand der Figuren näher veranschaulicht werden.
- 3 409845/0597
VPA 73/3094 — 3 —
Der Kern des in Pig. 1 dargestellten Logikwerkes "besteht aus drei Ein-Bit-Speichern in Form der "bistabilen Kippstufen 1, 2 und 3. Die "bistabile Kippstufe 1 wird von den auf einer Leseleitung LL erscheinenden Binärsignalen zum Zeitpunkt des Auftretens eines Eingabetaktes T so angesteuert, daß beim Auftreten eines L-Signals das Ausgangs signal eines Und-G-atters 4 ein Setzen der bistabilen Kippstufe 1 und ein . O-Signal auf der Leseleitung LL ein L-Signal am Ausgang eines Und-Gatters 5 hervorruft, welches ein Löschen (Zurücksetzen) der bistabilen Kippstufe 1 bewirkt. Der Ausgang des Und-Gatters ist weiterhin noch mit dem Eingang einer zweiten bistabilen Kippstufe 2 verbunden, deren zugeordneter Ausgang auf einen negierten Eingang des Und-Gatters 4 geführt ist. Der Löscheingang der zweiten bistabilen Kippstufe 2 ist mit dem Ausgang einer Torschaltung 6 verbunden, welche bei Auftreten eines einem Oder-Verknüpfungsbefehl entsprechenden Signals ν eine dem binären L-Signal entsprechende Spannung U-r durchschaltet. Der Ausgang der Torschaltung 6 ist weiterhin noch mit einem Eingang eines Und-Gatters 7 verbunden, dessen zweiter Eingang mit dem dem Setzeingang der ersten bistabilen Kippstufe 1 zugeordneten Ausgang verbunden ist uin deren Ausgangs signal ^den Setzeingang einer dritten bistabilen Kippstufe 3 beaufschlagt. Die Ausgänge der ersten bistabilen Kippstufe 1 und der dritten bistabilen Kippstufe 3 sind über ein Oder-Gatter 8 auf eine Ausgangsklemme 9 geführt.
Der Eingang des Logikwerkes besteht aus mit a - η bezeichneten Eingangsleitungen, an denen die miteinander zu verknüpfenden Binärsignale anstehen, sowie aus sogenannten Adresseneingängen La bis Ln. Wird einer dieser Adresseneingänge aktiviert, d.h. mit einem L-Signal belegt, dann wird die Information der ihm zugeordneten Eingangsleitung (a - n) über eines der Und-Gatter 10 bis 13 auf die Leseleitung LL gegeben und mittels des Eingabetaktes T in die bistabile Kippstufe 1 eingelesen. Jeder Ausgang der Und-Gatter 10 bis 13 ist somit als adressierbarer Binäreingang des logikwerkes aufzufassen, der jeweils
- 4 -409845/0597
VPA 73/3094
über eine-ihm zugeordnete Entkopplungsdiode/mit der Leseleitung LL verbunden ist.
Die grundsätzliche Wirkungsweise der in Fig. 1 dargestellten Anordnung ist folgende: Die an den Eingängen a bis η anstehenden Binärsignale werden nacheinander nach Maßgabe des Eingabetaktes eingelesen und bis zum Auftreten eines einem Oder-Verknüpfungsbefehl entsprechenden L-Signales am Eingang ν miteinander gemäß einer Und-Bedingung verknüpft. Sind alle nacheinander eingelesenen Signale einer derartigen Gruppe L-Signale, dann wird das erste dieser L-Signale über das Und-Gatter 4 die erste bistabile Kippstufe 1 in einen derartigen Zustand versetzen, daß an ihrem mit dem Oder-Gatter 8 verbundenen Ausgang ebenfalls ein L-Signal erseheint. Die nachfolgend eintreffenden L-Signale ändern an diesem Zustand nichts. Das erste innerhalb dieser Gruppe auftretende O-Signal wird jedoch über das TJnd-Gatter 5 ein Löschen der ersten bistabilen Kippstufe 1, d.h. ein O-Signal an ihrem mit .dem Oder-Gatter 8 verbundenen Ausgang und gleichzeitig ein Setzen der bistabilen Kippstufe 2 bewirken. Durch das Setzen der bistabilen Kippstufe 2 wird einerseits der gelöschte Zustand der bistabilen Kippstufe 1 aufrechterhalten und zweitens das Und-Gatter 4 für nachfolgende L-Signale auf der Leseleitung LL gesperrt, so daß diese ein erneutes Setzen der bistabilen Kippstufe 1 nicht mehr bewirken können. Damit ist die Bedingung realisiert, daß bereits ein einziges O-Signal innerhalb einer Gruppe von miteinander in einer Und-Bedingung zu verknüpfenden EingangsSignalen genügt, um als Ergebnis ein O-Signal als Kriterium für die Nichterfüllung der Und-Bedingung zu erzwingen.
Beim Auftreten eines einem Oder-Verknüpfungsbefehl entsprechenden, ein Schließen der Torschaltung 6 bewirkenden L-Signals am mit ν bezei ohneten Eingang ergeben sich nun für den weiteren Ablauf zwei Möglichkeiten, je nach dem in
- 5 409845/0597
VPA 73/3094 - 5 -
welchem Zustand sich die bistabile Kippstufe 1 bei Auftreten dieses Signals befunden hatte. Weist ihr mit dem Oder-Gatter verbundener Ausgang ein L-Signal als Zeichen für eine bis dahin erfüllte Und-Bedingung auf, dann wird vom Ausgangssignal des Und-Gatters 7 die dritte bistabile Kippstufe 3 gesetzt und wird für den Rest der Operation an der Ausgangsklemme 9 ein L-Signal bewirken, ganz analog der Tatsache, daß innerhalb einer Oder-Verknüpfung bereits ein L-Signal genügt, um als Ergebnis ein L-Signal hervorzurufen. Befand sich jedoch die bistabile Kippstufe 1 beim Auftreten eines Oder-Verknüpfungsbefehls am Eingang ν in dem Zustand, bei welchem ihre mit dem Oder-Gatter 8 verbundener Ausgang ein O-Signal zum Zeichen einer bis dahin nicht erfüllten Und-Bedingung aufwies, dann wird beim Auftreten des Oder-Verknüpfungsbefehls die bistabile Kippstufe 3 nicht gesetzt, jedoch durch Löschen der bistabilen Kippstufe 2 tlie Sperrung-des Und-Gatters 4 aufgehoben, so daß darauffolgende, auf der Leseleitung LL erscheinende L-Signale wiederum auf den Setzeingang der bistabilen Kippstufe 1 gelangen können.
Mit der in Fig. 1 dargestellten Ausführung können also boolesche Gleichungen der Form
avb&cvd&e&f&gvh&n
gelöst werden, wobei die Zahl der miteinander zu verknüpfenden Gruppen als auch der Einzelglieder dieser Gruppen beliebig groß sein kann.
Pig. 2 zeigt eine bezüglich der Anordnung nach Fig. 1 erweiterte Variante des erfindungsgemäßen Logikwerks, mit welcher auch boolesche Gleichungen, welche Klammerausdrücke, also mit Vorrang zu behandelnde Verknüpfungsoperationen enthalten, gelöst werden kann. Im Kern enthält die in Fig. 2 dargestellte Einrichtung dieselben Elemente wie die bisher beschriebene Anordnung; für die entsprechenden Elemente sind die Bezugszeichen beibehalten worden. Die Wirkungsweise der in Fig. 2 dargestellten Anordnung ergibt sich wie folgt: Führt die Leseleitung LL zur Zeit der Abfrage, d.h. bei Auftreten des Taktimpulses T ein L-Signal, so wird die bi-
4098 4 5/0597 - 6" -
TPJL 73/2321 2OÖ - 6■-■■■■
stabile Kippstufe 1 vom Ausgangs signal des Ünd-Gatters 4 gese'tzt-, sofern die bistabile Kippstufe 2 zuvor nicht gesetzt worden ist. Weitere über die Leseleitung IL eingelesenen L-Signale ändern an dem Zustand der bistabilen Kippstufe 1 nichts mehr. Erst wenn ein. O-Signal auf der Leseleitung LL erscheint, wird über das Gatter 15 die bistabile Kippstufe gesetzt, wodurch analog wie bei der Anordnung nach Fig. 1, die bistabile Kippstufe 1 zurückgesetzt.und das Und-Gatter gesperrt wird. Wird zunächst der Einfluß eines mit 16 bezeichneten Vergleichers vernachlässigt, so wird die bistabile Kippstufe 2 dur.ch einen irgendwann eingegebenen Oder-Verknüpfungsbefehl am mit ν bezeichneten Eingang wieder gelöscht, womit das Logikwerk für den nachfolgenden Gleichungsteil wieder "jungfräulich" zur Verfügung steht.
War die bistabile Kippstufe zum Zeitpunkt des Auftretens eines Oder-Verknüpfungsbefehls in einem derartigen Zustand, daß ihre mit dem Oder-Gatter 8 verbundene Ausgangsleitung ein L-Signal aufwies, so wird dieser Zustand mit einem Übergabetakt T , welcher zeitlich vor dem Taktimpuls T liegt, über das Und-Gatter 7 an die bistabile Kippstufe 3 weitergegeben, so daß auch ihr mit dem Oder-Gatter 8 verbundener Ausgang ein L-Signal aufweist. Alle nachfolgenden Operationen können an diesem Zustand nichts mehr ändern, sofern keine Klammern auftreten.
Für die Verarbeitung von Klammeroperationen ist nun ein mit bezeichneter Klammernzähler vorgesehen, dessen jeweiliger Zählerstand auf jedes an den Ausgängen der Und-Gatter 15 und 7 auftretenden L-Signal hin in einem mit 18 bezeichneten Klammerspeicher übertragen wird. Hierzu ist ein mit den Ausgängen der Und-Gatter 15 und 7 verbundenes Oder-Gatter 24 vorgesehen, dessen Ausgang den entsprechenden Übernahmebefehl für den Klammerspeicher abgibt. Der Inhalt des Klammerspeichers 18 und der Zählerstand des Klammerazählers 17 werden fortlaufend in dem Vergleicher 16 miteinander verglichen, wobei am Ausgang 19 des Vergleichers dann ein L-Signal erscheint, wenn; der Zählerstand des Klammernzählers 17
409845/0597 ORIGINAL MSPECTED
VPA 73/3094
— 7 —
kleiner ist als der Inhalt des Klammerspeiehers 18 und am Ausgang 20 des ¥ergleichers ein L-Signal wenn der Zählerstand des Klammernzählers 17 mit dem Inhalt des Klammerspeichere übereinstimmt. Der Klammerzähler 17 wird mit öffnenden Klammern aufwärts- und mit schließenden Klammern abwärts gezählt, indem für jede öffnende Klammer auf seinenmit .+- bezeichneten Vorwärts-Zähleingang und für jede schließende Klammer auf seineimit .'- bezeichneten RödafärteÄlileliyf ein Impuls gegeben wird. Die an den Ausgängen 19 und 20 des Vergleichers auftretenden L-Signale werden für das Löschen, d.h. das Rücksetzen der bistabilen Kippstufen 2 und 3 benötigt. Im einzelnen ergeben sich dabei für die Arbeitsweise dieser bistabilen Kippstufen folgende Betriebszustände:
2
Die bistabile Kippstufe/wird immer dann, d.h. unabhängig vom Klammernstand gesetzt, wenn eine Bedingung der Gleichung nicht erfüllt ist. Liegt z.B. die Gleichung vor
(( a ν b) & c)
und wäre darin b = o, dann wird beim Lesen von b die bistabile Kippstufe 2 gesetzt. Gelöscht, d.h. rückgesetzt wird die bistabile Kippstufe 2 dann, wenn auf der gleichen, oder einer tieferen Klammerebene ein Oder-Verknüpfungsbefehl folgt. Die Ordnung der jeweils vorliegenden Klammernebene ist durch den jeweiligen Stand des Klammernzählers 17 gegeben. Wenn z.B. in der Gleichung
(a & b & c ν d & e & f ....)
eines der Binärsignale des ersten Terms ein 0-Signal ist, dann wird dadurch die bistabile Kippstufe 2 gesetzt. Mit dem nach dem Binärsignal c eingegebenen Oder-Verknüpfungsbefehl muß die bistabile Kippstufe 2 aber wieder gelöscht werden, da ja die nachfolgende Und-Bedingung erfüllt sein könnte und die bistabile Kippstufe 1 demzufolge setzen können muß. Als die bistabile Kippstufe 2 durch ein Ausgangssignal des Gattiss 15 gesetzt wurde, ist der Klammerzählerstand in den Kläauner-
_ 8 409845/059 7
VPA 73/3094
■V - 8 - . ■■■.,■■
speicher 18 übertragen worden-und demzufolge am Ausgang 20 des Vergleichers 16 ein L-Signal aufgetreten. Damit ist aber der Löscheingang der bistabilen Kippstufe 2 für einen Oder-Verknüpfungsbefehl freigegeben worden. Bei diesem Beispiel ist also das Löschen der bistabilen Kippstufe 2 auf der gleichen Klammerebene erfolgt.
Als Beispiel für ein Löschen der bistabilen Kippstufe auf einer tieferen Klammernebene diene die Gleichung (((a ν b) & c) ν d).
Wenn das Signal c ein 0-Signal ist, so wird die bistabile Kippstufe 2 durch das Aus gangs signal des Und-Gatters 15 während des Arbeitens auf der zweiten Klammernebene gesetzt, und der Klammerspeicher 18 durch Übertragung des Inhaltes.des Klammern-Zählers 17 mit der Zahl 2 geladen. Damit würde sich für den bis zum Klammerζeichen hinter c ergebenen Gleichungsteil der Wert ergeben. Da jedoch aber das nachfolgend einzugebende Binärsignal d ein L-Signal sein kann und·-demzufolge die bistabile Kippstufe 1 setzen können muß, muß die bistabile Kippstufe auch durch einen auf einer tieferen Klammernebene gegebenen Oder-Verknüpfungsbefehl gelöscht werden können. Dies ist hier der fall, weil der vor dem Binär signal d eingegebene Oder-Verknüpfungsbefehl auf der Klammernebene 1 (Zählerstand 1) des Klammernzählers) auftritt, der Klammernspeicher 18 noch auf 2 steht und daher am Ausgang 19 des Vergleichers ein L-Signal erscheint, welches über das Oder-Gatter 22, das Und-Gatter 21 zur Löschung der bistabilen Kippstufe 2 vorbereitet.
Die bistabile Kippstufe 3 wird immer dann gesetzt, wenn ein Oder-Verknüpfungsbefehl auftritt und das Ergebnis, d.h. das Ausgangssignal der bistabilen Kippstufe 1 bis dahin "L" war. Der Rest der Gleichung ist dann uninteressant und wird nicht mehr beachtet, sofern auf der gleichen oder auf einer höheren
AO9845/0 597
VPA 73/3094 - 9 -
Klammernebene weitergearbeitet wird. Wird allerdings die Klammernebene gegenüber der, auf welcher die bistabile Kippstufe 3 gesetzt wurde, erniedrigt und folgt eine nichterfüllte Und-Bedingung, dann wird die bistabile Kippstufe 3 durch, das Ausgangs signal des Und-Gafcters 23 gelöscht. Auch hierzu mögen zwei Beispiele zur Veranschaulichtung dienen. Betrachtet man zunächst die Gleichung
(a&b&cvd&e& f&(g ν h).....)
dann wird, sofern die Bedingung
a & b & c
erfüllt ist die bistabile Kippstufe 3 gesetzt und bleibt es bis zum Ende der Gleichung. Wird dagegen bei der Verknüpfung ((a &b&cvd&e&f) &g)
nach Erfüllung der Und-Bedingung a & b & c und darauffolgender Eingabe eines Oder-Verknüpfungsbefehls die bistabile Kippstufe gesetzt, so ist sie erst in dem Falle wieder löschbar, daß nach dem Auftreten einer schließenden Klammer, d.h. eines Zählimpulses am Rückwärtszähleingang des Klammerzählers 17, eine darauffolgende Und-Bedingung nicht erfüllt ist. Hierzu wird durch das Und-Gatter 23, welches eingangsseitig vom Ausgang 19 des Vergleichers, von einem mit & bezeichneten Und-Verknüpfungsbefehl, dem Eingabetakt T und vom negierten Leaeleitungssignal beaufschlagt wird, die bistabile Kippstufe 3 gelöscht. !Diese Löschung kann also nur erfolgen nach einer Erniedrigung der Ordnung der Klammernebene seit dem letztmaligen Setzen der bistabilen Kippstufen 2 oder 3, was durch ein L-Signal am Ausgang 19 des Vergleichers angezeigt wird. Die durch die bistabile Kippstufe 3 bewirkte Ergebnisspeicherung wird dadurch aufgehoben.
Die in Fig. 2 dargestellte Anordnung gestattet also die Verarbeitung beliebig gestalteter boolescher Gleichungen, wobei diese ohne besonderen Programmierungaaufwand in der Reihenfolge ihrer üblichen Notation eingebbar sind.
3 Patentansprüche
2 Figuren
409845/0597 - 10 -

Claims (3)

  1. Patentansprüche
    Q\J. Einrichtung zur Durchführung boolescher Verknüpfungen zwischen BinärSignalen, insbesondere für die Ausgabe von Steuerbefehlen, gekennzeichnet durch eine erste, von den einzelnen seriell zusammen mit den Verknüpfungsbefehlen eingegebenen Binärsignalen setz- und löschbare bistabile Kippstufe (1), eine zweite,.von einem Binär-Null-Signal setzbare und, in ihrem gesetzten Zustand den Setzeingang der ersten bistabilen Kippstufe sperrende zweite bistabile Kippstufe (2), die durch einen Oder-Verknüpfungsbefehl löschbar ist, welcher außerdem bei gesetzter erster bistabiler Kippstufe das Setzen einer dritten bistabilen Kippstufe (3) bewirkt, wobei die den Setzeingängen zugeordneten Ausgänge der ersten und der dritten bistabilen Kippstufe über ein Oder-Glied (8) mit einer Ausgangsklemme (9) verbunden sind.
  2. 2. Einrichtung nach Anspruch 1 zur zusätzlichen Verarbeitung von Klammerausdrücken, dadurch gekennzeichnet, daß für jede öffnende Klammer dem Vorwärts zähl eingang und für jede schließende Klammer dem Rückwärtszähleingang eines bidirektionalen Zählers (17) ein Zählimpuls zugeführt ist und der jeweilige Stand dieses Zählers nach jedem Setzsignal für die zweite oder die dritte bistabile Kippstufe in einen Speicher (18) übernommen wird, daß weiterhin ein Vergleicher (16) für den Inhalt dieses Speichers mit dem jeweiligen Zählerstand vorgesehen ist und bei gleichem oder kleineren Zählerstand der Löscheingang der zweiten bistabilen Kippstufe (2) freigegeben wird, während nur bei kleinerem Zählerstand der Löscheingang der dritten bistabilen Kippstufe (3) bei Vorliegen eines Und-Verknüpfungsbefehls und eines Binär-Null-Signals beaufschlagbar ist.
  3. 3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Eingabe der Binärsignale taktgesteuert erfolgt und zwischen zwei Eingabetakten (T) jeweils ein zusätzlicher Taktimpuls (TQ) vorgesehen ist, mit dem der Setz#ingang der dritten bistabilen Kippstufe (3) beim Auftreten eines Oder-Verknüpfungsbefehls und bei gesetzter erster bietabiler Kippstufe (1) an&ieuertoar ist.
    409845/0597
DE2321200A 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen Expired DE2321200C3 (de)

Priority Applications (19)

Application Number Priority Date Filing Date Title
DE2321200A DE2321200C3 (de) 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen
NO741058A NO140248C (no) 1973-04-26 1974-03-25 Innretning til gjennomfoerelse av booleske sammenknytninger
NL7404482A NL7404482A (de) 1973-04-26 1974-04-02
AU67493/74A AU485668B2 (en) 1973-04-26 1974-04-03 A logic circuit for solving boolean function in binary signals
ZA00742154A ZA742154B (en) 1973-04-26 1974-04-04 Logic circuits for processing binary signals to solve boolean functions
IN762/CAL/74A IN138676B (de) 1973-04-26 1974-04-04
AT300774A AT337482B (de) 1973-04-26 1974-04-10 Einrichtung zur durchfuhrung boolescher verknupfungen
GB1715374A GB1466466A (en) 1973-04-26 1974-04-18 Logic circuits for solving boolean functions
SE7405305A SE387023B (sv) 1973-04-26 1974-04-19 Anordning fr att bilda boolska logiska sammankopplingar mellan binera signaler
FR7413895A FR2227576B1 (de) 1973-04-26 1974-04-22
CH557774A CH577710A5 (de) 1973-04-26 1974-04-23
DK223674A DK136999C (da) 1973-04-26 1974-04-24 Indretning til udfoerelse af boolske sammenknytninger
IT21847/74A IT1010049B (it) 1973-04-26 1974-04-24 Dispositivo per attuare concatena zioni booleane
BR3323/74A BR7403323D0 (pt) 1973-04-26 1974-04-24 Dispositivo para a execucao de associacoes de boole
US464241A US3902050A (en) 1973-04-26 1974-04-25 Serial programmable combinational switching function generator
AR253472A AR209272A1 (es) 1973-04-26 1974-04-25 Disposicion de circuito para realizar operaciones de boole entre senales binarias
CA198,107A CA1017418A (en) 1973-04-26 1974-04-25 Device for performing logic operations
JP4742174A JPS5653776B2 (de) 1973-04-26 1974-04-26
BE143654A BE814234A (fr) 1973-04-26 1974-04-26 Dispositif de realisation de combinaisons booleennes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2321200A DE2321200C3 (de) 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen

Publications (3)

Publication Number Publication Date
DE2321200A1 true DE2321200A1 (de) 1974-11-07
DE2321200B2 DE2321200B2 (de) 1979-11-15
DE2321200C3 DE2321200C3 (de) 1984-01-26

Family

ID=5879356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2321200A Expired DE2321200C3 (de) 1973-04-26 1973-04-26 Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen

Country Status (18)

Country Link
US (1) US3902050A (de)
JP (1) JPS5653776B2 (de)
AR (1) AR209272A1 (de)
AT (1) AT337482B (de)
BE (1) BE814234A (de)
BR (1) BR7403323D0 (de)
CA (1) CA1017418A (de)
CH (1) CH577710A5 (de)
DE (1) DE2321200C3 (de)
DK (1) DK136999C (de)
FR (1) FR2227576B1 (de)
GB (1) GB1466466A (de)
IN (1) IN138676B (de)
IT (1) IT1010049B (de)
NL (1) NL7404482A (de)
NO (1) NO140248C (de)
SE (1) SE387023B (de)
ZA (1) ZA742154B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120043A (en) * 1976-04-30 1978-10-10 Burroughs Corporation Method and apparatus for multi-function, stored logic Boolean function generation
GB1577766A (en) * 1977-05-06 1980-10-29 Rolls Royce Electrolytic machining
US4306286A (en) * 1979-06-29 1981-12-15 International Business Machines Corporation Logic simulation machine
US4431928A (en) * 1981-06-22 1984-02-14 Hewlett-Packard Company Symmetrical programmable logic array
US4656580A (en) * 1982-06-11 1987-04-07 International Business Machines Corporation Logic simulation machine
US4697241A (en) * 1985-03-01 1987-09-29 Simulog, Inc. Hardware logic simulator
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5805859A (en) * 1995-06-07 1998-09-08 Synopsys, Inc. Digital simulator circuit modifier, network, and method
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549441A1 (de) * 1966-10-26 1971-02-18 Gen Electric Schaltwerk fuer boolesche Schaltfunktionen
DE2063199A1 (de) * 1969-12-30 1971-07-08 Ibm Einrichtung zur Ausfuhrung logischer Funktionen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579119A (en) * 1968-04-29 1971-05-18 Univ Northwestern Universal logic circuitry having modules with minimum input-output connections and minimum logic gates
US3619583A (en) * 1968-10-11 1971-11-09 Bell Telephone Labor Inc Multiple function programmable arrays
US3720820A (en) * 1971-03-18 1973-03-13 Tektranex Inc Calculator with a hierarchy control system
US3731073A (en) * 1972-04-05 1973-05-01 Bell Telephone Labor Inc Programmable switching array
US3816725A (en) * 1972-04-28 1974-06-11 Gen Electric Multiple level associative logic circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549441A1 (de) * 1966-10-26 1971-02-18 Gen Electric Schaltwerk fuer boolesche Schaltfunktionen
DE2063199A1 (de) * 1969-12-30 1971-07-08 Ibm Einrichtung zur Ausfuhrung logischer Funktionen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rul Gunzenhauser, Nicht-numerische Informations- verarbeitung, Springer-Verlag 1968, S. 105 bis 107Kap. 9 *

Also Published As

Publication number Publication date
DK136999C (da) 1978-05-29
BE814234A (fr) 1974-10-28
IN138676B (de) 1976-03-13
DK136999B (da) 1977-12-27
FR2227576A1 (de) 1974-11-22
IT1010049B (it) 1977-01-10
JPS5015451A (de) 1975-02-18
AU6749374A (en) 1975-10-09
JPS5653776B2 (de) 1981-12-21
ATA300774A (de) 1976-10-15
ZA742154B (en) 1975-03-26
DE2321200B2 (de) 1979-11-15
CA1017418A (en) 1977-09-13
SE387023B (sv) 1976-08-23
DE2321200C3 (de) 1984-01-26
FR2227576B1 (de) 1977-10-21
US3902050A (en) 1975-08-26
BR7403323D0 (pt) 1974-11-19
GB1466466A (en) 1977-03-09
CH577710A5 (de) 1976-07-15
NO741058L (no) 1974-10-29
AR209272A1 (es) 1977-04-15
NO140248B (no) 1979-04-17
NL7404482A (de) 1974-10-29
NO140248C (no) 1979-07-25
AT337482B (de) 1977-07-11

Similar Documents

Publication Publication Date Title
DE2853239C2 (de)
DE2731336A1 (de) Taktsystem
DE2933474C2 (de)
EP0235559B1 (de) Informationsübergabesystem zur Übergabe von binären Informationen
DE2415365B2 (de) Schaltungsanordnung zum ausblenden von impulsen, deren dauer kuerzer ist als eine vorgegebene pruefdauer t tief p aus einer eingangsseitig anliegenden folge digitaler impulse
DE2321200A1 (de) Einrichtung zur durchfuehrung boolescher verknuepfungen
DE3032568C2 (de) Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge
DE1474351C3 (de) Datenspeicher
DE1524181A1 (de) Abrufsystem fuer Ein- und Ausgabegeraete einer Datenverarbeitungsanlage
DE2822835B2 (de) Schaltungsanordnung zur Eliminierung koinzidenter Impulse
DE4420988A1 (de) Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
DE2406171B2 (de) Synchron-mehrzweck-zaehler
DE2235802A1 (de) Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise
DE2633155A1 (de) Einrichtung zur erzeugung zeitdefinierter steuersignale
DE2610428A1 (de) Anordnung zur steuerung der zwischenspeicherung von zwischen zwei funktionseinheiten zu uebertragenden daten in einem pufferspeicher
DE2146108A1 (de) Synchrone Pufferanordnung
DE2316904B2 (de) Dateneingabevorrichtung
DE2156645A1 (de) Zählvorrichtung
DE1774168A1 (de) UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen
DE1537307B2 (de) Binäres Schaltwerk
DE19739245A1 (de) Digitale Schaltung mit einer Filtereinheit zur Unterdrückung von Störimpulsen
EP0025511A2 (de) Steuereinrichtung zur Ausführung von Instruktionen
DE2931417C2 (de) Schaltungsanordnung zum gezielten Unterbrechen des Funktionsablaufs einer Steuerschaltung
DE1806749B2 (de) Ziffern- und funktionszeichen-darstellungseinrichtung fuer elektronische rechengeraete
DE2842332C3 (de) Verfahren und Schaltungsanordnung zur Festlegung der Dauer der Abgabe eines einem Binärwert entsprechenden Ausgangssignals auf das Auftreten eines Auslöseimpulses hin, insbesondere für Eisenbahn-Signalanlagen

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: SCHMIDT, RUDOLF, DIPL.-ING., 8520 ERLANGEN, DE MEIER, WERNER, 8521 BUBENREUTH, DE WIETZIG, RAINER, 8500 NUERNBERG, DE SCHUETZ, HARTMUT, DIPL.-ING., 8551 ROETTENBACH, DE

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee