DE2952056C2

DE2952056C2 - Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff

Info

Publication number: DE2952056C2
Application number: DE2952056A
Authority: DE
Inventors: Pieter Dipl.-Ing. 7031 Gaertringen Kible
Original assignee: Hewlett Packard GmbH Germany
Current assignee: Hewlett Packard GmbH Germany
Priority date: 1979-12-22
Filing date: 1979-12-22
Publication date: 1981-11-26
Also published as: DE2952056B1; US4400801A; JPS6024494B2; JPS5693162A

Description

Die vorliegende Erfindung betrifft eine Schreib- und Leseschaltung gemäß dem Oberbegriff des Anspruchs 1.

Bei bekannten Speichern mit wahlfreiem Zugriff lassen sich Daten innerhalb eines bestimmten Zeitabschnittes entweder nur einschreiben oder nur auslesen. Wird ein solcher Speicher asynchron mit Zykluszeiten geladen, die nahe seiner Grenzzeit liegen, besteht keine Möglichkeit, bereits eingeschriebene Daten auszulesen, da durch einen Auslesezyklus möglicherweise ein Einschreibzyklus unterdrückt wird, wodurch Daten verlorengehen können.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff zu schaffen, die in ihrer Wirkung ein quasi-gieichzeitiges Einschreiben und Auslesen ermöglicht. Die Lösung dieser Aufgabe ist in Anspruch 1 gekennzeichnet.

Bei der erfindungsgemäöen Schallung hai das Einschreiben Priorität vor dem Auslesen. Beim Einschreiben können daher keine Daten verlorengehen. Das Auslesen erfolgt in den Pausen zwischen den Einschreibvorgängen. Reicht eine solche Pause für einen Auslesevorgang nicht aus, so wird er in der nächsten Pause wiederholt. Reicht diese wieder nicht aus, erfolgt eine weitere Wiederholung. Dieser Vorgang sel/t sich forl, bis ein vollständiges Auslesen der gewünschten Daten innerhalb einer Pause möglich war.

Die erfindungsgemäße Schaltung eignet sich insbesondere als Einrichtung zur Gesehwindigkejtstransformation zwischen einem Datengenerator und einem Datenempfänger, wenn der Datengenerator an den Datenempfänger Daten mit hoher Geschwindigkeit intervallwetse abgibt, dem Datenempfänger die Daten aber mit vergleichsweise niedrigerer Geschwindigkeit zugeführt werden sollen. Vorteilhafte Ausführungsformen bzw. Weiterbildun gen der Erfindung sind in den Unteransprüchen gekennzeichnet

Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels in Verbindung mit der Zeichnung eriäutert In der Zeichnung zeigt

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltung zur Darstellung ihres Prinzips und

Fig.2 ein detailliertes Schaltbild der Schaltung gemäß F i g. 1, realisiert in ECL-Technologie.

In F i g. 1 ist mit 11 ein Speicher mit wahlfreiem

Zugriff bezeichnet in den Speicher 11 können über einen Eingang 13 Daten eingelesen werden, und aus diesem können über einen Ausgang 15 Daten ausgelesen werden. Die entsprechenden Adressen erhält der Speicher 11 über einen Adresseneingang 17.

Außerdem ist ein Schreibimpulseingang 19 vorhanden.

Dem Adresseneingang 17 wird von einem Adressenmultiplexer 21 je nach dem Zustand einer Lese-/ Schreib-Umschaltleitung 23 entweder eine Schreiboder eine Leseadressa zugeführt Dem Schreibimpuls- eingang 19 werden von einer Schreibschaltung (Schreiblogik) 25 die für den Schreibvorgang erforderlichen Schreibimpulse entsprechend dem Schreibtakt an einem Takteingang 27 zugeführt Der Schreibtakt am Takteingang 27 steuert außerdem eine nachtriggerbare monostabile Kippstufe 29 an, die die Lese-ZSchreib-Umschaltleitung 23 auf jeden Taktimpuls hin für eine bestimmte Zeitdauer auf »Schreiben« schaltet

Verzögerungsglieder 31 und 33 sind in die Schreibdaten- und Schreibadressen-Leitungen geschähet und synchronisieren die Schreibdaten und -adressen auf den Takt.

Eine Abfrageschaltung (Leselogik) 35 nimmt Leseanfragen entgegen und gibt immer dann eine Lesebestätigung ab, wenn ein Auslesevorgang aus dem Speicher 11 erfolgreich war. Die Abfrageschaltung (Leselogik) 35 ist an die Lese-ZSchreib-Umschaltleitung 23 angeschlossen und ausgangsseitig mi', einem Zwischenspeicher 37 für die Lesedaten verbunden. Der Zwischenspeicher 37 nimmt die am Ausgang 15 des Speichers 11 anstehenden

Lesedaten auf Befehl der AbfrageschaliunglÜS auf ι hält sie an seinem Ausgang 39 zur weiteren Verwendung.

Bei der Anordnung nach Fi g. I läuft ein Schreibvorgang in folgender Weise ab:

Ein Schreibtaktimpuls am Takleingang 27 veranlaßt die monostabile Kippstufe 29 zur Umschaltung der Lese-/Schreib-Umschaltleilung 23 auf »Schreiben«. Die Umschaltleitung 23 bleibt solange auf »Schreiben«, bis der Schreibvorgang vollständig abgeschlossen ist.

μ Erfolgt sofort anschließend ein weiterer Schreibvorgang, so bleibt die Umschaltleitung 23 wegen der Nachtriggcrbarkeit der monostabilen Kippstufe 29 auf »Schreibeti«. Die Umschaltleitung 23 macht den Adrcssenmultiplexer 21 für den Empfang der entsprc-

*>5 chenden Schreibadresse bereit. Wie aus F i g. I ersichtlich ist, iriggcrt der Schreibtakt auch die Verzögerungsglieder 3t und 33. Nach einer den Speicher-Daten entsprechenden Verzögerungszeil gibt die SchreiblbgtW

25 am Eingang 19 des Speichers 1I einen Schreibimpuls ab, und die Daten des Eingang 13 vom Speicher 11 werden eingespeichert. Folgt nach einem Schreibvorgang kein weiterer Schreibtaktimpuls, schaltet die monostabile Kippstufe 29 die Lese-ZSchreib-Umschaltleitung 23 auf »Lesen« zurück.

Ein Lesevorgang läuft in folgender Weise ab:
e Durch eine fceaefreg^ wird der Abfrageschaltung 35 &er Auftrag gegeben, die durch die Leseadresse % spezifizierten Daten aus dem Speicher 11 auszulesen. .;■. ■' Diese Auslesung wird gestartet, wenn bzw. sobald die $ Lese-ZSchreib-Umschaltleitung 23 auf »Lesen« steht ^y Die gewünschten Daten werden dann aus dem Speicher 11 in den Zwischenspeicher 37 ausgelesen. Wird dieser Vorgang ungestört beendet, gibt die Abfrageschaltung 35 eine Lesebestätigung ab und veranlaßt die Ausgabe der Lesedaten aus dem Zwischenspeicher. Wird jedoch die Umschaltleitung 23 wieder auf »Schreiben« geschaltet bevor die an der spezifizierten Leseadresse gespeicherten Daten aus dem Speicher 11 in den Zwischenspeicher 37 ausgelesen wurden, so wird die Lesebestätigung von der Abfrageschaltung 35 unterdrückt und der Auslesevorgang wird wiederholt sobald die Umschaltleitung 23 wieder auf »Lesen« steht

In F i g. 2 ist eine detaillierte Schaltung dargestellt die die Funktion des Schemas gemäß F i g. 1 realisiert Alle Bauelemente sind vom ECL-Typus. Zur besseren Übersichtlichkeit sind die Versorgungsspannungen und die sogenannten »Pull-Down«-Widerstände weggelassen, sofern sie nicht besondere Funktionen haben. Diese Schaltung muß bis 50 MHz arbeiten, entsprechend einer Zykluszeit von 20 ns. Die typische Gatterlaufzeit eines ECL-Gatters beträgt ca. 2 ns und muß beim Schaltungsentwurf sehr sorgfältig beachtet werden.

Der Speicher ist in F i g. 2 mit 111 bezeichnet. Er weist einen Dateneingang 113, einen Datenausgang 115, einen Adresseneingang 117 (zur Vereinfachung sind nur 4 Adressenleitungen dargestellt) sowie einen Schreibimpulseinganq 119 auf. Der Adresseneingang 117 ist über ein Synchron-Flipflop 122 mit einem Multiplexer 121 verbunden. Der Multiplexer 121 ist durch eine Lese-ZSchreib-Umschaltleitung 123 derart umschaltbar, daß er entweder eir.e Lese-Adresse (Signal x= I auf der Umschaltleitung 123) oder eine Schreib-Adresse (x-=0) zum Synchron-Flipflop 122 durchläßt. Die Schreibadressen kommen von einem Schreib-Adressenzähler 120. der von einem (in der Zeichnung nicht dargestellten) Mikroprozessor (μΡ) gestartet wird. Die Lese-Adressen kommen ebenfalls vom Mikroprozessor über einen Zwischenspeicher 126.

Der dem Eingang 11? des Speichers iMzugeführte Schreibimpuls WE wird von einem Impulsformer 125 stets dann erzeugt, wenn an dessen Eingang ein Taklimpuls ankommt Der Schreibimpuls WE isi unter Berücksichtigung der Einschwingzeit, der Haltezeit und ¹M der Mindest-Impulsbreite zeitlich exakt auf den Speicher III und den Eingang der Schreibdalcn abgestimmt. Der Impulsformer 125 erhält seine Eingangsimpulse von einem Takteingang 127 für den Schreibtakl über eine Verzögerungsleitung 128 und «i übf*r ein als weitere Verzögerung wirkendes Galter 130. Das Ausgangssignal des Gatters 130 wird außerdem noch dem Schrcibadrcssenzählcr 125 sowie einem Synchron-Flipflop 131 zugeführt, durch welches die Schreibdaten hindurchgeführt werden. h>

Vor das Synchron-D'pflop 131 ist in die Schrcibdulcnlcitung noch ein weiteres Synchron-Flipflop 132 geschalte!, dem der Schreibtakt vom Takteingang 127 unmittelbar zugeführt wird. Das Ausgangs&ignal der Verzögerungsleitung 128 wird außerdem noch einem Eingang eines ODER-Gliedes 133 zugeführt, dessen anderer Eingang mit einer Abfrageschaltung 135 verbunden ist. Die Arbeitsweise der Abfrageschaltung 135 wird weiter unten näher beschrieben. Das Ausgangssignal des ODER-Gliedes 133 steuert das Synchron-Flipflop 122.

Eine zwei Komparatoren enthaltende, nach triggerbare, monostabiie Kippstufe 129 empfängt den Schreibtakt vom Takteingang 127 und erzeugt das Signal .^ auf der Lese-ZSchreib-Umschaltleitung 123. Die Umschaltleitung 123 ist auch mit der Abfrageschaltung 135 verbunden.

Die Abfrageschaltung 135 besteht im wesentlichen aus einem D-Flipflop 141, für Leseanfrage, einem D-FIipflop 143 für Lesebestätigung, UND-Glieder 145 und 147 sowie einem Gatter 149 für eine definierte Verzögei ung. Die Abfrageschaltung 135 steuert ein Synchron-Flipflop 137, durch -ias die Lesedaten hindurchgeleitet werden.

In der Schaltung nach F i g. 2 läuft ein Schreibvorgang folgendermaßen sb:

Die ansteigende Flanke eines Schreibtaktsignals am Takteingang 127 bewirkt die Übernahme von Daten in das Synchron-Flipflop 13Z Nach einer durch die Verzögerungsleitung 128 und die Gatter 130 und 133 vorgegebene Verzögerungszeit übernimmt das Synchron-Flipflop 131 die Daten und das Synchron-Flipflop 122 die Adresse, so daß Daten und Adresse gleichzeitig am Speicher 111 anliegen. Gleichzeitig gibt der Impulsformer 125 einen Schreibimpuls an den Speicher 111 ab. Der Schreibadressenzähler 124 zählt um eine Stelle weiter, und sein neuer Zustand gelangt über den Multiplexer 121 zum Synchron-Flipflop 122, wo er für den nächsten Schreibvorgang zur Verfügung steht. Die nachtriggerbare, monostabile Kippstufe 129 hat dabei auf der Lese-ZSchreib-Umschaltleitung 123 das Signal x—0 gesetzt, und zwar ebenfalls auf den Schreibtaktimpuls am Takteingang 127 hin. Die monostabile Kippstufe 129 ist im vorliegenden Beispiel so ausgelegt, daß das Signal *=0 noch für eine Zeitdauer von mindestens 20 ns erhalten bleibt, nachdem der letzte Schreibtaktimpuls abgeklungen ist 1st der Periodendauer des Schreibtaktes kleiner als dessen Impulsbreite zuzüglich der Haltezeit der monostabilen Kippstufe 129. so ist kontinuierlich x=0. Das Signal X=O erzeugt auch am UND-Glied 145 und damit am unteren Eingang des ODER-Gliedes 133 ein Signal 0. Letzleres erfolgt in Bezug auf die Ar.stiegsflanke des Schreibtaktimpulses am Takteingang 127 innerhalb von 4 bis 10 ns. Das bedeutet, daß der in ü'er Verzögerungsleitung 128 um etwa J5 ns verzögerte Schreibtaktimpuls unbeeinflußt zum Synchron-Flipflop 122 gelangt Erfolgt nach längerer Pause (*= 1) ein Schreibvorgang, so wird die Schaltung bedingungslos in den Schreibzusland gebracht. Es können also keine Daten verlorengehen.

Ein Lesevorgf ng läuft folgendermaßen ab:

Die Anstiegsflanke eines Lese-Anfrageimpulses setzt die D-Flipflops 141 und 143 in den Ruhezustand (0=0). Durch die abfallende Flanke des Lcse-A.nfrageimpulses gehl beim D-Flipflop 141 der Ausgang Qauf I und dami; auch der Ausgang des UND-Gliedes 145, vorausgesetzt, daß .V= I ist Dad <7ih wird die inzwischen am Ausgang des Multiplexers 121 anliegende Lescadrcssc in das Synchron-Flipflop 122 angelesen und liegt damit am Speicher 111 an. Nach der Zugriffszeit erscheinen die linier der Leseadresse gespeicherten Daten am

Ausgang 115 des Speichers tll und können mit dem definiert verzögerten Ausgangssignai des Gatters 149 in das Synchron-Flipfiop 137 eingeiesen werden. Gleichzeitig wird der augenblickliche Zustand des Signals χ in das D-Flipflop 143 übernommen. Ist zu diesem Zeitpunkt immer noch x-1. war der Leseversuch erfolgreich, d.h. die Daten im Synchron-Flipfiop 137 sind gültig. Das D-Flipflop 141 wird dann zurückgesetzt, und für den Mikroprozessor wird das Signal Lesebestätigung abgegeben, der nun seinerseits die Daten aus dem Synchron-Flipfiop 137 auslesen kann. Erst ein neuer Leseanfrageimpuls setzt das Signal Lesebestätigung wieder zurück. Wird während eines Lesevorgangs auf der Lese-/Schreib-Umschaltleitung des Signa! r = 0, d. h. erfolgte zwischenzeitlich ein Einschreibvorgang, so wird das Signal Lesebestätigung verhindert, denn das AüsgangSsignai des UND-Gliedes 145 ist piuii. solange bis χ wieder 1 wird. Letzteres bewirkt dasselbe wie ein neuer Leseanfrageimpuls. Der Vorgang wiederholt sich so lange, bis die gesamte Leseoperation erfolgreich durchgeführt worden ist.

Geht man davon aus, daß die Dauer eines Schreibvorganges und die eines Lesevorganges je 20 ns betragen, ist ein Auslesevorgang immer dann möglich, wenn das Zeitintervall zwischen zwei Schreibtaktimpulsen größer als 40 ns ist. Ist das Zeitintervall zwischen zwei Schreibtaktimpulsen kürzer als 40 ns, so ist ein Auslesevorgang nicht möglich. Die maximale Zeitdauer, während der der Speicher 111 nicht ausgelesen werden kann, ist aber durch dessen Kapazität begrenzt. Beträgt die Kapazität 1024 Wörter, so ist eine Auslesung für 1024 · 40 ns a 4.1 ns nicht möglich. Wird ein Mikroprozessor verwendet, der für eine Leseoperation z. B. 5 μβ benötigt (z. B Motorola MC 6809), so muß im ungünstigsten Fall eine Leseoperation zweimal ausge-

Mi führt werden.

Der Mikroprozessor liest ein Datum aus dem Speicher/Mffolgendermaßenaus: hi /ΊΑ

I. Einschreiben der gewünschten Leseadresse in den Zwischenspeicher 126.

2. l/tialisieren eines Lese-Anfra

, U

Λ Priif(*n oh Hat Signal I

wurde, falls nein. Wiederholung von 3.
4. Auslesen der Daten aus dem Synchron-Flipfiop 137.

Die Vorgänge I. und 2. können zusammengefaßt werden, indem man als Einschreibimpuls für den Zwischenspeicher 126 den Lese-Anfrageimpuls benutzt. Dabei ist jedoch zu berücksichtigen, daß eine gewisse Zeit benötigt wird, bis die Daten vom Zwischenspeicher 126 im oynchron-Flipflop 122 zur Verfugung stehen.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

U Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff mit einer Abfrageschaltung und einer Umschalteinrichtung zwischen Schreiben und Lesen, dadurch gekennzeichnet, daß eine Prioritätsschaltung (29, 23) vorgesehen ist, die die Umschalteinrichtung (21) immer dann auf »Schreiben« stellt, wenn Eingabedaten für den Speicher (11) anstehen, und die die Umschalteinrichtung auf »Lesen« stellt, wenn ein Schreibvorgang abgeschlossen ist, und daß die Abfrageschaltung (35) bei Vorliegen einer Leseanfrage die Auslesung von Daten bei der nächstfolgenden Stellung'· der Umschalteinrichtung auf »Lesen« veranlaßt und diese Auslesung bei einer weiteren nachfolgenden Stellung der Umschalteinrichtung auf »Lesen« wiederholt, falls der Auslesevorgang nicht vor einer Umschaltung auf »Schreiben« abgeschlossen werden konnte.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Prioritätsschaltung eine durch einen Schreibtakt angesteuerte nachtriggerbare monostabile Kippstufe (29) ist, deren Verzögerungszeit der Dauer eines Schreibvorganges angepaßt ist und deren Ausgangssignal die Umschalteinrichtung (21) ansteuert.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß dk Umschalteinrichtung ein Adressenmultiplexer (21) ist, dem die Schrr-b- und Leseadressen zugeführt werden, und dessen Ausgang mit dem Adresseneingang des Speichers (1Γ· verbunden ist
4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Abfrageschaltung (35) ein Lesebestätigungssignal abgibt, sobald ein Lesevorgang erfolgreich abgeschlossen ist.