DE2432608A1 - Speicheranordnung fuer datenverarbeitungseinrichtungen - Google Patents
Speicheranordnung fuer datenverarbeitungseinrichtungenInfo
- Publication number
- DE2432608A1 DE2432608A1 DE2432608A DE2432608A DE2432608A1 DE 2432608 A1 DE2432608 A1 DE 2432608A1 DE 2432608 A DE2432608 A DE 2432608A DE 2432608 A DE2432608 A DE 2432608A DE 2432608 A1 DE2432608 A1 DE 2432608A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- memory
- word
- block address
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
Description
Speicheranordnung für Datenverarbeitungseinrichtungen
Die Erfindung bezieht sich auf Speicheranordnungen für Datenverarbeitungseinrichtungen
mit einem Speicher, der eine Vielzahl von aus mehreren Wörtern bestehenden Informationsblocks
hält, deren jeder einzeln adressierbar ist, damit ein Einschreiben aller Wörter im Block in paralleler Weise möglich ist, wobei
die Anordnung einen Strom von Datenwörtern zum Einschreiben in den Speicher aufnimmt und jedes Datenwort eine Blockadresse besitzt,
die identifiziert, welcher Block des Speichers einge- . schrieben werden soll.
Die Datenverarbeitungsgeschwindigkeit hängt weitgehend von der Zeitdauer ab, die erforderlich ist, um die im Speicher gespeicherte
Information zu Steuerungs- und Verarbeitungszwecken zu erhalten. Die Kosten des Speichers hängen sowohl von der geforderten
Betriebsgeschwindigkeit als auch der Speicherkapazität ab, so daß
4098 86/09 21
Konto: Bayerische Vereinsbank (BLZ 750 200 73) Nr. 5 804 248 Postscheckkonto München 893 69-801
Gerichtsstand Regensburg
Ι/ρ 7901 -Z- 4. Juli 74 W/We
es sehr teuer ist, einen Speicher großer Kapazität mit einer sehr hohen Zugriffsgeschwindigkeit zu fordern. Eine Lösung für dieses
Problem besteht darin, ein Rangordnungs- Speichersystem zu verwenden,
für das die Speicher auf unterschiedlichen Pegeln unterschiedliche Geschwindigkeiten besitzen, wobei die größten Speicher
die niedrigsten Geschwindigkeiten haben und die Speicher höherer Geschwindigkeit so ausgelegt sind, daß sie die Information halten,
die laufend im Betrieb ist, oder die in kürze erforderlich ist. Bei einem derartigen System kann, wenn ein Informationsausdruck
in einem Speicher mit höherer Geschwindigkeit auf den neuesten Stand gebracht werden soll, die Anordnung so gewählt werden, daß
ein entsprechender Informationsausdruck in einem Speicher niedrigerer
Geschwindigkeit ebenfalls auf den neuesten Stand gebracht wird, so daß identische Kopien des Ausdruckes in beiden Speichern
aufrechterhalten werden. Dies ermöglicht, daß der Speicher höherer Geschwindigkeit zu einem beliebigen Zeitpunkt überschrieben werden
kann, damit ein Informationsausdruck in ihm, der nicht mehl'
laufend benötigt wird, durch einen neuen Ausdruck ersetzt wird, ohne daß zuerst der frühere Ausdruck in den Speicher niedriger
Geschwindigkeit zurückgeschrieben werden muß. Dies hat jedoch den Nachteil, daß jedesmal dann, wenn ein Informationsausdruck
auf den neuesten Stand gebracht wird, ein Zugriff zum Speicher mit niedrigerer Geschwindigkeit erfolgen muß, so daß die Betriebsgeschwindigkeit
der Einrichtung reduziert wird.
Gemäß der Erfindung wird deshalb bei einer Speicheranordnung
der eingangs angegebenen Art vorgeschlagen, daß die nacheinander auftretenden Wörter der gleichen Blockadresse in einem Register
gesammelt werden und parallel zum Speicher nur dann übertragen werden, wenn ein Wort mit einer unterschiedlichen Blockadresse
auftritt.
Mit dem erfindungsgemäßen Vorschlag wird die Anzahl von Zugriffen,
die zum Speicher gemacht werden müssen/ da aufeinanderfolgende
verringert,
409886/0921
I/p 7901 -3- 4. Juli 74 W/We
Wörter häufig in den gleichen aus mehreren Wörtern bestehenden Block des Speichers eingeschrieben werden sollen. Die Erfindung
ist insbesondere zweckmäßig bei Speichersystemen mit Rangordnung
der oben angegebenen Art, um die Anzahl von Zugriffen zu verringern,
die zu dem Speicher mit niedrigerer Geschwindigkeit gemacht werden müssen, um die Information auf den neuesten Stand
zu bringen.
Zweckmäßigerweise besitzt die Wortsammelvorrichtung ein erstes
Register, das eine Vielzahl von Wortstellen enthält, die in der Anzahl gleich der Anzahl von Wörtern in einem Block mit mehreren
Wörtern sind, ferner.ein Blockadressenregister, eine 'Vergleichseinrichtung zum Prüfen auf Anpassung zwischen der Blockadresse
des laufenden Datenwortes in dem Strom und den Inhalten des Blockadressenregisters,
eine Vorrichtung, die auf eine Anpassungsanzeige aus der Vergleichseinrichtung zum Einschreiben des laufenden
Datenwortes in das erste Register anspricht, und eine Vorrichtung, die auf eine Fehlanpassungsanzeige aus der Vergleichseinrichtung
anspricht, um das Aufgeben der Inhalte des ersten Registers und des Blockadressenregisters in den Speicher einzuleiten und dann
das laufende Datenwort in das erste Register und seine Blockadresse in das Blockadressenregister einzuschreiben. Vorzugsweise
werden die Inhalte des ersten Registers und des Blockadressenregisters
dem Speicher über entsprechende Pufferregister aufgegeben, so daß das tatsächliche Fortschreiben des Speichers verzögert
werden kann, bis ein geeigneter Zeitpunkt eingetreten ist.
Bei einer bevorzugten Ausführungsform der Erfindung ireist die
Speicheranordnung ferner ein Anzeigeregister zur Speicherung einer Anzeige auf, welche Stellen des ersten Registers eingeschrieben
worden sind, und die Inhalte dieses Anzeigeregisters werden verwendet, um die Inhalte de-e ersten Registers selektiv
zu gattern, damit nur die Inhalte die jener Wortstellen des ersten Registers zugelassen werden, die eingeschrieben worden
sind, damit sie dun Speicher aufgegeben werden.
409886/0921
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung
anhand eines Ausführungsbeispieles erläutert. Die einzige Figur zeigt ein schematisches Blockschaltbild einer Speicheranordnung
für eine Datenverarbeitungseinrichtung.
Die Speicheranordnung weist einen Hauptspeicher 200 auf, der in Blöcken von je vier Wörtern organisiert ist. Jeder Block ist
individuell adressierbar, und zwar mit Hilfe einer Blockadresse, die dem Speicher über einen Adressenpfad 201 aufgegeben wird.
Bis zu vier Datenwörtern können parallel in den adressierten Block über einen Datenpfad 202 eingeschrieben werden. Blöcke von Wörtern
können auch parallel aus dem Speicher 200 eingelesen werden.
In der Zeichnung sind vier Register gezeigt: Ein Schreibregister 10, der über ein Mehrleiterkabel 11 mit einem Strom von Datenwörtern
zum Einschreiben in den Hauptspeicher 200 gespeist wird, ein Adressenregister 13 5 das über ein Mehrleiterkabel 14 mit
Adressen gespeist wird, die die Stellen im Hauptspeicher 200 identifizieren,
in die die Datenwörter eingeschrieben werden sollen, und zwei Pufferregister 16 und 17 ähnlich den Registern 10 und 13» die
dazu dienen, die Inhalte aufzunehmen, wenn dies erforderlich ist. Das Schreibregister 10 und das entsprechende Pufferregister 16
haben jeweils Kapazitäten von vier Wörtern entsprechend den Blöcken aus vier Wörtern, in denen der Hauptspeicher 200 organisiert ist.
Das Kabel 11 weist einen Leiter für jedes Bit eines Wortes auf. Es wird auch angenommen, daß die Wörter jeweils Bytes besitzen,
und zwar jeweils acht Bits per Byte; ein Byte stellt dabei die kleinste Informationsmenge dar, die innerhalb der Maschine individuell
adressiert werden kann. Die zwei Bits niedrigster Bedeutung einer jeden Adresse (Zeilen 21, 22 des Kabels 14) werden
zur Identifizierung eines speziellen Bytes innerhalb eines aus viei
Bytes bestehenden Wortes behandelt, wobei die nächsten beiden Bits
409886/09 21
I/p 7901 --?- 2. Juli 74 W/We
(Leitungen 23, 24) ein Wort innerhalb eines aus vier Wörtern bestehenden Blocks identifizieren. Die verbleibenden Leitungen
25 stellen die Blockadresse dar und werden einem Satz von UND-Gattern
26 zugeführt, dessen Ausgänge 27 Eingänge in das Adresaenregister
13 aufweisen und ferner in eine Vergleichsschaltung 28, die auch die Inhalte des Blockadressenregisters 13 über die Leitungen
29 aus dem Ausgang 30 aufnimmt.
Die Wortidentifizierbits auf den Leitungen 23 und 24 werden einem
Binär- Eins-Aus-Vier-Umwandler 32 zugeführt, der vier Ausgangsleitungen
33 - 36 besitzt, von denen eine erregt wird, abhängig
von dem Zustand der Eingangsleitungen 23 und 24, und das entsprechende Wort innerhalb des betreffenden Blocks repräsentiert.
Die ein Wort repräsentierenden Leitungen 33 bis 36 weisen erste
Eingänge von vier UND-Gattern 37-40 auf, und ihre Zustände bestimmen
jene der UND-Gatterausgänge 41 - 44, wenn die Leitung 45
erregt ist, um die UND-Gatter 37 "bis 40 wirksam zu machen. Die UND-Gatterausgänge 41 - 44 steuern die Einstellungen einer Gruppe
46 aus vier bistabilen Vorrichtungen, die bei Erregung der Leitung
47 miteinander rücksetzbar sind. Die gesetzten Ausgänge 48 - 51
der Gruppe 46 repräsentieren somit aufgrund ihres Erregungszustandes, ob oder ob nicht entsprechende der Eingangsleitungen 41-44
erregt worden sind, da die Gruppe 46 zuletzt rückgesetzt worden ist.
Die Leitungen 41 bis 44 sind auch über Zweigleitungen 52 - 55
miteinander verbunden, damit entsprechende Sätze 56 - 59 von UND-Gattern
erregt werden, über die ein Eingangswort auf den Leitungen 11 einen der Wortabschnitte des Registers 10 erreichen kann, abhängig
davon, welcher UND-Gattersatζ wirksam gemacht worden ist.
Die Wortabschnitte des Schreibregisters 10 sind mit ihren Ausgängen
65 bis 68 über UND-Gattersätze 69 - 72 mit Eingängen 73 bis 76 entsprechender . Wortabschnitte des Schreibpufferregisters
16 verbunden. In ähnlicher Weise stehen die Ausgänge 30 des
Adressenregisters 13 über UND-Gatter 77 mit Eingängen 78 des
409886/0921
I/p 7901 -G- 2. Juli 74 W/We
Adressenpufferregisters 17 in Verbindung.
Im Betrieb enthält das Adreösenregister 13 die Blockadresse eines
aus vier Wörtern bestehenden Blocks des Hauptspeichers 200, und das Schreibregister 10 enthält ein Wort oder Wörter,
die es in den Block einschreiben soll. Das nächste in den Speicher einzuschreibende Wort tritt auf den Leitungen 11 zusammen
mit der vollen Adresse auf den Leitungen 14- auf. Der Blockadressenteil auf den Leitungen 25 wird der Vergleichsschaltung
28 zugeführt, die bereits den Inhalt des Adressenregisters 13 über die Leitungen 29 aufgenommen hat. Wenn die Vergleichseinrichtung
28 eine Anpassung vorfindet, wird ihr Ausgang 79 erregt, so daß die UND-Gatter 37 bis 40 über ein UND-Gatter 203 (das nur
während der Schreibvorgänge gesteuert wird) ein ODER-Gatter
und die Freigabeleitung 45 steuert. Zu diesem Zeitpunkt bewirken die Wortidentifizier]a.tungen 23 und 24 über den Umwandler 32, daß
eine der Leitungen 33 his 36 erregt wird, so daß der Ausgang des
entsprechenden UND-Gatters 37 bis 40 erregt wird, wodurch eine der Leitungen 52 - 55 erregt wird. Der entsprechende der UND-Gattersätze
56 - 59 wird deshalb so gesteuert, daß das Eingangswort
auf den Leitern 11 zum entsprechenden Wortabschnitt des Schreibregisters
10 geführt wird. Die Leitung der Leitungen 41-44, die erregt worden ist, setzt auch die entsprechende der bistabilen
Einrichtungen 46.
Falls die Vergleichseinrichtung 48 eine Anpassung nicht vorfindet,
wenn das Eingangswort und seine Adresse auf den Leitungen 11 und-14 bereitgestellt werden, wird der Fehlanpassungs-Ausgang
81 erregt. Dieser Ausgang wird über ein UND-Gatter (das nur für Schreibvorgänge gesteuert wird) an einen Impulsformer
82 gelegt, so daß UND-Gatter 69 - 72 in den Ausgängen des Schreibregisters 10 und UND-Gatter 77 im Ausgang des Adressenregisters
13 gesteuert werden, wodurch die Inhalte der Register 10 bis 13 auf die Pufferregister 16 und 17 übertragen werden.
Eine Blockadresse wird somit in dem Adressenregister 13 von dem
409886/0921
Zeitpunkt an, zu dem das Eingangswort, das die Blockadresse besitzt, zuerst in das Schreibregister 10 eingegattert wird,
bis zu dem Zeitpunkt, zu dem das Eingangswort eine andere Blockadresse besitzt, gehalten. Wörter mit der gleichen Blockadresse
werden somit, wenn sie nacheinander auftreten, in den entsprechenden Abschnitten des Registers 10 gesammelt. Soweit ein Eingangswort,
das sich auf einen anderen Block bezieht, auf den Leitungen 11 auftritt, werden die Inhalte der Register 10 und 13 in die
entsprechenden Pufferregister 16 und 17 eingegattert, die für einen Schreibvorgang zum Speichersystem bereit sind.
Um zu gewährleisten, daß nur die Abschnitte des Pufferregisters 16, die Eingangswörter enthalten, in den Hauptspeicher eingeschrieben
werden, werden die Zustände der Leitungen 48 - 51 auch
durch den Ausgang des Impulsformers 82 in ein Register 85 gegattert,
z.B. ein Satz von bistabilen Einrichtungen ähnlich dem mit 46 bezeichneten. Die bistabilen Einrichtungen 46 werden miteinander
über einen Impulsformer 83 rückgesetzt, der auf die ablaufende
Kante eines Impulses aus dem Impulsformer 82 anspricht, um die Rücksetzleitung 47 zu speisen. Das Register 85 besitzt
Ausgänge 86-89, die den Leitungen 48 - 51 entsprechen, und
diese Ausgänge bewirken teilweise die Steuerung der UND-Gatter 90 - 93 in den Ausgängen 94 - 97 der Wortabschnitte des Pufferregisters
16. Eine Vervollständigung der Steuerung der UND-Gatter 90 - 93 erfolgt über eine Leitung 98, die zu einem entsprechenden
Zeitpunkt in einem ßpeicherscnreibzyklus durch eine Speicherschreibsteuerung
99 erregt wird, die auch auf die Blockadresse in dem anderen Pufferregister 17 anspricht.
Die Leitung 81 ist mit einem Verzögerungselement 84 verbunden, dessen Verzögerungsdauer die kombinierte. Breite der Impulse aus
den Impulsformern 82 und 83 übersteigt. Die Wirkung des Impulsformers
83 und die Verzögerung 84 können auch durch UND-Gatter und entsprechend zeitgesteuerte Freigabesignale erreicht werden.
Das Verzögerungselement 84 erzeugt einen Ausgang auf der Leitung
409886/0921
I/p 7901 "Ο- 2. Juli 74 W/We
85, der über das ODER-Gatter 80 auch die UND-Gatter 37-40
steuert, wodurch das Eingangswort auf den Leitungen 11 in das Register 10 gegattert und die entsprechende Blockadresse in
das Register 13 gegattert wird.
Die bisher besahriebene Einrichtung führt die Punktionen des
Sammelns aufeinanderfolgender Eingangsdatenwörter im Register 10,solange sie sich auf den gleichen Block von vier Wörtern beziehen,
und das auf den neuesten Stand bringen des Hauptspeichers 200 entsprechend dem Inhalt des Pufferregisters 16, sobald dies
zweckmäßig ist, auf.
Die Daten und Adressen auf den Zabeln 11 und 25 können der Einrichtung
aus einem (nicht dargestellten) Verarbeitungsgerät aufgegeben werden, dem ein Hilfsspeicher (ebenfalls nicht dargestellt)
geringerer Größe, jedoch mit kürzerer Zugriffsdauer als der Hauptspeicher 200 zugeordnet ist. Der Hilfsspeicher kann
in herkömmlicher Weise ausgebildet sein und wird hier nicht im einzelnen beschrieben. Er soll jedoch eine verhältnismäßig geringe
Anzahl von Worten aufnehmen, die laufend von dem Verarbeitungsgerät verwendet werden, Bo daß diese-rasch durch das
Verarbeitungsgerät ohne Bezugnahme auf den Hauptspeicher zugegriffen werden können. Die Inhalte des Hilfsspeichers werden
durch einen entsprechenden AustauschalgccLthmus beeinflußt, der
Wörter, die nicht mehr in Benutzung sind, mit neuen (vom Hauptspeicher kopierten) Wörtern überschreibt, die laufend in Benutzung
sind oder sein sollen.
Das Verarbeitungsgerät kann von Zeit zu Zeit Daten in den Hilfsspeicher
einschreiben, so daß in diesem Speicher enthaltene Wörter auf den neuesten Stand gebracht werden. Bei vorliegender
Anordnung wird, wenn ein Wort im Hilfsspeicher auf den neuesten Stand gebracht bzw. fortgeschrieben wird, das Gegenstück im
Hauptspeicher ebenfalls fortgeschrieben, so daß identische Kopien
409886/0921
I/p 7901 -9_ 2. Juli 74 W/We
des Wortes sowohl im Hilfsspeicher als auch im Hauptspeicher
beibehalten werden. Somit kann der Hilfsspeicher mit neuen
Wörtern zu einem beliebigen Zeitpunkt überschrieben werden, ohne daß zuerst das ausgewechselte Wort zurück in den Hauptspeicher
geschrieben werden muß, da eine auf den neuesten Stand gebrachte Kopie des ersetzten Wortes bereits im Hauptspeicher
vorhanden (oder zumindest gerade in den Hauptspeicher über das Schreibregister 10 und den Puffer 16 eingeschrieben wird).
Dieses Verfahren des FortSchreibens des Hauptspeichers jedesmal
dann, wenn ein Wort im HilfsSpeicher fortgeschrieben wird, würde in einer herkömmlichen Anordnung zu einer außerordentlich großen
Anzahl von Zugriffen in den verhältnismäßig langsamen Hauptspeicher,
und damit zu Verzögerungen bei der Verarbeitung führen. Die in der Figur dargestellte Anordnung vermeidet jedoch diese
Schwierigkeiten. Da aufeinanderfolgend auftretende Wörter mit der gleichen Blockadresse im Schreibregister 10 gesammelt und
dann auf den Hauptspeicher 200 parallel, als Block, übertragen werden, wird die Anzahl von notwendigen Speicherzugriffen wesentlich
verringert. Ferner besteht keine Notwendigkeit, zwischen dem Fortschreiben des Hilfsspeichers und dem Fortschreiben des
Hauptspeichers einen Synchronismus herzustellen. Wenn somit die das Verarbeitungsgerät ein Wort fortschreibt, braucht es nicht
zu warten, bis das Fortschreiben im Hauptspeicher beendet ist,
sondern mit der nachfolgenden Verarbeitung fortfahren, sobald das Wort im Hilfsspeicher fortgeschrieben ist.
Der Hauptspeicher 200 kann auch durch ein zweites Verarbeitungsgerät zugreifbar sein, das keinen Zugang zu dem gleichen Hilfsspeicher
wie das ersterwähnte Verarbeitungsgerät besitzt. Dies kann zu Schwierigkeiten führen, da das zweite Verarbeitungsgerät
versuchen kann, ein Wort aus dem Hauptspeicher auszulesen, das .eine veraltete Information enthält, und zwar aufgrund der Ver-
409886/0921
Vp 7901 -10- 2. Juli 74 W/We
zögerung, die zwischen dem Fortschreiben des Hilfsspeichers durch
das erste Verarbeitungsgerät und dem Einschreiben des fortgeschriebenen
Wortes in den Hauptspeicher auftritt. Im Falle vorliegender Anordnung wird diese Schwierigkeit dadurch ausgeschaltet,
daß das zweite Verarbeitungsgerät vor dem Auslesen eines Wortes aus dem Hauptspeicher die Inhalte des Blockadressenregisters über
die Vergleichseinrichtung 28 abfragt, um festzulegen, ob Daten
gerade in den Hauptspeicher zum Fortschreiben des Wortes eingeschrieben werden. Dies wird dadurch erreicht, daß die Adresse
des Blocks, von welchem ausgelesen werden soll, auf das Kabel aufgegeben wird und daß gleichzeitig ein UND-Gatter 205 in dem
"Anpassungs1- Ausgangspfad 79 der Vergleichseinrichtung 28 gesteuert
wird. Wenn die Blockadresse die Inhalte des Blockadressenregisters 13 angepasst findet, wird ein Signal über das UND-Gatter
205 vier Sätzen von UND-Gattern 101 - 104 aufgegeben, die über Zweigleitungen aus den Ausgängen 65 - 68 des Schreibregisters zugeführt
werden. Dies steuert teilweise die UND-Gattersätze 101 - 104 und eine Steuerung wird für ein beliebiges modifiziertes
Wort abgeschlossen, das im Register 10 vorhanden ist, wie dies durch die Ausgänge 48 - 51 der bistabilen Einrichtungen 46 festgelegt
wird, welche auf entsprechende dieser UND-Gatter ausgedehnt sind, wie in der Figur gezeigt.
Es gibt Ausgänge aus einem der UND-Gattersätze 101 - 104 nur, wenn das entsprechende Wort modifiziert worden ist, und der geeignete
Ausgang wird einfach als ein Austausch für das Wort eingegattert, das aus dem Hauptspeicher ausgelesen wird, wobei die
Ausgangsleitungen48 - 51 wiederum zur Steuerung von UHD-Gattersätzen
in den Leitungen 105 verwendet werden.
Wie vorstehend erwähnt, ist die spezielle Art der hier beschriebenen
Anordnung byteorientiert, d.h., daß es möglich ist, einzelne Bytes
zu adressieren, falls dies für Arbeitsvorgänge erforderlich ist,
409886/0921
I/p 7901 ■ _ii_ 2. Juli 74 W/We
bei denen Wörter und Wortgrenzen nicht beteiligt sind, z.B.
sogenannte Zeichenreihenvorgänge. Ausführungsformen nach vorliegender Erfindung sind in gleicher Weise in solchen Arbeitsvorgängen
anwendbar, bei denen Binär- Eins-Aus-Sechzehn-Umwandler 110 verwendet werden, die auf den vier Leitungen 21 - 24- niedrigster
Bedeutung des Volladressenkabels 14 arbeiten. Die Ausgänge des Umwandlers 110 können verwendet werden, um entsprechende
Einrichtungen eines Satzes von SpurkennungsZustandsbyte- Markiereinrichtungen
in ähnlicher Weise auf den Weg zu setzen, auf dem die Ausgänge 41-44 des Umwandlers verwendet werden, um die
Einrichtungen 46 im Wortbetrieb zu setzen. Ein zweiter Satz solcher Markiereinrichtungen, die dem Pufferregister 16 und den Gattern
an ihren Ausgängen zugeordnet sind, ermöglicht die gleiche Art des Sammelns und dann des FortSchreibens, wenn dies zweckmäßig
•ist, wie dies oben für den Wortbetrieb beschrieben wurde. Ähnliche Anordnungen werden auch für Teilsätze der UND-Gatter 101 - 104
vorgesehen, um die Möglichkeit des Einlesens von Informationen aus dem Hauptspeicher zu erfassen, die fortgeschrieben worden
sein sollen, die jedoch noch nicht fortgeschrieben worden sind, weil es möglich ist, daß eine andere Information im gleichen Block
ein Fortschreiben erfordert.
409886/0921
Claims (4)
- I/p 7901 -12- 4. Juli 74- W/WePatentansprücheSpeicheranordnung für eine Datenverarbeitungseinrichtung mit einem Speicher, der eine Vielzahl von aus mehreren Wörtern "bestehenden Informationsblocks hält, deren jeder einzeln adressierbar ist, damit ein Einschreiben aller Wörter im Block in paralleler Weise möglich ist, wobei die Anordnung einen Strom von Datenwörtern zum Einschreiben in den Speicher aufnimmt und jedes Datenwort eine Blockadresse besitzt, die identifiziert, welcher Block des Speichers eingeschrieben werden soll, dadurch gekennzeichnet, daß die nacheinander auftretenden Wörter der gleichen Blockadresse in einem Register (10) gesammelt werden und parallel zum Speicher (200) nur dann übertragen werden, wenn ein Wort mit einer unterschiedlichen Blockadresse auftritt.
- 2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Blockadressenregister (13) vorgesehen ist, daß eine Vergleichseinrichtung (28)ßine Anpassung zwischen der Blockadresse des laufenden Datenwortes im Strom und den Inhalten des Blockadressenregisters (13) prüft, und daß in Abhängigkeit von einer Anpassungsanzeige (79) aus der Vergleichseinrichtung (28) das laufende Wort in das erste Register (10) eingeschrieben wird, und in Abhängigkeit von einer Anzeige (81) einer Fehlanpassung aus der VergleichBeinrichtung (28) die Inhalte des ersten Registers (10) und der Blockadresse (13) dem Speicher (200) aufgegeben wird und dann das laufende Datenwort in das erste Register (10) und die Blockadresse in das Blockadressenregister (13) eingeschrieben wird.
- 3· Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Datenwort auch eine Wortadresse besitzt, die identifiziert.409886/0921I/p 7901 -13- *·. Juli 74 ίτΑ? ^ ■in welche Wortstelle des Blockes sie eingeschrieben werden soll, wobei diese Wortadresse zur Gatterung des Datenwortes in die entsprechende Wortstelle des ersten Registers (10) verwendet wird.
- 4. Speicheranordnung nach Anspruch 2 oder 3> dadurch gekennzeichnet, daß die Inhalte des ersten Registers (10) und des Blockadressenregisters (13) dem Speicher über entsprechende Pufferregister (16, 17) aufgegeben werden.5· Speicheranordnung nach Anspruch 2-4, dadurch gekennzeichnet, daß ein Anzeigeregister (4-6) zur Speicherung einer Anzeige vorgesehen ist, welche Stellen des ersten Registers (10) eingeschrieben worden sind, daß die Inhalte des Anzeigenregisters (46) verwendet werden, um die Inhalte des ersten Register (10) selektiv zu gattern und damit nur die Inhalte solcher Wortstellen des ersten Registers zuzulassen, die eingeschrieben worden sind, damit sie dem Speicher (200) aufgegeben werden.409886/0921Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB3442873A GB1444592A (en) | 1973-07-19 | 1973-07-19 | Memory arrnagmeents for data processing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2432608A1 true DE2432608A1 (de) | 1975-02-06 |
DE2432608B2 DE2432608B2 (de) | 1979-06-13 |
DE2432608C3 DE2432608C3 (de) | 1980-02-21 |
Family
ID=10365529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2432608A Expired DE2432608C3 (de) | 1973-07-19 | 1974-07-06 | Speicheranordnung fur eine Datenverarbeitungseinrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3956737A (de) |
DE (1) | DE2432608C3 (de) |
FR (2) | FR2238191B1 (de) |
GB (1) | GB1444592A (de) |
ZA (1) | ZA744257B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4084234A (en) * | 1977-02-17 | 1978-04-11 | Honeywell Information Systems Inc. | Cache write capacity |
JPS55500197A (de) * | 1978-04-21 | 1980-04-03 | ||
JPS5943786B2 (ja) * | 1979-03-30 | 1984-10-24 | パナフアコム株式会社 | 記憶装置のアクセス方式 |
US4449199A (en) * | 1980-11-12 | 1984-05-15 | Diasonics Cardio/Imaging, Inc. | Ultrasound scan conversion and memory system |
US4460958A (en) * | 1981-01-26 | 1984-07-17 | Rca Corporation | Window-scanned memory |
US4636946A (en) * | 1982-02-24 | 1987-01-13 | International Business Machines Corporation | Method and apparatus for grouping asynchronous recording operations |
US4602275A (en) * | 1984-03-19 | 1986-07-22 | Rca Corporation | Television memory system |
US4933835A (en) * | 1985-02-22 | 1990-06-12 | Intergraph Corporation | Apparatus for maintaining consistency of a cache memory with a primary memory |
US4899275A (en) * | 1985-02-22 | 1990-02-06 | Intergraph Corporation | Cache-MMU system |
US4884197A (en) * | 1985-02-22 | 1989-11-28 | Intergraph Corporation | Method and apparatus for addressing a cache memory |
US4860192A (en) * | 1985-02-22 | 1989-08-22 | Intergraph Corporation | Quadword boundary cache system |
US5255384A (en) * | 1985-02-22 | 1993-10-19 | Intergraph Corporation | Memory address translation system having modifiable and non-modifiable translation mechanisms |
JPS61262922A (ja) * | 1985-05-17 | 1986-11-20 | Fujitsu Ltd | レジスタデ−タの高速スタツク回路 |
US5091846A (en) * | 1986-10-03 | 1992-02-25 | Intergraph Corporation | Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency |
US4821226A (en) * | 1987-01-30 | 1989-04-11 | Rca Licensing Corporation | Dual port video memory system having a bit-serial address input port |
US4789960A (en) * | 1987-01-30 | 1988-12-06 | Rca Licensing Corporation | Dual port video memory system having semi-synchronous data input and data output |
US4823302A (en) * | 1987-01-30 | 1989-04-18 | Rca Licensing Corporation | Block oriented random access memory able to perform a data read, a data write and a data refresh operation in one block-access time |
KR890702135A (ko) * | 1987-07-23 | 1989-12-22 | 원본미기재 | 컴퓨터 시스템 |
US5587962A (en) * | 1987-12-23 | 1996-12-24 | Texas Instruments Incorporated | Memory circuit accommodating both serial and random access including an alternate address buffer register |
US5093807A (en) * | 1987-12-23 | 1992-03-03 | Texas Instruments Incorporated | Video frame storage system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3618040A (en) * | 1968-09-18 | 1971-11-02 | Hitachi Ltd | Memory control apparatus in multiprocessor system |
US3618041A (en) * | 1968-10-31 | 1971-11-02 | Hitachi Ltd | Memory control system |
US3588829A (en) * | 1968-11-14 | 1971-06-28 | Ibm | Integrated memory system with block transfer to a buffer store |
US3638199A (en) * | 1969-12-19 | 1972-01-25 | Ibm | Data-processing system with a storage having a plurality of simultaneously accessible locations |
-
0
- FR FR121860D patent/FR121860A/fr active Active
-
1973
- 1973-07-19 GB GB3442873A patent/GB1444592A/en not_active Expired
-
1974
- 1974-07-02 ZA ZA00744257A patent/ZA744257B/xx unknown
- 1974-07-06 DE DE2432608A patent/DE2432608C3/de not_active Expired
- 1974-07-12 US US05/488,201 patent/US3956737A/en not_active Expired - Lifetime
- 1974-07-17 FR FR7424910A patent/FR2238191B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1444592A (en) | 1976-08-04 |
FR121860A (de) | |
DE2432608C3 (de) | 1980-02-21 |
FR2238191B1 (de) | 1979-03-09 |
US3956737A (en) | 1976-05-11 |
ZA744257B (en) | 1975-07-30 |
FR2238191A1 (de) | 1975-02-14 |
AU7035974A (en) | 1976-01-08 |
DE2432608B2 (de) | 1979-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2432608A1 (de) | Speicheranordnung fuer datenverarbeitungseinrichtungen | |
DE3909896C2 (de) | ||
DE2726488C2 (de) | Adressenübersetzungseinrichtung | |
DE1956604C3 (de) | Datenverarbeitungsanlage | |
DE3126363C2 (de) | Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern | |
DE1499182C3 (de) | Datenspeichersystem | |
DE2637054C3 (de) | Steuervorrichtung für einen Pufferspeicher | |
EP0013737A1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE2725395B2 (de) | Einrichtung zur Echtzeittransformation von m in Zeilen angeordneten Wörtern der Bitlänge n in n in Spalten angeordnete Wörter der Bitlänge n | |
DE3339645A1 (de) | Bidirektional arbeitende anordnung zur justierung von datenbytes in einer digitalen datenverarbeitungsanlage | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE2703559C2 (de) | ||
DE2310631A1 (de) | Speicherhierarchie fuer ein datenverarbeitungssystem | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE2939411A1 (de) | Datenverarbeitungsanlage mit virtueller speicheradressierung | |
DE3716752C2 (de) | ||
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE10252059B3 (de) | Verfahren zum Betreiben einer Speicheranordnung | |
DE2519195A1 (de) | Assoziativspeicher | |
DE3642142C2 (de) | Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs) | |
DE1474041C3 (de) | Anordnung zum Sortieren von in zufälliger Reihenfolge aufgenommener Informationsbit Gruppen | |
DE2939412A1 (de) | Schaltungsanordung zum adressieren von daten fuer lese- und schreibzugriffe in einer datenverarbeitungsanlage | |
DE1499191C3 (de) | Elektronische Einrichtung für eine Datenverarbeitungsanlage | |
DE4038328C2 (de) | ||
DE1947437C (de) | Schaltungsanordnung zum Abtasten und Steuern der Übertragung von Informationen zwischen einem Speichersystem und Ein- und Ausgabegeräten datenverarbeitender Maschinen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |