DE3642142C2 - Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs) - Google Patents

Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs)

Info

Publication number
DE3642142C2
DE3642142C2 DE3642142A DE3642142A DE3642142C2 DE 3642142 C2 DE3642142 C2 DE 3642142C2 DE 3642142 A DE3642142 A DE 3642142A DE 3642142 A DE3642142 A DE 3642142A DE 3642142 C2 DE3642142 C2 DE 3642142C2
Authority
DE
Germany
Prior art keywords
memory
data
programmable read
write instruction
system program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3642142A
Other languages
English (en)
Other versions
DE3642142A1 (de
Inventor
Mitsuyuki Ara
Yoshihiro Honma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Publication of DE3642142A1 publication Critical patent/DE3642142A1/de
Application granted granted Critical
Publication of DE3642142C2 publication Critical patent/DE3642142C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Description

Die Erfindung betrifft ein Gerät zum Beschreiben von pro­ grammierbaren Lesespeichern (PROMs) mit einem ersten Spei­ cher, in dem ein System- Programm und ein Schreibanwei­ sungsalgorithmus enthalten sind, einem Datenspeicher, in dem die in den PROM einzuspeichernden Daten enthalten sind, und einer CPU, die dem System- Programm entsprechend die Daten aus dem Datenspeicher in den PROM einschreibt, und mit dem ersten Speicher und dem Datenspeicher in Ver­ bindung steht, wie es im einleitenden Teil des Patentan­ spruches definiert ist.
Ein solches Gerät ist aus dem Fachbeitrag "Aufbau eines PROM-Programmers" in "Der Elektroniker", Heft 2, 1982, Seiten 28 bis 40, beschrieben. Bei dem bekannten Verfahren zum Kopieren und Modifizieren des Inhalts eines PROMs, bei dem sowohl eine neue Hardware, ein neuer PROM als auch ein gegebenenfalls geänderter nur zu duplizierender PROM- In­ halt eine Rolle spielt, verwendet eine EPROM-Karte, in der das Betriebsprogramm abgespeichert ist und arbeitet nur mit einem Schreibanweisungsalgorithmus.
Ein weiteres Gerät wird in der Zeitschrift "Electronics", OHM-sha Ltd., September 1983, Seiten 945-947, beschrie­ ben.
Beispielsweise arbeitet das sogenannte "Quick-Program" von Fujitsu Ltd. in der im folgenden beschriebenen Weise:
  • a) Mit einem Impuls von 1 ms werden Daten in eine Adresse A geschrieben und danach sofort zur Bestätigung wieder gelesen.
  • b) Der Vorgang von a) wird maximal zwanzigmal wieder­ holt, bis die Daten korrekt in die Adresse A geschrie­ ben worden sind.
  • c) Sind die Daten nach dem n-ten Durchlauf des Schreibvorgangs korrekt in die Adresse A geschrieben worden, werden weitere Daten mit einem Impuls von n ms in die Adresse A geschrieben.
  • d) Die Schritte a) bis c) werden für alle Adressen wiederholt.
Im folgenden wird ein herkömmlicher Schreiber für einen programmierbaren Lesespeicher anhand von Fig. 2 be­ schrieben, die die Struktur des herkömmlichen Schrei­ bers zeigt.
Fig. 2 zeigt einen Zentralrechner 1, Speicher 2 und 3, eine Datenleitung (Bus) 4 und einen programmierbaren Lesespeicher 5. Der Zentralrechner 1, die Speicher 2 und 3 und eine Datenleitung 4 bilden einen herkömmli­ chen Schreiber für einen programmierbaren Lesespeicher, der Daten in den programmierbaren Lesespeicher 5 schreibt.
Der Zentralrechner 1 gibt über die Datenleitung 4 Lese- und Schreibbefehle an die Speicher 2 und 3 und den programmierbaren Lesespeicher 5. Ein System-Programm und ein erstes Schreibmittel (= Schreibanweisung) sind in dem Speicher 2 abgelegt, während die Daten, die in den programmierbaren Lesespeicher 5 geschrieben werden sollen, im Speicher 3 stehen.
Im Betrieb liest der Zentralrechner 1 über die Daten­ leitung 4 das System-Programm und die erste Schreiban­ weisung, die in Speicher 2 abgelegt sind, und schreibt die Daten aus Speicher 3 in den programmierbaren Lese­ speicher 5. Wenn der Schreiber für den programmierbaren Lesespeicher von Fig. 2 Daten mit einer zweiten Schreibanweisung, die sich von der ersten Schreibanwei­ sung aus Speicher 2 unterscheidet, in den programmier­ baren Lesespeicher 5 schreiben soll, muß das System-Programm gegen ein dementsprechendes ausgetauscht wer­ den. Demzufolge ist es nicht möglich, auf einfache Weise Daten mit einer zweiten Schreibanweisung in den programmierbaren Lesespeicher 5 zu schreiben.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Schreiber für einen programmierbaren Lesespeicher zu schaffen, der in der Lage ist, Daten mit einer anderen als der in dem zugehörigen Speicher abgelegten Schreibanweisung in einen programmierbaren Lesespeicher zu schreiben, ohne daß das System-Programm gewechselt werden muß.
Diese Aufgabe wird durch ein Gerät nach dem Patentanspruch gelöst.
Im folgenden soll die Erfindung anhand der beigefügten Zeichnung näher erläutert werden.
Dabei zeigt:
Fig. 1 ein Blockdiagramm der Struktur eines Schreibers für einen programmierbaren Lesespeicher in einem bevorzugten Aus­ führungsbeispiel nach der Erfindung und
Fig. 2 ein Blockdiagramm der Struktur eines herkömmlichen Schreibers für einen pro­ grammierbaren Lesespeicher.
Fig. 1 zeigt einen Zentralrechner 1, Speicher 2, 3 und 7, eine Datenleitung 4, einen programmierbaren Lese­ speicher 5 und eine Schnittstelle 6. Der Zentralrechner 1, die Speicher 2, 3 und 7, die Datenleitung 4 und die Schnittstelle 6 bilden einen Schreiber für einen pro­ grammierbaren Lesespeicher.
Die Schnittstelle 6 schreibt eine zweite Schreibanwei­ sung in den Speicher 7 und wird beispielsweise von einer Anschlußeinheit an einen Lesespeicher, einem GPIB, einer Parallel-Schnittstelle, einem RS-232C oder von einer integrierten Schaltung (IC) gebildet. Die zweite Schreibanweisung unterscheidet sich von der ersten Schreibanweisung. Die zweite Schreibanweisung schreibt entsprechend einem neuen Algorithmus, der von dem Gerätehersteller geliefert wird, Daten in den pro­ grammierbaren Lesespeicher 5. Der Speicher 7 speichert die zur Schnittstelle 6 gegebene Schreibanweisung ab.
Im Betrieb liest der Zentralrechner über die Datenlei­ tung 4 die zur Schnittstelle 6 gegebene zweite Schreib­ anweisung und schreibt diese in den Speicher 7. Dann gibt der Zentralrechner 1 den Befehl, entsprechend dem System-Programm in Speicher 2 und der zweiten Schreib­ anweisung in Speicher 7 die in Speicher 3 abgelegten Daten in den programmierbaren Lesespeicher 5 zu schrei­ ben. Auf diese Weise werden die Daten entsprechend der zweiten Schreibanweisung in den programmierbaren Lese­ speicher 5 geschrieben.
Die in der vorstehenden Beschreibung, sowie in den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen wesentlich sein.
Bezugszeichenliste
1 Zentralrechner
2 Speicher
3 Speicher
4 Datenleitung
5 Programmierbarer Lesespeicher
6 Schnittstelle
7 Speicher.

Claims (3)

  1. Gerät zum Beschreiben von programmierbaren Lese­ speichern (PROMs) (5) mit
    • - einem ersten Speicher (2), in dem ein System-Programm und ein Schreibanweisungsalgorithmus ent­ halten sind,
    • - einem Datenspeicher (3), in dem die in den PROM (5) einzuspeichernden Daten enthalten sind, und
    • - einer CPU (1), die dem System-Programm entsprechend die Daten aus dem Datenspeicher (3) in den PROM (5) einschreibt, und mit dem ersten Speicher (2) und dem Datenspeicher (3) in Verbindung steht,
  2. gekennzeichnet durch
    • - einen weiteren Speicher (7), zur Speicherung eines weiteren, von dem ersten Schreibanweisungsalgorith­ mus verschiedenen Schreibanweisungsalgorithmus, der jedoch nicht das bereits ablaufende System-Programm enthält, und
    • - eine Schnittstelle (6), von der die CPU (1) ent­ sprechend dem System-Programm den zweiten Schreib­ anweisungsalgorithmus in den weiteren Speicher (7) einschreibt,
  3. wobei das System-Programm die CPU (1) veranlaßt, nach einem Einlesen eines zweiten Schreibanweisungsalgorith­ mus in den weiteren Speicher (7), entsprechend dieses zweiten Schreibanweisungsalgorithmus und des System-Programms im ersten Speicher (2) Daten aus dem Daten­ speicher (3) in den PROM (5) zu schreiben.
DE3642142A 1985-12-25 1986-12-10 Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs) Expired - Fee Related DE3642142C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985200528U JPS62110797U (de) 1985-12-25 1985-12-25

Publications (2)

Publication Number Publication Date
DE3642142A1 DE3642142A1 (de) 1987-07-02
DE3642142C2 true DE3642142C2 (de) 1998-01-29

Family

ID=16425806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3642142A Expired - Fee Related DE3642142C2 (de) 1985-12-25 1986-12-10 Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs)

Country Status (3)

Country Link
US (1) US4783737A (de)
JP (1) JPS62110797U (de)
DE (1) DE3642142C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치
JPH0474225A (ja) * 1990-07-17 1992-03-09 Meisei Electric Co Ltd システムデータのコピー方法及びコピー用アダプタ
JPH05307616A (ja) * 1992-04-30 1993-11-19 Hitachi Ltd 半導体装置
KR100330164B1 (ko) 1999-04-27 2002-03-28 윤종용 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638430A (en) * 1983-07-15 1987-01-20 United Technologies Corporation EAROM and EEPROM data storage management
JPS60177498A (ja) * 1984-02-23 1985-09-11 Fujitsu Ltd 半導体記憶装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Aufbau eines PROM-Programmers" in: Der Elektroniker, Heft 2, S. 38-40 *
"E-PROM sets up E-PROM burner" In: Electronics, 10. März 1982, S. 192 *
"Silicon Support Redefined" In: Electronics, 15. Juli 1985, S. 13 *

Also Published As

Publication number Publication date
DE3642142A1 (de) 1987-07-02
US4783737A (en) 1988-11-08
JPS62110797U (de) 1987-07-15

Similar Documents

Publication Publication Date Title
DE69322998T2 (de) Verfahren und Vorrichtung für die Umwandlung von Bilddaten in einem Printer
DE69326175T2 (de) Daten-Reprogrammierungsverfahren in einem EEPROM und in einer EEPROM-Karte
DE2844357A1 (de) Speichererweiterung
DE3788502T2 (de) Verfahren zur zuweisung einer leiterplattensteckplatznummer.
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE2432608A1 (de) Speicheranordnung fuer datenverarbeitungseinrichtungen
DE2926322A1 (de) Speicher-subsystem
DE2718551B2 (de)
DE3227292A1 (de) Elektronische steuereinrichtung
DE68925376T2 (de) In Direktabbildung und in Bankabbildung wirksamer Informationsprozessor und Verfahren zum Schalten der Abbildungsschemas
DE3506592C2 (de) Aufzeichnungsgerät
DE3642142C2 (de) Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs)
DE69734910T2 (de) Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät
DE1549486A1 (de) Verfahren zur Datenuebertragung zwischen mindestens einer zentralen Recheneinheit und mehreren externen Speichern
DE3931389C2 (de) Vorrichtung zur Erfassung der Koinzidenz von in einer Pufferspeichersteuerung abgespeicherten Operanden
DE1499286A1 (de) Datenbearbeitungsanlage
DE69130400T2 (de) Netzwerk und Verfahren zur Datenübertragung zwischen einem programmierbaren Steuergerät und mehreren Verarbeitungseinheiten
DE69518465T2 (de) Verarbeitungseinheit mit Erkennung eines Byteausrichtungsmechanismuses im Speicherkontrollmechanismus
DE3326898C2 (de) Datenverarbeitungsmaschine
DE2419836C3 (de) Schaltungsanordnung zur Durchführung von Unterprogramm-Sprungbefehlen in Datenverarbeitungsanlagen
DE4018969C2 (de)
DE4114545C2 (de) Schaltungsanordnung für einen Mikrocomputer
DE3235264A1 (de) Datenverarbeitungsvorrichtung und -verfahren
DE60210637T2 (de) Verfahren zum transferieren von daten in einer elektronischen schaltung, elektronische schaltung und zusammenhangeinrichtung
DE3534871C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 16/06

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee