DE2844357A1

DE2844357A1 - Speichererweiterung

Info

Publication number: DE2844357A1
Application number: DE2844357A
Authority: DE
Inventors: William D Baxter; Robert Lee Metz
Original assignee: Bunker Ramo Corp
Current assignee: Allied Corp
Priority date: 1977-10-12
Filing date: 1978-10-11
Publication date: 1979-04-19
Also published as: FR2406283A1; GB2005880B; JPS5464936A; US4158227A; GB2005880A

Description

Speicher er weit erung

Die vorliegende Erfindung "bezieht sich auf Speicher-Srweiterungseinrichtungen. Insbesondere "bezient sich die Erfindung auf eine Vorrichtung zur Speichererweiterung, die nur einen "minimalen Aufwand an logischen Schaltungs einrichtungen erfordert und auf die Ausführung eines speziellen IPunktionscodes anspricht.

Typische Einrichtungen nach dem Stand der Technik, die zur Speichererweiterung dienen , finden sieh in den US-Patentschriften 3 984 818 (Gnadeherg), 3 972 025 (Taddei) und 3 970 999 (Elward). Herkömmliche Einrichtungen erfordern das wiederholte Decodieren des Seitenaddresierungsschemas, wie es "beispielsweise im Patent von Elward der EaIl ist ,und eine relativ umfangreiche und komplizierte logische Schaltungseinrichtung.

9.09816/0934

TELEFON (O8S) 22 28 62

TELEX OB-SS 3BO TELEKOPiERER

28U357

Die vorliegende Erfindung beseitigt die dem Stand der Technik anhaftenden Probleme und schafft ein Seitenspeichersystem zur Speichererweiterung, welches keine wiederholte Decodierung erfordert und den dazu benötigten Hardware-Aufwand überflüssig macht. Im Gegensatz zu den herkömmlichen Geräten benötigt die vorliegende Erfindung kein Speicherregister oder die wiederholte Umsetzung und Decodierung des Seitensystems. Statt dessen wird ein einzelnes Bit gesetzt, wenn erkannt wurde, daß eine spezielle Seite ausgewählt wurde, wobei das Bit gesetzt bleibt, bis eine unterschiedliche Seite nachfolgend ausgewählt wird. Polglich wird das wiederholte Decodieren, was sowohl fest verdrahtete Hardware als auch zusätzliche Verarbeitungszeit benötigt, minimiert. Insbesondereist eine Logik zur Verwendung mit gedem Speichermodul vorgesehen. Die mit jedem Modul verwendete zusätzliche Logik empfängt Signale von einer zentralen Verarbeitungseinheit (CBU) oder einem E-/A-Gerät, welches in direkten Speicherzugriff (DMA) arbeitet, und die Logik gibt in Abhängigkeit hiervon ein spezielles Steuersignal ab. Das Steuersignal wird auf einen hohen Pegel gesetzt, wenn das der Logik zugeordnete spezielle Modul adressiert war, es verbleibt niedrig, wenn das Modul nicht adressiert war. Für nachfolgende Adressen verbleibt das Steuersignal hoch, wodurch das Erfordernis dauernder Decodierung, wiederholter Adressierung und Speicherung des Speicher-Erweiterungscodes vermieden wird.

Es ist demnach ein Ziel der vorliegenden Erfindung, die dem Stand der Technik anhaftenden Hachteile zu beseitigen.

Ein weiteres Ziel besteht aarin, eine Speichererweiterung durch Verwendung eines verstreuten logischen Netzwerkes zu schaffen.

309816/0934

28U357

Ein zusätzliches Ziel der Erfindung besteht darin, eine Sp ei eher erweiterung unter Verwendung einer iia Speicher enthaltenen Logik zu schaffen.

Ein weiteres Ziel der Erfindung besteht darin, eine Einrichtung zum Auswählen einer speziellen Speicherkonfiguration in Abhängigkeit von einem Programmbefehl zu schaffen.

Ein zusätzliches Erfindungsziel besteht darin, ein neu zu konfigurierendes Speichersystem anzugeben, bei dem verschiedene Moduln in Bezug auf die Konfiguration aufs neue mit Markierungen versehen werden können.

Ein zusätzliches Srfindungsziel besteht darin, eine auf einen Programmbefehl ansprechende Einrichtung zur Speicherauswahl zu schaffen, sowie eine Anordnung, die auf Geräte für direkten Speicherzugriff (DMA) anspricht und von diesen betätigt wird.

Ein weiteres Ziel der Erfindung besteht darin, eine Einrichtung anzugeben, zum Freigeben eines speziellen Speichermoduls ,innerhalb einer Konfiguration aus mehreren derartigen Moduln, welche .auf die Erkennung eines Codes anspricht, der den Block anzeigt, sowie die Seitennummer, welche das Modul identifiziert.

Weitere Ziele und Vorteile der Erfindung ergeben sich aus der folgenden Figurenbeschreibung, in der ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert ist. Es zeigen:

Fig. 1 ein typisches Seitenspeichersystem,

Fig. 2 eine Veranschaulichung der vorliegenden Erfindung, wobei diese auf ein Speichermodul innerhalb des in

909816/0934

28U357

Pig. 1 dargestellten Systems angewendet wird.

Pig. 3 eine detaillierte Darstellung der Verbindung zwischen der in Pig. 1 dargestellten Zentraleinheit und der in Pig. 2 dargestellten Logik,

Pig. 4 ein detailliertes Diagramm der in Pig. 2 dargestellten Logik, und

Pig. 5 eine spezielle Schaltungsanordnung, die den in Pig. 4 gezeigten Adressdecoder darstellt.

Pig. 1 zeigt ein typisches Speicherorganisationssystem, in dem die Zentraleinheit (CBU) 2 über einen gemeinsamen Bus 4- mit mehreren Speichermoduln 6 verbunden ist. Weiterhin sind an den Bus 4 mehrere E-/A-Geräte 8 angeschaltet. Bei der normalen Operation liefert das Seitensystem, das in der Zeichnung durch die Verteilung der Speichermoduln angedeutet ist, zusätzliche Speicherkapazität für ein Rechnersystem, wobei diese zusätzliche Speicherkapazität über die Anzahl der normalerweise durch einen Befehl addresierbaren Speichersteilen hinausgeht. Die vorliegende Erfindung schafft zugehörig zu jeder Speichereinheit 6 einen Logikteil 10, wie in Pig. 2 angedeutet ist. Die Aufgabe des Logikteils 10 besteht darin, ein Preigabesignal 12 zu liefern, welches die Auswahl spezieller Adressen in dem Speicherabschnitt 14 der Speichermoduln 6 gestattet. Die Logik 10 kann physikalisch gesehen Teil des Speichers 6 sein, zusammen mit dem Speicher 14, oder aber die Logik kann anderswo angeordnet sein, jedoch einem speziellen Modul zugeordnet. Die aktuelle Anordnung wird bei der folgenden Beschreibung als "AN" dem Modul bezeichnet, dies geschieht jedoch lediglich zur vereinfachten Darstellung und beinhaltet keinerlei Beschränkung der Erfindung.

Pig. 3 zeigt das grundlegende System im einzelnen. Insbesondere ist, wie man aus der Zeichnung ersieht, die Zen-

909816/093A

traleinheit (CPU) 2 an den Bus 4 geschaltet, letztere umfaßt einen Adressbus 10 mit sechzehn Bits und einen Datenbus 18 mit acht Bits. Der Bus enthält weiterhin verschiedene Identifizierungsleitungen, die verschiedene Steuarfunktionen erfüllen. Unter diesen Identifizierungsleitungen sind spezielle Leitungen, die einen EA-Schreibbefehl angeben, ebenso wie die Tatsache, daß ein DMA-Gerät ^Gerät mit direktem Speicherzugriff) den Bus anfordert. (Auf den Bus will). Der SA-Schreib" (ΙΟ-write)-Befehl oder IOW-Befehl wird im nachfolgenden erläutert. Der Logikteil 10 enthält einen Adressdecoder 20, der Adressdaten vom Bus 16 empfängt, sowie von der Identifizierungsleitung, um anzuzeigen, daß ein IOW-Befehl ausgeführt wird. Ein solcher Decoder 20 befindet sich an jeder Speichereinheit 6. In äquivalenter Weise ist die Logik 10 ( und somit der Decoder 20) jeder der sechzehn Seiten, die in einem speziellen Block verwendet werden, zugeordnet, oder anders ausgedrückt: Die Logik 10 und somit der Decoder 20, befinden sich auf jeder der sechzehn Seiten. Der Decoder 20 liefert ein Ausgangssignal auf den Adresse-2000-oder Adresse-2002-Leitungen 22 bzw. 24, abhängig von einer Adresse von 2000 oder 2001 auf dem Adressbus 16. "Über die Leitung wird der Decoder durch den Blockauswahlkomparator 28 in jeder der sechzehn Seiten eines speziellen Blocks freigegeben» Es ist klar, daß jedem Block mit sechsehn Speichersexten ein Blockauswahlkomparator zugeordnet sein kann und mit jedem der sechzehn Speichermoduln verbunden sein kann. Entsprechende Betrachtungen gelten.für den Decoder 20. Die Arbeitsweise des Komparators erfolgt in Abhängigkeit von vier, einen Block Identifizierungscode übertragenden Latenleitungen des Datenbusses 18. Wird der spezielle Block ausgewählt, was durch den Code auf den vier Leitungen 30 angezeigt wird, gibt der Komparator 28 ein Ereigabesignal auf einer Leitung 26 an den Decoder 20. Soweit jede Seite eines speziellen Blocks dieselbe Blockidentifizierungsnummer besitzt liefert der Decoder 20 für jede der sechzehn Seiten in einem speziellen Block ein

909816/0934

Ausgangssignal auf der Leitung 22 oder 24, abhängig davon, ob der Inhalt des Adressbusses 16 die Zahl 2000 oder 2001 darstellt. Zusätzlich, liefert der Bloekauswahlkomparator 28 das Freigabesignal 26 zu einem Seitenauswahlkomparator 32, der ebenfalls vier Leitungen 34 vom Datenbus 18 empfängt, diese vier Leitungen 34 übertragen die Seitenaus Wahlinformation. Bei den vier Leitungen 30 und den vier Leitungen 54- handelt es sich, um unterschiedliche Leitungen auf den Bus 18. Der Komparator 32 liefert ein Signal bei 36, welches die spezielle für die Adressierung ausgewählte Seite angibt. Das Seitenauswahlwignal 36 wird an D-Flip-Flops 38 und 40 gegeben, zusammen mit den Ausgangssignalen 22 und 24 des Decoders 20. Für den Fachmann ist klar, daß andere Flip-Flops oder Sperr-bzw. Speichereinrichtungen verwendet werden können. Dem obigen Vorgang entsprechend wird ein spezielles der beiden Flip-Flops 38 oder 40 für eine eine spezielle Seite in einem speziellen Block darstellende Speichereinheit getriggert, in Abhängigkeit von dem Aktivierungszustand der Signale 22 oder 24. D.h. , falls die Adresse 2000 erfaßt wurde, wird das Flip-Flop 38 hierdurch aktiviert, wohingegen beim Erfassen der Adresse 2001 das Flip-Flop 40 aktiviert würde. Das ausgewählte Flip-Flop würde umschalten, um auf einer der Leitungen 42 oder 44 ein hohes Ausgangssignal zu liefern, falls das Seitenauswahlsignal 36 hoch wäre. HLe vorstehend bereits erläutert wurde, wäre das Ausgangssignal in einem hohen Zustand, wenn und nur wenn sowohl der Blockaus wahlkomparator 28 die Adresse für den speziellen Block, in dem die Speichereinheit vorliegt, erfaßt und der Seitenauswahlkomparator 32 feststellt, daß die Seitenadresse innerhalb des speziellen Blocks derjenigen der speziellen Speichereinheit entspricht. Das entsprechende Flip-Flop, also entweder 38 oder 40, liefert daher ein Ausgangssignal auf der Leitung 42 oder 44, abhängig davon, welche der Adressleitungen 2000 oder 2001 aktiv ist, was eine Anzeige dafür ist, ob die Zentraleinheit eine Speicherauswahl für

90981 6/0934

28AA357

sich selbst ausführt oder für ein DMA-Gerät.

Eine der durch den Bus "bereitgestellten Identifizierungsleitungen, die durch das DMA-Gerät oder die Zentraleinheit "bereitgestellt werden kann, ist als DMA-Aktiv-Leitung 45 gekennzeichnet. Diese Leitung führt zu zwei Auswahl-UND-Gliedern 46 und 48. Die "UND-Glieder empfangen entweder die DMA-Aktiv-Leitung, oder die entsprechende Negation. Der Negator 50 kann dazu verwendet werden, das DMA-Signal an das UND-Glied 46 zu führen. Eines der "beiden UND-Glieder liefert folglich ein hohes Signal, wenn der spezielle Block und die spezielle Seite ausgewählt wurden, entsprechend der effektiven Adresse, der Seite nit der darin enthaltenen Speichereinheit und unter der Voraussetzung, daß das entsprechende DM-Signal zusammen mit den 2000- und 2001-Adresssignalen geliefert wird.

Der Vorteil, den Adressdecoder 20 zu verwenden, um Ausgangssignale 22 und 24 in Abhängigkeit von der speziellen Adresse (2000 oder 2001) zu erzeugen, wobei die Adressen anzeigen, ob der Speicher durch die Zentraleinheit oder im direkten Speicherzugriff verwendet wird, wird nachfolgend erläutert. Es ist hervorzuheben, daß, wenn einmal eine spezielle Seite in einem Block ausgewählt wurde, ein Ausgangssignal eines speziellen Flip-Flops 38 oder 40, abhängig davon, ob die Zentraleinheit oder ein DMA-Gerät den Speicher benutzt, in hohem Zustand verbleibt. Nimmt man an, daß die Zentraleinheit betriebsweise gewählt ist, und daß sich die Ausgangsleitung auf die Auswahl der speziellen Seite hin in hohem Zustand befindet, so liefert das Verknüfpungsglied 46 ein Ausgangssignal und gibt dadurch die Seite über das Verknüpfungsglied nur dann frei, wenn das DMA-Aktiv-Signal einen niedrigen Wert hat. Nimmt man an, daß nachfolgend entschieden wird, eine separate Seite innerhalb desselben Blocks zur Vervrendung durch ein DMA-Gerät zur Verfugung zu stellen , _s0 sperrt das DMA-Signal das Vernküpfungsglied 46, jedoch nicht das Flip-Flop 38. Folglich verbleibt der Ausgang 42 in hohem

90981 S/0934

- /ILf

Zustand. Eine anschließende Auswahl einer separaten Seite für die DKA-Speicheroperationen würde auf der zu dieser Seite gehörigen Leitung 44 ein hohe? Signal zur Folge haben. Dementsprechend k3nn die Leitung 42 für eine Seite in einem Block hoch sein, und die Leitung 44 kann für eine zweite Seite innerhalb desselben Blocks in hohem Zustand sein. Mit dem entsprechenden Umschalten des DMA-Aktiv-Signals zwischen dem hohen und niedrigen Zustand wurden die betreffenden Seiten in entsprechender Weise abwechselnd ausgewählt und nicht-ausgewählt werden, wobei die verbleibenden Seiten in dem Block nicht tangiert wurden. Somit kann die Zentraleinheit mit einer Speicherübersicht arbeiten, vrährend die DMA-Geräte mit einer anderen Speicherübersieht arbeiten können, und der Wechsel zwischen den Speicherübersichten (maps) kann ausgeführt v/erden, ohne daß separate EA-Schreibbefehle ausgeführt werden; statt dessen erfolgt lediglich der Wechsel vom Zustand DMA in den Zustand nicht-DMA, und umgekehrt.

Fig. 4 zeigt die speziellen Bauteile, die bei der Anordnung in Fig. 3 verwendet werden, insbesondere ist der Adressdecoder 20 dargestellt, der als Eingangssignale die Signale Blockauswahl-Freigabe (ENB, enable) und EA-schreib (IOW) sowie die sechzehn Eingangssignale von dem Adressbus empfängt. Zwei Ausgangssignale sind als Signale A2000 und A2001 dargestellt. Eine spezielle Ausführungsform des Decoders ist in Fig. 5 gezeigt, wobei die fünfzehn invertierten Formen der Adresssignale A. bis -Α*.,-, sowie die Signale "Blockauswahl" (BLK SEL) und IOW an ein UND-Glied gegeben werden. Die Adressleitung A 13? "bei der es sich um die einzige nichtinvertierte Signalleitung handelt, liefert entsprechend ein Ausgangssignal vom UND-Glied 56 für den Fall, daß das Signal in hohem Zustand ist und sämtliche übrigen Signale niedrig sind. Darüber hinaus ist es erforderlich, daß die Signale "Blockauswahl" und "IOW" hoch sind. Der Ausgang des "Verknüpfungsgliedes 56 wird anschließend den UND-Gliedern

909816/0934

JiS

und 60 zugeführt, um die Ausgangssignale zu liefern, die anzeigen, daß die Adresse entweder 2000 oder 2001 ist. Insbesondere wird die erste Adressleitung AO als Eingangsgröße dem Verknüpfungsglied 58 zugeführt, während der invertierte Vert von AO an das Verknüpfungsglied 60 gelegt wird. Sind dementsprechend die Adressleitungen AO und A13 in hohem Zustand, was bedeutet, daß die Adresse 2001 ausgewählt wird, liefert das Verknüpfungsglied 58 ein hohes Ausgangssignal, wohingegen, falls die Adressleitung 13 'im hohen Zustand ist oder keine andere Adressleitung hoch ist, das Ausgangssignal des Verknüpfungsgliedes 60 hoch ist, was die Adresse 200 bedeutet .

Sei nun wiederum Fig. 4- betrachtet. Die Vergleicher oder Komparatoren 28 und 32 empfangen Eingangsleitungen DO bis D3, bzw. W- bis D7, von dem Datenbus 18. Die Signale auf den Leitungen werden mit den Eingangssignalen auf den geschalteten Leitungen 62 und 6A- verglichen. Die Schalter 66 sind im Logikteil der Speichereinheit vorgesehen und können je nach Wunsch geöffnet und geschlossen werden, um irgend einen gewünschten Seiten - und Block-Code zu liefern, der die Adresse einer speziellen-Speichereinheit beschreibt.

Die Flip-Flops 38 und 40 empfangen, wie aus der Zeichnung hervorgeht, Eingangssignale von dem Seitenauswahlkomparator und dem Adressdecoder, sowie Setz - und invertierte Rücksetz - Signale, die durch das Verknüpfungsglied 70, bzw. 72 erzeugt werden in Abhängigkeit von einem Initialisierungssignal, das durch das System geliefert wird, wenn es gestartet oder neu gestartet wird. Folglich wird ein invertiertes Setz - oder ein invertiertes Rucksetz-Signal von dem Verknüpfungsglied 70 oder 72 in Abhängigkeit vom Setzen des Schalters 7^ abgegeben, was anzeigt, ob die spezielle Speichereinheit diejenige Seite, bei der beim Initialisieren des Systems ein Fehler auftritt, enthält oder nicht. Für den Fall, daß die Einheit tatsächlich diese fehlerhafte Seite (default page),bewirkt das Initiali-

909816/0934

M₆

28ΛΑ357

sierungssignal entsprechend ein Setzen oder Rücksetzen der Flip-Flops 38 und 40, um in erfindungsgemäßer Weise die Aktivierung dieser Seite für jeden Block bei einer derartigen Initialisierung eines Systems zu bewerkstelligen. Die in Fig. 4 gezeigten Bauelemente sind von der Firma Texas Instruments, Dallas, 'Texas, beispielsweise unter folgenden Typenbezeichnungen erhältlich: Flip-Flops 38, 40 - SN 7474; Negatoren beispielsweise 50 FN 7404; NAND-Glieder 70, 72 - 7400; UND-Glieder, z.B. 46, 48 - SIT 7408; ODER-Glieder, z.B. 52, SN 7432; Komparatoren oder Yergleicher 28, 32 - SN 7485.

Sin Rechnersystem kann irgend eine Anzahl von Blöcken und Seiten verwenden. In einem speziellen System werden acht Blocks verwendet, und die Anzahl von Seiten kann zwischen null und sechzehn variieren. Zu irgend einem gegebenen Zeitpunkt ist eine Seite in jedem Block ausgewählt, wohingegen die verbleibenden Seiten nicht ausgewählt sind. Die in irgendeinem Block speziell ausgewählte Seite ist unabhängig von der Seitenauswahl irgendeines anderen Blocks. Eine Übersicht (map) der Seitenverwendung kann somit für irgendeine spezielle Aufgabe (task) vorgesehen sein und für andere Aufgaben geändert werden.

Beim Betrieb wird die Seitenauswahl durch einen speziellen Befehl, nämlich den EA-Schreib oder IOW-Befehl bewirkt. Dieser Befehl besitzt ein Feld von acht Datenbits beim vorliegenden Ausführungsbeispiel, jedoch können selbstverständlich andere Formate verwendet werden wie für den Fachmann ohne weiteres verständlich ist. Für das acht-Block-System werden beispielsweise drei Bits Null-zwei zum Identifizieren des zu addierenden Blocks verwendet. Vier Bits werden verwendet, um die ausgewählte Seitennummer zu identifizieren, und ein Bit braucht nicht verwendet zu werden, es wird hier auf festem eins-Pegel (hoch oder high) gehalten. Als Festbit wird hier willkürlich das Bit drei gewählt. Die genannten Bits bilden das Datenfeld.

909816/0934

In einem Befehlsschema, welches den Funktionscode, ein Adressenfeld und ein Datenfeld verwendet, und bei dem die Adressen 2000 und 2001 (Hexadezimal) für die speziell oben geschilderten Aufgaben ausgewählt wurden, wird eine Auswahl der Seite drei aus Block 5 unter Steuerung der Zentraleinheit durch die Ausführung folgenden Befehls bewirkt :

IOW, 2000_i6i 3D₁₆ .

Um für den direkten Speicherzugriff (DMA) Speicher bereitzustellen, würde der Befehl lauten:
IOW

Ist einmal der Befehl "ausgeführt", ist die gewünschte Seite ausgewählt, und nachfolgende Befehle brauchen keine Seitenzahl zu spezifizieren. Ein Flip-Flop hält die ausgewählte Seite im ausgewählten Zustand, bis die nächste Ausführung eines IOW-Befehls für denselben Block geschieht.

Ein bevorzugter Gedanke der Erfindung liegt folglich darin, eine Einrichtung für die Erweiterung der Speicherkapazität unter Verwendung einer den Speichermoduln zugeordneten Logik zu schaffen. Die Logik bewirkt die Auswahl einer von mehreren Seiten, von denen jede im wesentlichen dieselbe Adresse aufweist. Die Einrichtung bewirkt die Auswahl durch Verwendung eines speziellen Befehls, sie enthält eine Decodiereinrichtung für spezielle Bits in dem Befehl.

909818/0934

-11-

e e r s e

it

Claims

PATSMTANWALTc A. GRUNECKER

QPL-ING.

H. KINKELDEY

DR PiG.

^W· STOCKMAlR

DR ING AeE CAlTECHI

K. SCHUMANN

CW REA NAT ■ ^=L-PHYS

P. H. JAKOB

QPC-ING

G. BEZOLD

DR RER NAT "

8 MÜNCHEN

MAXIMILIANSTRASSS

11. Okt. 1978 P 13 179 - 57/hn

Patentansprüche

¹IJ Einrichtung zum programmierbaren Abbilden eines Seitenspeichers eines Rechnersystems mit einer zentralen Verarbeitungseinheit, mehreren Speichereinrichtungen, mindestens einem Speicherblock, wovon mindestens einer wenigstens zwei der Speichereinrichtungen umfaßt und einem die zentrale Yerarbeitungseinheit mit den Speichereinrichtungen verbindenden Bus, gekennzeichnet durch eine erste Einrichtung (28, 32), die in Abhängigkeit eines Programmbefehls zum Auswählen einer ersten der mindestens zwei Speichereinrichtungen (6) in einem ersten der wenigstens einmal vorhandenen Blöcke ein erstes Ausgangssignal liefert und einen ersten Zustand definiert, in welchem die erste Speichereinrichtung ausgewählt wird, wenn eine Stelle innerhalb des ersten Speicherblocks adressiert wird, und einer zweiten Einrichtung (38, 40), die an die erste Speichereinrichtung angeschlossen ist, um den ersten Zustand aufrecht zu erhalten, bis ein anderer Programmbefehl eine zweite der mindestestens zwei Speichereinrichtungen auswählt,

909 816/0934

TELEFON (089) 22 28 62 TELEX OS-QS 380 TELEGRAMME MONAPAT TELEKOPIERER

und um immer dann Zugriff zu der ersten Speichereinrichtung (6) ohne das Erfordernis einer Decodierung unter den mindestens zwei Speiehereinrichtungen zu ermöglichen, wenn der erste Block während des Aufrechterhaltene des ersten Zustandes adressiert ist.

2. Einrichtung nach Anspruch 1 zur Verwendung in einem Rechnersystem mit wenigstens einem weiteren Speicherblock, gekennzeichnet durch eine Decodiereinrichtung (28), die auf über den Bus (4) übertragene Adresse anspricht und ein erstes Blockauswahlsignal immer dann liefert, wenn der erste der Speicherblöcke adressiert wird, wobei die zweite Einrichtung (28, 40) Zugriff zu der ersten Speichereinrichtung verschafft in Abhängigkeit von dem ersten Blockauswahlsignal, bis der andere Programmbefehl die zweite der wenigstens zwei Speichereinrichtungen (6) auswählt.

5. Einrichtung nach Anspruch 2, dadurch gekennzeichnet , daß Eingabe - Ausgabegeräte (EA-Geräte) (8) vorgesehen sind mit einer Einrichtung für den Zugriff zu den Speichereinrichtungen (6), daß die Eingabe-/Ausgabegeräte (8) an den Bus (4) angeschaltet sind, daß eine auf einen Programmbefehl ansprechende Einrichtung vorgesehen ist zum Definieren eines zweiten Zustandes, in dem eine der wenigstens zwei Speichereinrichtungen (6) immer dann ausgewählt wird, wenn die zentrale Verarbeitungseinheit (2) auf den ersten Speicherblock zugreift, sowie zum Definieren eines dritten Zustandes, in dem eine weitere der wenigstens zwei Speichereinrichtungen immer dann ausgewählt wird, wenn eines der E/A - Geräte (8) auf den ersten Speicherblock zugreift, bis ein Programmbefehl eine andere Speichereinrichtung für den Zugriff in entweder den zweiten oder dritten Zustand auswählt.

909818/0934

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet , daß es sich bei der einen und der weiteren der wenigstens zwei Speichereinrichtungen (6) vm dieselbe Speichereinrichtung handelt.

5. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die E/A-Geräte (8) auf die Speichereinrichtungen (6, 14) in direkter Speicherzugriffs-Betrlebsart (DMA) zugreifen, und daß eine auf die zentrale Verarbeltungseinrichtung (2) ansprechende Logikeinrichtung (10) vorgesehen Ist, um den Zugriff auf die Speiehereinrichtungen (δ, 14) durch die E/A-Geräte (8) in dem direkten SpeichersugriffH-Betriebszustand zu ermöglichen oder freizugeben,

6. Einrichtung nach Anspruch 5₅ dadurch gekenn — z- e I c h η e t , daß jede der Speiehereinrichtungen (14) auf einem separaten Modul zusammen mit der zugehörigen IiOgikanordnung (10) ausgebildet ist.

7- Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß jede der Speichereinrichtungen (14) auf einem separaten Modul ausgebildet ist und jeweils eine der ersten und zweiten Einrichtungen aufweist.

8* Einrichtung nach Anspruch 7₅ dadurch gekennzeichnet, daß jede der Speiehereinrichtungen (14) zusammen mit der zugehörigen ersten und zweiten Einrichtung auf einem separaten Modul ausgebildet ist.

9. Einrichtung nach Anspruch 1, dadurch gekennz e i c h η e t , daß jede Speichereinrichtung (14) eine Speicherseite umfaßt, daß die erste und zweite Einrichtung eine bistabile Einrichtung enthalten zum Erzeugen des ersten Signals zwecks Freigabe einer ersten Seite Innerhalb eines ersten Speicherblocks In Abhängigkeit von der durch die zentrale Verarbeitungseinrichtung (2) über den Bus (4) über—

909816/0934

28U357

tragenen Information "beim Ausführen eines ersten Programmbefehls, der die erste Seite in dein ersten Speicherblock auswählt, sowie zum Erzeugen eines zweiten Signals, wenn eine andere Seite in dein ersten Speicherblock durch einen zv/eiten von der zentralen Verarbeitungseinheit (2) ausgeführten Programabefehl ausgewählt wird, und daß die bistabile Einrichtung (3-3, 40) fortfährt, das er^te Signal in Abhängigkeit "von dem-ersten Progranmbef ehl zu erzeugen, nachdem die übertragung der Information durch die zentrale Verarbeitungseinrichtung (2) beendigt ist, und zv;2r solange, bis durch die zentrale Verarbeitungseinriclrcung (2) in Abhängigkeit von der Ausführung des zweiten Programnbefehls Information übertragen wird, sowie fortfährt, das zweite Signal in Abhängigkeit iron dem zweiten Frogrammbefehl zu erzeugen, bis durch die zentrale Verarbeitungseinrichtung (2) in Abhängigkeit von der Ausführung eines weiteren derartigen ersten Programmbefehls Information übertragen wird, daß weiterhin ein Seitenauswahlkomparator (32) vorgesehen ist, der auf die durch die zentrale Verarbeitungseinrichtung (2) übertragene Information, die repräsentativ ist für die Ausführung des ersten und zweiten Programnibefehls anspricht, indem ein Seitenauswahlsignal erzeugt wird, welches die bistabile Einrichtung (38, 40) veranlaßt, das erste Signal in Abhängigkeit von dem ersten Programmbefehl und das zweite Signal in Abhängigkeit von dem zweiten Programmbefehl zu erzeugen, daß jeder Speicherblock weiterhin einen Biockauswahlkomparator (28) enthält, der einem der Blöcke zugeordnet ist und auf weitere durch die zentrale Verarbeitungseinrichtung (2) übertragene Information beim Ausführen eines Abbildungsbefehls anspricht und einen der Speicherblöcke auswählt, in dem ein Blockauswahlsignal erzeugt wird, um jeden Seitenauswahlkomparator (32) freizugeben, der zu den Seiten des einen Blocks gehört.

909818/0934

10. Einrichtung nach. Anspruch. 9, dadurch gekennzeichnet , daß Schaltereinrichtungen (62 bis 66) vorgesehen sind, die jedem der Blöcke und Seiten zugeordnet sind, um Identifizierungssignale zu setzen,, die durch die Seitenauswahl - und Blockauswahl - Komparatoren (28,32) in Zusammenhang mit der Information und der weiteren Information verwendet werden, um das Seitenauswahl - , bzw. Blockauswahl - Signal zu erzeugen.

11. Einrichtung nach Anspruch 9_? dadurch gekennzeichnet , daß das Rechnersystem weiterhin an den Bus (4-) angeschlossene separate Einrichtungen (8) enthält, daß die Einrichtung eine Anordnung aufweist zum Freigeben des Betrsbs in einem ersten oder in einem zweiten Übermittlungsmodus, daß eine Modus- oder Betriebsart - Auswahleinrichtung vorgesehen ist, die den Speicherseiten zugeordnet ist, um die Auswahl einer speziellen Seite für einen oder beide Übermittlungsmodi zu ermöglichen, sowie die Auswahl separater Seiten in einem Block für die Betriebsweise in dem ersten und zweiten Modus zu gestatten, daß die Modus - Auswahleinrichtung einen auf durch die zentrale Verarbeitungseinrichtung (2) übertragene Modus-Information ansprechenden Decoder (58, 60) aufweist, daß mehrere der bistabilen Einrichtungen (38, 4-0) vorgesehen sind, die den Übermittlungsmodi entsprechen und jeder der Speicherseiten zugeordnet sind, daß für die von den bistabilen Einrichtungen (38, 4-0) erzeugten Seiten - üfreigabesignale Yerknüpfungsschaltungen (46, 48) vorgesehen sind, die auf ein von der separaten Einrichtung (8) erzeugtes separates Signal ansprechen und die Betriebsart in einem der Modi anfordern, wodurch eine spezielle Seite durch die zentrale Verarbeitungseinrichtung für einen ersten Modus ausgewählt werden kann, indem ein erstes Modussignal beim Ausführen eines ersten Programm - Abbildungsbefehls erzeugt wird und somit eine erste der

909816/093«

-⁶" 28U357

bistabilen Einrichtungen (38, 40) getriggert wird, und durch die separate Einrichtung (8), die Betrieb in dem ersten Modus erfordert.

12.Einrichtung nach Anspruch 11, dadurch gekennzeichnet , daß die separate Einrichtung Eingabe/Ausgabe-Geräte (8) umfaßt, daß die beiden Übermittlungsmodi einen ersten Modus für die Übermittlung zwischen der zentralen Arbextseinrichtung (2) und den Seiten der Speichermoduln(6) sowie einen anderen Modus für den direkten Speicherzugriff durch die Eingabe/Ausgabe-Geräte (8) aufweisen.

909816/0934