DE2219918A1

DE2219918A1 - Programmierbares Steuergerät

Info

Publication number: DE2219918A1
Application number: DE19722219918
Authority: DE
Inventors: William W. Bayside Wis. Kiffmeyer (V.StA.)
Original assignee: Allen Bradley Co LLC
Current assignee: Allen Bradley Co LLC
Priority date: 1971-04-27
Filing date: 1972-04-22
Publication date: 1972-11-09
Also published as: FR2134633A1; CA959144A; IT992049B; US3810118A; GB1379181A

Description

ALLEN-BRADLEY COMPANY, 12ol South Second Street, MILWAUKEE,
Wisconsin 53.2o4 (U.S.A.)

"Programmierbares Steuergerät"

Die Erfindung betrifft ein programmierbares Steuergerät zum automatischen Ansteuern von Ausgangsgeräten, wie Motorstarter, Anzeigelampen, Steuerventilen und Magnetspulen. Ein solches Steuergerät empfängt Eingangssignale, die den Zustand verschiedener Eingangsgeräte, wie Grenzschalter, Druckknopf, Magnj^s^^enMmd^^^^^^ -phö^^lQk^ami^r^tQllen^ anzeigen, vergleicht diese Eingangs zustände mit den in dem gespeicherten Programm spezifizierten Bedingungen und steuert danach* in Übereinstimmung mit den Instruktionen im Programm die Ausgangsgeräte an,

Die Erfindung betrifft insbesondere ein Steuergerät mit programmierbarer Logik, das entsprechend einem gesteuerten Programm komplexe Steueraufgaben erfüllen kann, wobei das Programm zum Andern der Arbeitsfolge der gesteuerten Ausgangsgeräte leicht geändert
werden kann« ' " ■ ..-

Programmierbare Steuergeräte schließen die Lücke zwischen Relais-

209846/1099

INSPECTED

schaltungen einerseits und Digital-Computern andererseits. Jedes dieser Steuersysteme ist in der Lage, besondere Steueraufgaben zu erfüllen, sie können jedoch hinsichtlich ihrer Kosten, ihrer Vielseitigkeit und der Einfachheit, mit der sie für diese besonderen Aufgaben verwendet werden können unterschieden werden. So sind z. B. Digital-Computer sehr vielseitig, erfordern jedoch sehr hohe Kosten für das Gerät und das nötige Programm. Andererseits sind die normalerweise verwendeten, mit Relais aufgebauten Ste,; ergeräte und fest verdrahteten Steuergeräte nicht so vielseitig. Soll die Arbeitsfolge geändert werden, z. B. wenn das System verfeinert werden soll o3er die gesteuerten Ausgangsgeräte modernisie siert werden, muß die gesamte Steuerung oft neue verdrahtet werden. Bei komplexen Steuerungen kann solch ein Neuverdrahten sehr oft erforderlich und damit sehr teuer werden.

Obwohl programmierbare logische Steuergeräte als eine Art von Computer angesehen werden können, haben solche Steuergeräte eine Anzahl von Eigenschaften, die sie von Computern grundsätzlich unterscheiden. Vom Standpunkt des Gerätes aus gesehen, zeichnen sie sich mehr durch eine große Zahl von Verbindungen zwischen Eingangs- und Ausgangsgeräten als durch eine große Rechenkapazität aus, während vom Programm aus gesehen sie sich mehr dadurch auszeichnen, daß die Erfahrung und das Training, das erforderlich ist, um das Steuergerät zu programmieren, klein'sind, als duroh besonders fortgeschrittene und umfangreiche Programmiersprachen. Bei der Lösung von Steuerproblemen wird von der Mehraahl der Paehleute die Folge der Operationen verschiedener Eingangsgeräte und gesteuerter Ausgangsgeräte durch sog. "Leiter-Diagramm«" be-

209846/1099

stimmt* Diese Fachleute sind normalerweise nicht dafür ausgebildet, die durch sdthe Diagramme erhaltene Lösung des Steuerproblems in eine Programmiersprache für einen Computer zu übersetzen, und es ist eine charakteristische Eigenschaft programmierbarer logischer Steuergeräte, solchen Fachleuten die Programmierarbeit zu erleichtern.

Obwohl sich programmierbare logische Steuergeräte von Computern ganz allgemein durch die Verwendung einer sehr vereinfachten Programmiersprache unterscheiden, ist die Aufgabe, den Program-* mieraufwand den Kenntnissen und Fähigkeiten des normalen Benutzers anzupassen, bisher nur mit sehr begrenzten Erfolgen gelöst worden. Bekannte programmierbare Steuergeräte erfordern Io bis 2o verschiedene Instruktionen, mit denen der Benutzer vertraut sein muß, tun seine Lösung des Steuerungsproblems in die Maschinensprache zu übersetzen. Auch dann noch benutzen bekannte Steuergeräte oft Codierschaltungen im Eingang, die die Instruktionen in eine komplexere Maschinensprache übersetzen. Solche besonderen Eingangsgeräte sind recht teuer, sie kosten in manchen Fällen fast genauso viel wie das Steuergerät selbst.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu beseitigen und ein programmierbares logisches Steuergerät zu schaffen, das mit einem vereinfachten, leicht verständlichen Satz von Instruktionen arbeitet und das kfcine besonderen, aufwendgeh Codierschaltungen erforderlich macht.

209846/1099

Diese Aufgabe wird durch ein programmierbares, logisches Steuer- · gerät gelöst, das den Zustand einer Mehrzahl von Eingangsgeräten feststellen und eine Mehrzahl von Ausgangsgeräten entsprechend einem Satz von im gespeicherten Programm enthaltenen Instruktionen betätigen kann. Das Steuergerät arbeitet dabei mit einem Satz von vier Operations-Instruktionen, wobei diese Instruktionen durch den Anwender direkt nach einem Leiterdiagramm, einem logischen Diagramm oder einer Bool'sehen algebraischen Gleichung programmiert werden können.

Dieses programmierbare Steuergerät ist erfindungsgemäß gekennzeichnet durch eine Speichermatrix zum Speichern und zum selektiven Lesen einer Mehrzahl von binären Worten; eine Mehrzahl von Eingangsschaltungen, von denen jede Eingangsschaltung einen Eingangsanschluß aufweist, der mit einem äußeren Gerät verbunden werden kann, um von diesem ein Zustandssignal zu empfangen, und jede Eingangsschaltung das genannte Zustandssignal erzeugt und einer logischen Eingangs-Sammelleitung zuführt, wenn sie ein Aussteuer ungs signal empfängt; eine Mehrzahl von Ausgangsschaltungen, die mit einer logischen Ausgangs-Sammelleitung verbunden sind und jede Ausgangsschaltung einen Ausgangsanschluß aufweist, der mit einem äußeren Gerät verbunden werden kann, um dieses in Antwort auf ein Befehlssignal auf der genannten logischen Ausgangs- Sammel leitung zu betätigen, wenn ein Ansteuerungssignal empfangen wird; einen Adressen-Decodierer, der mit der Speichermatrtx verbunden ist, der den Adressen-Code in jedem von der genannten Speichermatrix gelesenen Wort empfängt und als Antwort darauf ein Ansteuerungssignal erzeugt; und eine zentrale logische Einheit

209846/1C99

mit ersten und zweiten Speichern, die mit der Speichermatrix verbunden sind, um ein Operationssignal zu empfangen, wenn jedes Wort durch die genannte Speichermatrix gelesen wird, wobei diese zentrale logische Einheit auch mit den genannten logischen Eingangs- und logischen Ausgangs-Sammelleitungen verbunden ist; wobei die genannte zentrale logische Einheit auf die genannten Operationssignale anspricht, um selektiv eine von vier verschiedenen Operationen durchzuführen:

1.) Peststellen des Zustandes eines äußeren Gerätes, das mit einer adressierten Eingangsschaltung verbunden ist und Speichern des Ergebnisses in dem ersten Speicher, 2.) Prüfen des Zustandes eines äußeren Gerätes, das mit einer adressierten Eingangsschaltung verbunden ist und Speichern der Umkehrung des Ergebnisses in dem ersten Speicher, 3.) Verschieben des in dem ersten Speicher gespeicherten Ergebnisses in den zweiten Speicher und

4.) Erzeugen eines Befehlssignals auf der genannten logischen Ausgangs-Sammelleitung, das den in den beiden Speichern gespeicherten Ergebnissen entspricht.

Das Steuergerät umfaßt also eine Speichermatrix, die eine Mehrzahl von Instruktionen, jede in Form eines binären Wortes, speichern kann, wobei die Worte nacheinander gelesen werden; einen Operationsumwandler, dem zwei Bits in jedem von der Speichermatrix gelesenen Wort zugeführt werden und der als Antwort darauf eines von vier verschiedenen OperationsSignalen erzeugt; einen Adressen-Decodierer, der die restlichen Bits in jedem von der Speichermatrix gelesenen Wort zugeführt werden und der als Antwort darauf ein Ansteuerungssignal für eine eines Satzes von Adressen erzeugt;

209846/1093

eine Mehrzahl von Eingangesehaltungen, von denen jede an einer Adresse angeordnet ist und einen Eingangsanschluß hat, der mit einem äußeren Gerät verbunden ist, um ein Zustandesignal zu emp&g* gen und dieses Signal einer logischen Eingangs- Sammelschiene zuzuführen, wenn ein Ansteuerungssignal vom Adressen-Decodierer empfangen wird; eine zentrale logische Einheit, die mit der logischen Eingangs-Sammelleitung verbunden ist und die Operationssignale vom Operationsumwandler empfängt, wobei diese zentrale logische Einheit beim Auftreten des Zustandssignals auf der logischen Eingangs-Sammelleitung und des Operationssignals vom Operationsumwandler der logischen Ausgangs-Sammelleitung ein Befehlssignal zuführt; eine Mehrzahl von Ausgangsschaltungen, von denen jede einer Adresse zugeordnet und mit der logischen Ausgangs-Sammelleitung verbunden ist, wobei jede Ausgangsschaltung einen Aus gangs ans cliluß aufweist, der mit einem äußeren Gerät verbunden ist, um dieses zu steuern, wenn am Ausgang der zentralen logischen Einheit ein Befehlssignal erzeugt wird und an der zugehörigen Aderesse ein Ansteuerungssignal empfangen wird.

Die zentrale logische Einheit spricht auf ein erstes Operationssignal XIC an, um die logische Eingangs-Sammelleitung abzulesen und ein Befehlssignal zu erzeugen und in einem ersten Speicher zu speichern, wenn auf der logischen Eingangs-Sammelleitung ein Zustandssignal anwesend ist. Sie spricht auf ein zweites Operationssignal XIO an, um die logische Eingangs-Sammelleitung abzulesen und ein Befehlssignal zu erzeugen und im ersten Speicher

209846/1090

zu speichern, wenn ein Zustandssignal auf der logischen Eingangs -Sammelleitung nicht anwesend ist. Sie spricht an auf ein drittes Operationssignal BRT, um jedes in dem ersten Speicher gespeicherte Befehlssignal zu löschen und in einen zweiten Speicher zu übertragen. Schließlich spricht es auf ein viertes Operationssignal SET an, um den ersten und den zweiten Speicher abzulesen und ein Befehlssignal der logischen Ausgangs-Sammelleitung zuzuführen, wenn in einem der Speicher ein Befehlssignal anwesend ist.

Das programmierbare logische Steuergerät nach der Erfindung zeichnet sich durch verschiedene Vorteile aus.

So läßt sich das Steuergerät sehr einfach programmieren, es erfordert lediglich vier Instruktionen, von denen jede in direkter, sichtbarer Beziehung zu einem Teil eines Leiterdiagramms, eines logischen Diagramms oder einer Boole'sehen algebraischen Gleichung steht. Es sind keine besonderen, aufwendigen Eingangsgeräte oder -schaltungen erforderlich, um die vier Instruktionen in eine Maschinensprache zu übersetzen, da das Steuergerät die genannten vier Instruktionen verwendet, um die Operation der äußeren Geräte nacheinander zu steuern·

In jeder Ausgangsschaltung sind weiter Mittel vorhanden, um den Zustand des angeschlossenen Ausgangsgerätes abzulesen. Dies be·=- deutet, daß jede Ausgangsschaltung auch eine Eingangsschaltung ist, die Zustandesignale erzeugt, die der logischen Eingangs-

209846/1099

Sammelleitung zugeführt werden und den Zustand des Ausgangsgerätes anzeigen. Die Ausgangsschaltungen sind nicht betätigbar, um die äußeren Geräte entsprechend einem Befehlssignal auf der Ausgangs-Sammelleitung zu steuern, wenn durch den Operationsumwandler ein SET-Operationssignal erzeugt wird. Sie sind betät^ar, um den Zustand des äußeren Gerätes abzulesen, wenn entweder ein XIO- oder XlC-Operationssignal durch den Operationsumwandler erzeugt wird.

Die erforderliche zentrale Logik des Steuergerätes nach der Erfindung erfordert ein Minimum an Aufwand und braucht lediglich auf vier Operationssignale anzusprechen, um nacheinander eine Mehrzahl von Ausgangsgeräten entsprechend dem Zustand einer Mehrzahl von Eingangsgeräten zu steuern. Der erste und der zweite Speicher erfordern lediglich eine Kapazität von jeweils einem Bit, so daß zwei sehr einfache bistabile Schaltungen, wie Flip-Flops, diese Aufgabe erfüllen können.

Die Ausgangsschaltungen werden alle über eine einzige logische Ausgangs-Sammelleitung gesteuert und die Zustände aller Eingangsgeräte über eine einzige logische Eingangs-Sammelleitung abgelesen. Dadurch wird die Zahl der Verbindungen zwischen den Eingangs- und den Ausgangsschaltungen und der zentralen logischen Einheit wesentlich verringert und damit auch die erforderliche feste Verdrahtung wesentlich verringert, so daß gedruckte Schaltungen mit Vorteil verwendet werden können.

Die Erfindung wird im folgenden anhand der beigefügten Zeichnungen an einem Ausführungsbeispiel näher erläutert. Es zeigen :

209846/1099

Pig. 1 das Blockschaltbild eines Steuergerätes gemäß der Erfindung,

Fig. 2 das Schaltbild des Operationsumwandlers des Steuergerätes nach Fig. 1.,

Fig. 3 das Schaltbild einer Eingangsschaltung des Steuergerätes nach Fig. 1,

Fig. 4 das Schaltbild einer Ausgangsschaltung des Steuergerätes nach Fig. 1,

Fig. 5 das Schaltbild der zentralen logischen Einheit des Steuergerätes nach Fig. 1 und

Fig. 6 ein Beispiel eines als Hilfe zur Programmierung des Steuergerätes nach Fig. 1 dienenden Leiter-Diagramms.

Das in Fig. 1 dargestellte digitale Steuergerät arbeitet unter Steuerung durch ein Programm, das in eine Speichermatrix eingeschrieben und dort gespeichert ist. Dieses Programm ist als eine Folge von Instruktionen gespeichert, wobei «jede Instruktion ein binäres Wort von 8 Bit (binäre Ziffern) Länge iat. Jedes Wort oder Instruktion besteht aus einem Operationscode von 2 Bit und einem Adressencode von 6 Bit. Der Operationscode definiert die durch das digitale Steuergerät auszuführende Handlung und die Adresse identifiziert das Eingangs- oder Ausgangsgerät, das abzulesen ist

209846/1099

-Io -

oder das durch das Steuergerät betätigt werden soll, So ist z.B. in dem durch das Leiterdiagramm nach Pig. 4 dargestellten Steuersystem ein erster End-Schalter 2 mit einem zweiten End-Schalter 3 und einer Relaiswicklung 4 in Serie geschaltet. Ein dritter End-Schalter 4^f ist der Relaiswicklung 4 parallelgeschaltet. Wenn sie erregt wird, schließt die Relaiswicklung 4 den normalerweise offenen Kantakt 5> der dem zweiten End-Schalter 3 parallelgeschaltet ist. Um diese Punktion auszuführen, ist das Steuergerät so geschaltet, daß es die Zustände der End-Schalter 2, 3 und 4' feststellt und die Relaiswicklung 4 betätigt. Die vier äußeren'Geräte in diesem Beispiel werden jedes durch einen spezifischen Adressencode von 6 Bit bezeichnet und die Funktion, die jedes von ihnen in dem Steuersystem auszuführen hat, ist in dem Operationskode von 2 Bit enthalten.

Die Speichermatrix 1 ist eine Diodenmatrix oder ein "Nur^JLese-Speicher" (ROM) mit einer Kapazität von 64 Worten zu je 8 Bit. Die Worte werden einzeln nacheinander ausgelesen und erscheinen als 8 digitale Signale eines auf jeder von zwei Operations-Ausgangs leitungen 6 und 6' und eines auf jeder von sechs Adressen-Ausgangsleitungen 7· Die Speichermatrix 1 ist ein im Handel erhältliches Bauteil, das auf digitale Signale anspricht, die ihm a· seijfis Eingangs-Anschlüssen 8 zugeführt werden, um eines der 64 in ihr gespeicherten Worte auszulesen. Ein über eine Leitung 11 mit einem Taktimpulsgenerator Io verbundener Zähler erzeugt eine kontinuierliche Serie von digitalen 6 Bit-Signalen, die der Speichermatrix 1 zugeführt werden. Diese Signale bewirken, daß das Programm aus der Speichermatrix ausgelesen wird, eine In-

209846/ 1 099

struktion zur Zeit, synchron mit der durch den Taktimpulsgenerator 10 erzeugten 100 kHz-Rechteckwelle. Wenn die letzte Instruktion ausgelesen ist, wird die Folge wiederholt und somit das Programm wieder eingelesen. Es ist für den Fachmann selbstverständlich, daß Kernspeicher und andere Speichereinrichtungen anstelle des hier beschriebenen "Nur-Lese-Speichers" verwendet werden können und zusätzliche Speichermatrifcen hinzugefügt werden können, wenn Programme mit mehr als 6¹I Instruktionen gespeichert werden sollen.

Jedes Wort in der Speichermatrix 1 hat einen binären Adressencode von 6 Bit, der als Signal über den Adressen-Ausgangsanschluß 7 ausgelesen wird. Diese Adressen-Ausgangssignale werden einem Adressen-Decodierer 12 zugeführt. Jeder Satz von Adressensignalen repräsentiert eine der Oktalzahlen 0 bis 77· Der Adressen-Decodierer 12 ist eine Standardschaltung, die jeden Satz von Adressensignalen liest und als Antwort darauf ein Ansteuerungssignal an einem der 8 kennzeichnensten Ziffern-Ausgangsanschlüsse 13₀ bis 7 ^{und an} ^*¹⁶*^{11 der} 8 am wenigsten kennzeichnenden Ziffern-Ausgangsanschlüsse Hg, ^₅ j erzeugt. So wird z.B., wenn die Oktalzahl oder Adresse kl in einer Instruktion enthalten ist, die aus der Speichermatrix 1 ausgelesen Wird, erzeugt der Adressen-Decodierer 12 ein positives Ansteuerungssignal an dem kennzeichnensten Ziffern-Ausgangsanschluß 13jj und dem am wenigsten kennzeichnenden Ziffern-Ausgangsanschluß 1-4™.

209846/1099

Jeder der Ausgangs-Anschlüsse 13_Q ^^„ ₇ ist mit einem der Ausgangsanschlüsse 1^₀ , . j gepaart, um einen Satz von 64 getremten Adressen zu bilden. Physisch bildet jede Adresse ein einziges Paar von Leitern, die mit dem Adressen-Decodierer 12 verbunden sind. In dem bevorzugten Ausführungsbeispiel sind die Leitungen für einen Satz von 4 Adressen mit einer Steckerleiste verbunden in die eine vier Eingangs- oder Ausgangs-Schaltungen enthaltene gedruckte Schaltungsplatte eingesetzt ist. So ist, wie dies in Fig. 1 schematisch dargestellt ist, der Adressen-Decodierer 12 mit einer Eingangs-Schaltungsplatte

15 und einer Ausgangs-Schaltungsplätte 16 verbunden, von denen jede vier Adressen enthält und jede Adresse mit einem Paar von Adressen-Decodierer-Ausgängen 13 und 14 verbunden ist. Um die Fig. 1 nicht zu unübersichtlich zu machen, sind die restlichen Schaltungsplatten und ihre Verbindungen zu dem Adressen-Decodierer 12 fortgelassen worden.

Die Bezeichnung "Eingangs-Schaltungsplatte" oder "Ausgangs-Schaltungsplatte" ist durch die auf dieser Schaltungsplatte enthaltenen Schaltungen bestimmt. In Fig. 1 sind die vier auf der Eingangs-Schaltungsplatte 15 enthaltenen Eingangs-Schaltungen durch ihre oktalen Adressen I₁, ν bis K₇ identifizierbar. Entsprechend sind die vier, auf der Ausgangs-Schaltungsplatte

16 enthaltenen Ausgangs-Schaltungen durch ihre oktalen Adressen O₁₀ bis O₁₅ bezeichnet. Die restlichen, nicht dargestellten Schaltungsplatten können Eingangs- oder Ausgangs-Schaltungsplatten sein. Unabhängig von den darauf enthaltenen Schaltungen werden durch den Adressen-Decodierer positive Ansteue-

209846/1099

rungssignale auf beiden zu der programmierten Adresse Leitungen erzeugt und die mit der Adresse verbundene Schaltung wird somit aktiviert oder "adressiert".

Wie in Fig. 3 dargestellt, besteht jede Eingangsschaltung aus einem NAND-Gatter 17. Jedes NAND-Gatter 17 hat einen Eingangs-Anschluß 18, der mit einem kennzeichnensten Ziffern-Ausgangsanschluß 13 des Adressen-Decodierers 12 verbunden ist und einen Eingangs-Anschluß 19, der mit einem am wenigsten kennzeichnenden Ziffern-Ausgangsanschluß 14 des Adressen-Decodierers 12 verbunden ist. Ein dritter Eingangs-Anschluß 20 des NAND-Gatters ist mit einem äußeren Gerät, wie z.B. einem Endschalter, verbindbar. Obwohl die Auswahl der Polarität zufällig sein kann, wird ein Signal hohen Potentials am Eingangs-Anschluß 20 von einem äußeren Gerät empfangen, wenn dieses betätigt oder geschlossen wird. So. z.B., wenn ein Endschalter mit dem Eingangs-Anschluß 20 verbunden ist, ist der entgegengesetzte Anschluß mit logischem hohem Potential verbunden. Wenn das NAND-Gatter 17 adressiert wird, liegt folglich an seinen Eingangs-Anschlüssen 18, 19 und 20 hohes Potential und an seinem Ausgangs-Anschluß 21 wird, wenn das äußere Gerät geschlossen ist, logisches niedriges Potential erzeugt. Der Ausgangs-Anschluß 21 jedes NAND-Gatters 17 ist mit einer einzigen logischen Eingangs-Sammelleitung 22 verbunden. Somit erscheint logigches Potential an der logischen Eingangs-Sammelleitung 22, wenn eine adressierte Ein-. gang3-Schaltung ein ZuStandssignal von dem äußeren Gerät, dem sie zugeordnet ist, empfängt.

2 03846/1009

- l4 -

Wie in Fig. 4 dargestellt, umfassen die AusgangsschaItungeη jede ein NAND-Gatter 23, einen J-K-Plip-Plop 24, einen Eingangs-Inverter 25 und einen Ausgangs-Inverter 26. Zwei Eingangs-Anschlüsse 27 und 28 des NAND-Gatters 23 sind mit einem Paar von Ausgangs-Anschlüssen 13 und 14 des Adressendecodierers verbunden. Ein dritter Eingangs-Anschluß 29 des NAND-Gattere ist mit einem Q-Anschluß 30 des J-K-Plip-Plop 24 verbunden. Der Eingangs-Anschluß 27 des NAND-Gatters ist über eine erste Kopplungsdiode 31 mit einem Taktanschluß 32 des J-K-Plip-Plop 24 verbunden, während der Eingangsanschiuß 28 des NAND-Gatters über eine zweite Kopplungsdiode 33 mit dem Taktanschluß 32 verbunden ist. Ein Ausgangs-Anschluß 43 des NAND-Gatters 23 jeder Ausgangs-Schaltung ist mit der logischen Eingangs-Samme!leitung 22 verbunden. Der Taktanschluß 32 jeder Ausgangsschaltung ist über eine Diode 32' mit der Taktimpuls-Sammelleitung 34 verbunden. Ein Eingangs-Anschluß 35 des Eingangs-Inverters 25 ist mit einem J-Anschluß 36 des Flip-Flop 24 verbunden, während ein Ausgangs-Anschluß 37 des Eingangs-Inverters 25 mit einem K-Anschluß 38 des Flip-Flop 24 verbunden ist. Der Eingangs-Anschluß 35 und der J-Anschluß 36 jeder Ausgangsschaltung sind mit einer einzigen logischen Ausgangs-Sammelleitung 39 verbunden· Ein $- Anschluß 40 des Flip-Flop 24 iet mit einem Eingangs-Anschluß 4l des Ausgangs-Inverters 26 verbunden. Ein Ausgangs-Anschluß 42 dee Inverters 26 ist mit einem äußeren Gerät, wie einem Motorstarter oder einem anderen gesteuerten Gerät, verbindbar. Ein solches Gerät kann z.B. der normalerweise offene Kontakt 5 sein.

2098Λ6/1099

Der J-K-Flip-Flop 2¹T dient dazu, sowohl das Ausgangsgerät, das mit dem Ausgangs-Anschluß 42 verbunden ist, zu steuern, als auch den Status oder den Zustand dieses Ausgangsgerätes anzuzeigen. Der J-K-Flip-Flop 24 ist eine standardisierte, im Handel erhältliche Schaltung, die in einem eingestellten oder rückgestellten Zustand bistabil ist. Wenn sie rückgestellt ist, hat ihr Q-Anschluß 30 niedriges und ihr Q-Anschluß 40 hohes Potential. Der Flip-Flop 24 wird durch die Rückflanke eines negativen Taktimpulses,, der seinem Taktanschluß zugeführt wird, eingestellt, wenn die Ausgangsschaltung über die Kopplungsdioden 31 und 33 adressiert ist und wenn sein J-Anschluß 36 hohes Potential hat. Bei so eingestelltem Flip-Flop nimmt der Q-Anschluß 30 hohes und der Q-Anschluß 40 niedriges Potential an. Das niedrige Potential am Q-Anschluß 40 wird durch den Ausgangs-Inverter 36 in ein hohes Potential invertiert und dient dazu, das gesteuerte Gerät, das mit dem Ausgangs-Anschluß 42 verbunden ist, zu betätigen. Der Flip-Flop 24 wird durch die Rückflanke eines seinem Takt-Anschluß 32 zugeführten Taktimpulses zurückgestellt, wenn er adressiert ist und wenn seinem K-AnschM 38 hohes Potential zugeführt ist. Wenn sie adressiert sind, haben die Eingangs-Anschlüsse 27 und 28 des NAND-Gatters hohes Potential und der Zustand des Q-Anschlusses 30 des Flip-Flop wird der logischen Eingangs-Sammelleitung 22 zugeführt. Somit hat, wenn das mit dem Ausgangs-Anschluß 42 verbundene gesteuerte Gerät betätigt ist, der Q-Anschluß 30 hohes Potential und der Ausgangs-Anschluß 43 des NAND-Gatters 23 führt der logischen Eingangs-Sammelleitung 22 niedriges Potential zu. Andererseits

209846/10 99

nimmt, wenn das gesteuerte Gerät nicht betätigt wird, die logische Eingangs-Sammelleitung 22 hohes Potential an, wenn die Ausgangs-Schaltung adressiert wird.

Wie oben beschrieben, wird der logischen Eingangs-Sammelleitung 22 jedesmal dann logisch niedriges Potential zugeführt, wenn ein äußeres Gerät geschlossen wird und die Eingangs-Schaltung, der es zugeordnet ist, adressiert wird. Entsprechend wird logisch niedriges Potential der logischen Eingangs-Sammelleitung 22 zugeführt, wenn ein äußeres gesteuertes Gerät betätigt wird und das NAND-Gatter 23 in der Ausgangsschaltung, der es zugeordnet ist, adressiert wird. Ein äußeres gesteuertes Gerät wird betätigt, wenn der Flip-Flop 2k der Ausgangs-Schaltung, der es zugeordnet ist, eingestellt wird, d.h., wenn die Schaltung adressiert wird, wenn der logischen Ausgangs-Sammelleitung ein Befehlssignal zugeführt wird und wenn der Taktimpuls-Sammelleitung 3^ ein Taktimpuls zugeführt wird. Das hier genannte Befehlssignal ist ein Signal von logisch hohen Potential, es ist jedoch für den Fachmann selbstverständlich, daß seine Polarität durch Einfügen oder Weglassen von Invertern durch die Verwendung verschiedener logischer Gatter und die Änderung geeigneter Verbindungen geändert werden kann. Folglich bezeichnet der hier verwendete Ausdruck "Befehlssignal" ein digitales Signal von 1 Bit, das bewirkt, daß ein bestimmtes gesteuertes äußeres Gerät in einem seiner zwei steuerbaren Zustände ist.

20 9 846/1099

Die logische Eingangs-Sammelleitung 22, die logische Ausgangs-Sammelleitung 39 und die Taktimpuls-Sammelleitung 34 führen zu einer zentralen logischen Einheit 44. Wie in Fig. 5 dargestellt, enthält diese zentrale logische Einheit 44 ein exclusives ODER-Gatter 45 mit einem ersten Eingangs-Anschluß 46, der mit der logischen Eingangs-Sammelleitung 22 verbunden ist und einem zweiten Eingangs-Anschluß 47, der mit einer ΧΙΟ-Sammelleitung 48 verbunden ist. Ein Ausgangs-Anschluß 49 des exclusiven ODER-Gatters 45 ist mit einem J-Anschluß 50 eines ersten J-K-Flip-Plop 51 verbunden. Der erste J-K-Flip-Flop 51 entspricht dem in den oben beschriebenen Ausgangs-Schaltungen verwendeten Flip-Flop 24 und umfaßt einen Takt-Anschluß 52, der über eine Taktleitung 53 mit dem Taktimpulsgenerator 10 verbunden ist. Der erste Flip-Flop 51 hat einen Q-Anschluß 54, der mit einem ersten Eingangs-Anschluß 55 eines Ausgangs-ODER-Gatters 56 verbunden ist. Ein Ausgangp-Anschluß 57 des Ausgangs-ODER-Gatters 56 ist mit der logischen Ausgangs-Sammelleitung 39 verbünden. Der Q Anschluß 54 ist weiter mit einem ersten Eingangs-Anschluß 59 eines Zweig-UND-Gatters 60 verbunden. Ein Ausgangs-Anschluß 61 des Zweig-UND-Gatters 60 ist mit einem J-Anschluß 62 eines zweiten J-K- Flip-Flop 63 verbunden. Dieser zweite J-K-Flip-Flop 63 entspricht dem ersten J-K-Flip-Flop 51 und hat einen Q-Ausgangs-Anschluß 64, der mit einem zweiten Eingangs-Anschluß 65 des Ausgangs-ODER-Gatters 56 verbunden ist. Ein zweiter Eingangs-Anschluß 66 des Zweig-UND-Gatters 60 ist mit einem ersten Eingangs-Anschluß 67 eines Eingangs-ODER-Gatters 68 und mit einer BRT-

209846/1099

Sammelleitung 69 verbunden. Ein Ausgangs-Anschluß 70 des Eingangs-ODER-Gatters 68 ist mit einem K-Anschluß 71 des ersten J-K-Flip-Flop 51 und einem ersten Eingangs-Anschluß 72 eines Speicher-UND-Gatters 73 verbunden. Ein Ausgangs-Anschluß 7¹J des Speicher-UND-Gatters 73 ist mit einem Taktanschluß 75 des zweiten J-K-Flip-Flop 63 verbunden. Ein zweiter Eingangs-Anschluß 76 des Speicher-UND-Gatters 73 ist mit der Takt-Sammelleitung 53 und einem ersten Eingangs-Anschluß 77 eines Einstell-UND-Gatters 78 verbunden. Ein Ausgangs-Anschluß 79 des Einstell-UND-Gatters 78 ist mit der Taktimpuls-Sammelleitung 3^ verbunden. Ein K-Eingangs-Anschluß 80 des zweiten J-K-Flip-Flop 63 ist mit eineiweweiten Eingangs-Anschluß 80 des Einstell-UND-Gatters 78, einem zweiten Eingangs-Anschluß 82 des Eingangs-ODER-Gatters 68 und mit einer SET-Sammelleitung 83 verbunden.

Die zentrale logische Einheit 44 führt vier verschiedene Operationen aus, die im folgenden als XIO, XIC, BRT und SET bezeichnet werden. Sie liest den Zustand der logischen Eingangs-Sammelleitung 22 ab (XIO, XIC), speichert diese Information (BRT) und erzeugt Befehlssignale an der logischen Ausgangs-Sammelleitung 39 (SET). Um diese vier Operationen der zentralen logischen Einheit 44 besser verständlich zu machen, werden im folgenden die durch das Leiterdiagramm in Fig. 6 gegebenen Funktionen näher erläutert.

209846/ 1099

Wenn der Schalter 2 geschlossen ist UND

Wenn der Schalter 3 geschlossen ist UND

Wenn der Schalter 4¹ offen ist ODER

'Wenn der Schalter 2 geschlossen ist UND

Wenn die Kontakte 5 geschlossen sind UND

Wenn der Schalter *J · offen ist dann .

Errege die Relaiswicklung U.

Bevor die erste Funktion durch das Steuergerät durchgeführt wird, werden beide J-K-Flip-Plop 51 und 53 zurückgestellt. Um festzustellen, ob der erste Endschalter 2 geschlossen wird, adressiert eine Instruktion die Eingangs-Schaltung, der dieser Schalter zugeordnet ist, und liest den logischen Zustand der Eingangs-Sammelleitung 22 ab. Dies ist eine Instruktion zum Prüfen, ob der Eingang geschlossen ist (XIC), während der BRT-, SET- und ΧΙΟ-Sammelleitungen 69, 83 und MB niedriges Potential haben und dem Taktanschluß 52 des ersten Flip-Flop 51 ein Taktimpuls zugeführt wird. Ist der erste End-Schalter 2 geschlossen, hat die logische Eingangs-Sammelleitung 22 niedriges Potential und als Folge davon hat auch der J-Anschluß 50 des ersten Flip-Flop 51 niedriges Potential. Wenn die Rüekflanke des Taktimpul-

2 0 9 8 A 6 / 1 0 9 9 £ * (= , ■ ;, ,.

ses erscheint, passiert daher nichts und der erste Flip-Flop 51 bleibt zurückgestellt. Wenn jedoch andererseits der erste Endschalter 2 offen ist, ist der J-Anschluß 50 positiv und der erste Flip-Flop 51 wird durch die Rückflanke des Taktimpulses eingestellt. Die zweite Instruktion adressiert die Eingangs-Schaltung, mit der der zweite Endschalter 3 verbunden ist und die logische Eingangs-Sammelleitung 22 wird wieder abgelesen (XIC), um festzustellen, ob der Schalter 3 geschlossen ist. Ist er geschlossen, so hat der J-Anschluß 50 wieder niedriges Potential und der Zustand des Flip-Flop 51 bleibt unverändert, nachdem die Instruktion ausgeführt worden ist. Als eine Folge der ersten beiden Instruktionen ist, ob einer oder beide der Schalter 2 und 3 offen sind, der durch sie gebildete Leitungszweig offen und der erste Flip-Flop 51 im eingestellten Zustand. Die dritte Instruktion adressiert die Eingangsschaltung, der der Schalter 4' zugeordnet ist, und liest (XIO) die logische Eingangs -Sammelleitung 22 ab, um festzustellen, ob der Schalter 4' offen ist. Diese Operation wird dadurch durchgeführt, daß ein logisch hohes Potential an der ΧΙΟ-Sammelleitung 48 erzeugt wird, das dem exclusiven ODER-Gatter 45 zugeführt wird. Als Folge davon wird der Zustand der logischen Eingangs-Sammelleitung 22 durch das exclusive ODER-Gatter 45 invertiert, bevor es dem J-Anschluß 50 des ersten Flip-Flop 51 zugeführt wird. Wenn der Schalter 4^f offen ist, bleibt also der erste Flip-Flop 51 in seinem Zustand unverändert, wenn nicht, wird dieser erste Flip-Flop 51 eingestellt.

209846/1099

Der nächste Schritt ist das Peststellen des Zustandes des alternativen Leitungszweiges, der durch den ersten Endschalter 2, den normalerweise offenen Kontakt 5 und den dritten Schalter ^' gebildet wird. Bevor dies durchgeführt wird, wird jedoch die den ersten Leitungszweig betreffende Information von dem ersten Flip-Flop 51 in den zweiten Flip-Flop 63 verschoben. Dies wird durch eine Operation (BRT) durchgeführt, während der die BRT-Sammelleitung 69 während der Zuführung eines Taktimpulses zu den Flip-Flops 51 und 63 auf hohem Potential gehalten wird. Dies hohe Potential auf der BRT-Sammelleitung 69 wird dem Zweig-UND-GatterEingangs ans chluß 66 und der logische Zustand des Q-Anschlusses 5¹I des ersten Flip-Flop 51 dem J-Anschluß 62 des zweiten Flip-Flop 63 zugeführt. Parallel dazu wird das hohe Potential an der BRT-Sammelleitung 69 dem K-Anschluß 71 des ersten Flip-Flop. 51 zugeführt, um diesen mit der Rückflanke des Taktimpulses rückzustellen. Ein Taktimpuls wird über das Speicher-UND-Gatter 73 dem zweiten Flip-Flop 63 zugeführt und als Folge davon der Zustand des ersten Leitungszweiges verschoben oder in dem zweiten Flip-Flop 63 gespeichert.

Der zweite Leitungszweig wird jetzt durch ein Paar von XIC-Instruktionen geprüft, die an den ersten Endschalter 2 und an die normalerweise offenen Kontakte 5 adressiert sind und die gefolgt werden durch eine ΧΙΟ-Instruktion, die an den dritten Endschalter 4^f adressiert ist. Es sei bemerkt, daß der Zustand der Kontakte 5 dadurch bestimmt werden kann, daß die mit der Relaiswicklung 4 verbundene Ausgangsschaltung adressiert wird, da der

209846 / 1099

Zustand des darin enthaltenen Flip-Flop 24 deren Zustand bezeichnet. Die zentrale logische Einheit 44 arbeitet wie oben in bezug auf den ersten Zweig beschrieben, so daß als Ergebnis, wenn entweder der Schalter 2 oder die Kontakte 5 oder beide offen sind, oder der Schalter 4^f geschlossen ist, der Q-Anschluß 54 niedriges Potential angenommen hat, nachdem die Instruktionen durchgeführt worden sind.

Nachdem beide Schaltungszweige geprüft worden sind, ist der nächste Schritt das Betätigen der Relaiswicklung 4 oder der Kontakte 5 in Übereinstimmung mit den Zuständen der beiden Schaltungszweige, wie sie in den Flip-Flops 51 und 63 gespeichert sind. Dies wird dadurch bewirkt, daß die Ausgangsschaltung, mit der die Relaiswicklung 4 verbunden ist, mit einer SET-Instruktion adressiert wird. Ein logisches hohes Potential wird der SET-Sammelleitung 83 zugeführt und als Ergebnis davon wird ein Taktimpuls durch das Einstell-UND-Gatter 78 der Taktimpuls-Sammelleitung 34 zugeführt, die mit dem Taktanschluß 32 des Flip-Flop 24 der Ausgangs-Schaltung verbunden ist. In dem oben beschriebenen Beispiel ist, wenn in keinem der geprüften Zweige die Komponenten in einem zum Betätigen der Relaiswicklung geeigneten Zustand sind, ist das Potential am Q-Anschluß 54 des ersten Flip-Flop niedrig und das Potential am Q-Anschluß 64 des zweiten Flip-Flop niedrig während der SET-Instruktion und kein Be.fehlS3ignal oder logisches hohes Potential wird der logischen Ausgangs-Sammelleitung 39 zugeführt. Andererseits ist, wenn kein Schaltungszweig in einem zum Betätigen der Wicklung 4 ge-

209846/1099

eigneten Zustand war, einer der Anschlüsse 54 oder 64 während der SET-Instruktion auf hohem Potential und der logischen Ausgangs-Sammelieitung 39 wird ein Befehlssignal zugeführt.:

Die SET-Instruktion dient auch dazu, den ersten und-den zweiten Flip-Flop 51 und 63 in ihren rückgestellten Zustand zu bringen. Das logisch hohe Potential auf der SET-Sammelleitung 83 wird direkt dem K-Anschluß 80 des zweiten Flip-Flop 63 und über das Eingangs-ODER-Gatter 68 dem K-Anschluß 71 des ersten Flip-Flop 51 zugeführt.-

Die vier Operationen XIO, XIC, BRT und SET werden von einem digitalen 2 Bit-Operationssignal decodiert, das an den beiden Operations-Anschlüssen 6 und 6' der Speichermatrix 1 abgelesen wird. Diese Ausgangsanschlüsse 6 und 6¹ sind mit den beiden Eingangs-Anschlussen 84 und 85 eines Operationsdecoders 86 verbunden. Wie in Fig. 2 dargestellt, ist der Eingangs-Anschluß des Operations de coders 86 mit einem Eingangs-■ Anschluß 87 eines ersten Inverters 88 und einem Eingangs-Anschluß 89 eines "ersten UND-Gatters 90 verbunden, Ein Ausgangs-Anschluß 91 des ersten UND-Gatters 90 ist mit der SET-Sammelleitung 83 und ein zweiter Eingangs-Anschluß 92 mit dem Eingangs-Anschluß 85 jdes Operationsdecoders verbunden» Ein erster Eingangs-Anschluß 93 eines zweiten UND-Gatters 94 ist ebenfalls mit dem Eingangs-Anschluß 85 des Operationsdecoders und ein zweiter Eingangs-Anschluß95 mit einem Ausgangs-Anschluß 96 des ersten Inverters 88 verbunden. Ein Ausgangs-Anschluß 97 des zweiten UND-Gatters 94'ist mit der XIQ-Sammelleitung 48 verbunden. Ein Eingangs-Anschluß

209846/1099

98 eines zweiten Inverters 99 ist mit dem Eingangs-Anschluß 85 des Operationsdecoders verbunden. Ein Ausgangs-Anschluß 100 des zweiten Inverters 99 ist mit einem Eingangs-Anschluß 101 eines dritten UND-Gatters 102, ein zweiter Eingangs-Anschluß 103 des dritten UND-Gatters 102 mit dem Eingangs-Anschluß 84 des Operationsdecoders und ein Ausgangs-Anschluß 104 mit der BRT-Sammelleitung 69 verbunden.

Der Operationsdecoder 86 empfängt jedesmal, wenn ein in der Speichermatrix 1 gespeichertes Wort ausgelsen wird, ein digitales Operationssignal von 2 Bit. In diesem binären Signal sind vier verschiedene Operationsinstruktionen enthalten, von denen drei durch den Operationsdecoder 86 decodiert werden, um drei Operationssignale, oder logische hohe Potentiale, an den Sammelleitungen 48, 69 und 83 zu erzeugen, die mit der zentralen logischen Einheit 44 verbunden sind. Die vierte Operation XIC wird nicht codiert, da,, wie dies sich aus der oben gegebenen Beschreibung der zentralen logischen Einheit 44 ergibt, diese Operation durchgeführt wird, wenn die restlichen drei Operatoren SET, SIO und BRT nicht anwesend sind. In Fig. 1 ist eine vierte Leitung 105 dargestellt, die den Operationsdecoder 86. und dievfeentrale logische Einheit 44 miteinander verbindet. Diese Leitung 105 stellt, zumindest theoretisch, die Zuführung des vierten Operationssignals XIC zu der zentralen logischen Einheit 44 dar, obwohl in dem hier beschriebenen bevorzugten Ausführungsbeispiels diese Operation eher durch ein Fehlen als durch ein digitales Signal ausgelöst wird.

209846/1099

Obwohl die zentrale logische Einheit 44 zwei Speicher hat, jeder mit einer Kapazität von 1 Bit, ist das Steuergerät in der Zahl der Eingangsgeräte oder der leitenden Zweige, die zwischen SET-Instruktionen geprüft werden können, nicht begrenzt. Der erste Flip-Flop speichert jeden "Fehler" in einem Leitungszweig und da ein Fehler in jedem beliebigen Eingangsgerät eines Zweiges ausreichend ist, um eine Betätigung des Ausgangsgerätes überwiesen Zweig zu verhindern, braucht nur ein solcher Fehler in dem ersten Speicher gespeichert zu werden. Andererseits braucht nur ein Leitungszweig vollständig zu sein, um das Ausgangsgerät zu betätigen, so daß folglich der zweite Speicher, unabhängig von der Zahl der geprüften Zweige, nur einen einzigen Erfolg zu speichern braucht. Es ist somit also möglich, mit einem minimalen gerätetechnischen Aufwanduid nur vier verschiedenen Operations-Instruktionen durch das Steuergerät eine große Anzahl von Steueraufgaben erfüllen zu lassen. Dabei ist wegen der nur vier Operations-Instruktionen das Programmieren außerordentlich 'vereinfacht. Dieser Vorteil wird durch die direkte Beziehung zwischen jeder Operations-Instruktion und einer Komponente eines Leiterdiagramms oder einem Operator in einer Booleschen Gleichung weiter erhöht.

Ansprüche :

209846/ 1 099

Claims

At

Ansprüche :

) Programmierbares Steuergerät, gekennzeichnet durch eine Speichermatrix (1) zum Speichern und zum selektiven Lesen einer Mehrzahl von binären Worten; eine Mehrzahl von Eingangsschaltungen (I₁J₁J bis !47)3 von denen jede Eingangsschaltung (17) einen Eingangsanschluß (20) aufweist, der mit einem äußeren Gerät verbunden werden kann, um von diesem ein Zustandssignal zu empfangen, und jede Eingangsschaltung das genannte Zustandssignal erzeugt und einer logischen Eingangs-Sammelleitung (22) zuführt, wenn sie ein Ansteuerungssignal empfängt; eine Mehrzahl von Ausgangsschaltungen (O₁₀ bis ⁰^3)» die mit einer logischen Ausgangs-Sammelleitung (39) verbunden sind und jede Ausgangsschaltung einen Ausgangsanschluß (42) aufweist, der mit einem äußeren Gerät verbunden werden kann, um dieses in Antwort auf ein Befehlssignal auf der genannten logischen Ausgangs-Sammelleitung (39) zu betätigen, wenn ein Ansteuerungssignal empfangen wird; einen Adressen-Decodierer (12), der mit der Speichermatrix (1) verbunden ist, der den Adressen-Code in jedem von der genannten Speichermatrix gelesenen Wort empfängt und als Antwort darauf ein Ansteuerungssignal erzeugt; und eine zentrale logische Einheit (44) mit ersten und zweiten Speichern, die mit der Speichermatrix verbunden sind, um ein Operationssignal zu empfangen, wenn jedes Wort durch die genannte Speichermatrix gelesen wird, wobei diese zentrale logische Einheit auch mit den genannten logischen Eingangs- und logischen Ausgangs-Sammelleitungen (22, 39) verbunden ist; wobei die genannte zentrale logische Einheit auf die genannten Operationssignale anspricht, um selektiv eine von vier verschiedenen Operationen durchzuführen :

209846/1099

1.) Feststellen des Zuständes eines äußeren Gerätes, das mit einer adressierten Eingangsschaltung verbundenfi-st und Speichern des Ergebnisses in dem ersten Speicher, 2.) Prüfen des Zuständes eines äußeren Gerätes, das mit einer adressierten Eingangsschaltung verbunden ist und Speichern der Umkehrung des Ergebnisses in dem ersten Speicher, 3.) Verschieben des in dem ersten Speicher gespeicherten Ergebnisses in den zweiten Speicher und

4.) Erzeugen eines Befehlssignals auf der genannten logischen Ausgangs-Sammelschiene, das den in den beiden Speichern gespeicherten Ergebnissen entspricht.

2. Steuergerät nach Anspruch 1, dadurch gekennzeichnet, daß der erste Speicher ein erster Flip-Flop (51) ist, von dem ein Eingangsanschluß (50) mit der genannten logischen Eingangs-Sammelleitung (22) verbunden ist und der zweite Speicher ein zweiter Flip-Flop (63) ist, von dem ein Eingangsanschluß (62) mit einem Ausgangsanschluß (5¹O des genannten ersten Flip-Flop verbunden ist und daß ein Ausgangsanschluß (54,64) jedes der genannten Flip-Flops mit einem logischen Gatter (56) verbunden ist, von dem ein Ausgangsanschluß (57) mit der genannten logischen Ausgangs-Sammelleitüng (39) verbunden ist.

3. Steuergerät nach Anspruch 1 oder 2, gekennzeichnet durch einen Operationsumwandler (86), der mit der Speichermatrix (1) verbunden ist, um einen Operationscode zu empfangen und in Ant-. wort darauf ein Operationssignal an einer BRT-Sammelleitung. (69) und ein Operationssignal an einer SET-Sammelleitung (23) zu erzeugen. 209'8 46/1099

— 7- —

4. Steuergerät nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die BRT-Sammelleitung mit einem zweiten Eingangsanschluß (71) des ersten Flip-Flop (51) und einem Takt-Anschluß (75) des zweiten Flip-Flop (63) verbunden ist und daß die genannte SET-Sammelleitung (83) mit dem zweiten Eingangsanschluß (71) des ersten Flip-Flop (51) und einem zweiten Eingangsanschluß (80) des zweiten Flip-Flop verbunden ist.

5· Steuergerät nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß zwischen der genannten logischen Eingangs-Sammelleitung (22) und dem ersten Eingangsanschluß (50) des ersten Flip-Flop (51) ein zweites logisches Gatter (45) eingeschaltet ist, daß der Operationsumwandler (86) in Antwort auf den von der Speichermatrix empfangenen Operationscode ein Operationssignal an einer ΧΙΟ-Sammelleitung (48) erzeugt und daß diese ΧΙΟ-Sammelleitung (48) mit dem genannten zweiten logischen Gatter (45) verbunden ist.

6. Steuergerät nach mindestens einem der Ansprüche 1 bis 5» dadurch gekennzeichnet, daß jede Ausgangsschaltung (0^₀ bis 0...) einen Flip-Flop (24) umfaßt, von dem ein Aus gangs ans chluß (.30) mit dem Eingangsanschluß (29) eines logischen Gatters (23) verbunden ist, einen Ausgangsanschluß (40), der mit der dem äußeren Gerät verbindbar ist, einen Eingangsanschluß (36), der mit der genannten logischen Ausgangs-Sammelleitung (39) verbunden ist und einen Takt-Anschluß (32), dem ein Ansteuerungssignal

209346/1099

_ Jt _

von dem Adressen-Decodierer (12) zugeführt wird, wobei einem Eingangsanschluß (28) des genannten logischen Gatters (23) ein Ansteuerungssignal von dem genannten Adressen-Decodierer zugeführt wird, und ein Ausgangsanschluß (4 3) des Gatters mit der genannten logischen Eingangs-Sammelleitung (22) verbunden ist.

7. Steuergerät nach den Ansprüchen 3 und 6, dadurch gekennzeichnet, daß die SET-Sammelleitung mit den Takt-Anschlüssen der Flip-Flops der Ausgangsschaltung verbunden ist.

209 8 46/1099