DE2149200C3 - Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten - Google Patents

Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten

Info

Publication number
DE2149200C3
DE2149200C3 DE2149200A DE2149200A DE2149200C3 DE 2149200 C3 DE2149200 C3 DE 2149200C3 DE 2149200 A DE2149200 A DE 2149200A DE 2149200 A DE2149200 A DE 2149200A DE 2149200 C3 DE2149200 C3 DE 2149200C3
Authority
DE
Germany
Prior art keywords
memory
storage
word
data
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2149200A
Other languages
English (en)
Other versions
DE2149200B2 (de
DE2149200A1 (de
Inventor
John Garland Princeton N.J. Williams (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2149200A1 publication Critical patent/DE2149200A1/de
Publication of DE2149200B2 publication Critical patent/DE2149200B2/de
Application granted granted Critical
Publication of DE2149200C3 publication Critical patent/DE2149200C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12Replacement control
    • G06F12/121Replacement control using replacement algorithms
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

nicht der Großspeicher (14) direkt adressiert, 35 können.
sondern die betreffende Seite in den Schnellspei- Einen gegebenen direkt adressierbaren Magnetcher (12) übertragen wird, und daß diese Aus- kernspeicher kann man nur um den Preis einer Verwähl durch die Zufallseinrichtung so erfolgt, daß ringerunj· der Arbeitsgeschwindigkeit und/oder einer für eine relativ große Anzahl dieser Adressen der Kostenerhöhung vergrößern, um ihn der für einen Großspeicher direkt adressiert wird, während bei 30 bestimmten Anwendungszweck gewünschten Kapaziden übrigen, relativ wenigen Adressen die das je- tat anzupassen. Es ist daher zweckmäßiger, eine weils gewünschte Wort enthaltende Seite in den Speicherhierarchie mit einem beliebig zugreifbaren Schnellspeicher (12) übertragen wird. Magnetkernspeicher, der groß und verhältnismäßig
2. Einrichtung nach Anspruch 1, dadurch ge- billig pro gespeicherte Informationseinheit sowie dikennzeichnet, daß die Zufallseinrichtung einen 35 rekt adressierbar ist, und einen zusätzlichen, verhält-Zufallszahlengenerator (36) enthält, dessen Aus- nismäßig kleinen Schnellspeicher mit wahlfreiem Zugangsgröße von eir.Tn Vergleicher (40) mit einer griff vorzusehen. Der Zentralteil der Anlage kann Invorgegebenen Zahl (P) verglichen wird. fonnationen entweder im zusätzlichen kleinen
3. Einrichtung nach einem der vorhergehenden Schnellspeicher oder im großen, langsamen Magnet-Ansprüche, gekennzeichnet durch einen Zähler 40 kernspeicher direkt adressieren. Innerhalb einer sol-(48) zum Begrenzen der maximalen Anzahl der chen Hierarchie ist es wünschenswert, daß die am vom Großspeicher (14) zum Schnellspeicher (12) häufigsten gebrauchten Informationen im Schnellübertragenen Wortseiten. speicher, dagegen die am seltensten gebrauchten In-
4. Einrichtung nach einem der Ansprüche 1 rormatior.en im Großspeicher gespeichert sind.
bis V dadurch gekennzeichnet, daß ein Register 45 Aufgabe der Erfindung ist, eine Einrichtung anzu-
(22) für die Adressen von im Schnell- oder Groß- geben, bei der im Verlauf einer Programmbearbei-
speicher befindlichen Wörtern vorgesehen ist, tung, bei welcher Daten aus dem Großspeicher gele-
dessen Inhalt über Verknüpfungsglieder (32, 44) sen und in den Schnellspeicher eingeschrieben wer-
in Abhängigkeit vom Ausgangssignal eines die je- den können, das Einschreiben dieser Daten in den
weilige Adresse mit einer vorgegebenen Größe 50 Schnellspeicher so vorgenommen wird, daß ein gro-
vergleichenden Adressenvergleichers (30) zum ßer Teil der am häufigsten benötigten Daten sich im
Schnellspeicher oder zum Großspeicher gelangt, Schnellspeicher ansammelt.
und daß das dem Großspeicher vorgeschaltete Die Erfindung löst diese Aufgabe bei einer Ein-Verknüpfungsglied (44) von der Zufallseinrich- richtung der eingangs genannten Art dadurch, daß tung gesteuert ist. 55 die Adressieranordnung eine Zufallseinrichtung ent-5 Einrichtung nach Anspruch 4, dadurch ge- hält, die in einer nicht vorher bestimmten vom Zufall kennzeichnet, daß ein Unterbrechungsgenerator abhängigen Weise bei Erscheinen von Adressen von (24) vorgesehen ist, der bei Wahl der Übertra- im Großspeicher befindlichen Wörtern diejenigen gung einer Seite durch die Zufallseinrichtung den Adressen auswählt, bei denen nicht der Großspeicher Betrieb des Zentralteils (10) der Datenverarbei- 60 direkt adressiert, sondern die betreffende Seite in den tungsanlage unterbricht und diesen veranlaßt, un- Schnellspeicher übertragen wird, und daß diese Auster Steuerung durch den Inhalt des Registers (22) wahl durch die ZufaDseinrichtung so erfolgt, daß für die Seite vom Großspeicher zum Schnellspeicher eine relativ große Anzahl dieser Adressen der Großzu übertragen. speicher direkt adressiert wird, während bei den üb-65 rigen relativ wenigen Adressen die das jeweils gewünschte Wort enthaltende Seite in den Schnellspei-Die Erfindung betrifft eine Einrichtung zur Aus- eher übertragen wird,
wahl von im Verlauf einer Programmbearbeitung am Nachstehend wird an Hand der Zeichnung, wie ein
1I
Blockschaltschema eines Anwendungsbeispiels der momentan anwesende willkürliche oder beliebige Einrichtung gemäß der Erfindung zeigt, dieses An- Nummer oder Zahl ion einem Zufallszahiengenerawendungsbeispiel der Erfindung erläutert. tor 36 an ein Beüebigzahlregister 38. Der Inhalt des Die in der Zeichnung dargestellte Datenverarbei- Beliebigzahlregisters 38 wird einem Vergleicher 40 tungsanlage hat einen Zentralteil 10, einen verhält- 5 zugeleitet, der außerdem als zweite Eingangsgröße P nismäßig kleinen Schnellspeic'ier 12 mit wahlfreiem eine Wahrscheinlichkeitszahl empfängt, die mit der Zugriff und einen verhältnismäßig langsamen, direkt beliebigen Zahl verglichen wird, um eine willkuradressierbaren Großspeicher 14 mit wahlfreien* Zu- liehe, statistische Wahrscheinlichkeitsentscheidung zu griff. Der Schnellspeicher 12 und der Großspeicher treffen. Das heißt, der Vergleicher 40 liefert ein Aus-14 haben je ein Adressenregister AR und je ein io gangssignal bei 41, wenn die beliebige Zahl größer Speicherdatenregister MR. Ein Datenreeister 16, das als P ist, während er ein Ausgangssignal bei 43 heim Zentralteil 10 enthalten sein kann7 ist für zwi- fert, wenn die beliebige Zahl gleich oder kleiner als P sehen dem Zentralteil 10 und den Speicherregistera ist. Der Wert von P wird so gewählt, daß die große des Schnellspeichers 12 und des Großspeichers 14 Mehrheit der beliebigen Zahlen größer als P ist und übertragene Daten vorgesehen. Beide Speicher kön-· 15 die wenigen übrigen beliebigen Zahlen kleiner oder nen Magnetspeicher, beispielsweise Magnetkernspei- gleich P sind. Der Wert von P kann in bezug auf die eher, sein. Statt dessen kann der Schnellspeicher Anzahl von verschiedenen willkürlichen Zahlen so auch ein Halbleiterspeicher sein. gewählt werden, daß z. B. der Ausgang 43 des Ver-Der Zentralteil 10 ist sehen- oder blockorientiert gleichers 40 im Durchschnitt je einmal pro 2500mal und arbeitet mit virtuellen Speicheradressen, die über 20 und der Ausgang 41 2499 von 2500mal erregt wird. eine Leitung 17 einem Virtuelladressenregister 18 Der Zufallszahlengenerator 36, das Verknüpf ungszugeführt sind. Der Inhalt des Virtuelladressenregi- glied 34, das Beliebigzahlregister 38 und der Vergleisiers 18 wird einem Übersetzer 20 zugeleitet, der die eher 40 bilden einen Wahrscheinlichkeitsgeber mit virtuelle Speicheradresse in eine reelle oder wirkliche einem ersten Ausgang 43, der einen kleinen Bruchteil Speicheradresse übersetzt, die in ein Reelladressenre- »5 der Zeit erregt wird, und einem zweiten Ausgang 41, gister eingegeben wird. Der Inhalt des Reelladressen- der den übrigen, größeren Teil der Zeit erregt wird, registers 22 ist eine Adresse in entweder dem Wenn der Ausgang 41 des Vergleichers 40 erregt ist, Schnellspeicher 12 oder dem Großspeicher 14. Die- wie es am weitaus häufigsten der Fall ist, wird ein ses System ermöglicht die Durchführung von Pro- Verknüpfungsglied 44 aufgetastet, so daß die reelle grammen unter Verwendung von virtuellen Speicher- 30 Adresse von der Mehrfachleitung 28 zum Adressenadressen, die nicht die reellen oder wirklichen register AR des Großspeichers 14 übertragen wird. Speicherzellen in den beiden Speichern kennzeich- Daraufhin wird ein Informationswort zwischen der nen. Der Übersetzer 20 übersetzt automatisch virtu- adressierten Speicherzelle im Großspeicher 14 und eile Adressen in diejenigen reellen Adressen, die ver- dem Zentralteil 10 übertragen, wendet werden, um den Schnellspeicher 12 und den 35 Wenn dagegen der Ausgang 43 des Vergleichers Großspeicher 14 am wirksamsten auszunutzen. Vor- 40 erregt ist, wie es nur selten der Fall ist, wird das kehrungen zur Handhabung von virtuellen und reel- Signal über eine Leitung 45, einen Schalter 46 und len Adressen sind an sich bei Datenverarbeitunesan- eine Leitung 45' zum Unterbrechungsgenerator 24 lagen mit Teilnehmerbetrieb üblich. Die entsprechen- übertragen. Der Schalter 46 kann ein unter Proden Anordnungen erlauben die wortweise Übertra- 40 grammsteuerung arbeitender elektronischer Schalter gung von Seiten von Speicherinformationen zwischen sein. Der Unterbrechungsgenerator 24 signalisiert dem Schnellspeicher und dem Großspeicher. Dies dem Zentralteil über die Leitung 25, die Übertragung wird mit Hilfe eines herkömmlichen Unterbrechungs- eines Informationsblocks vom Großspeicher 14 zum systems mit einem L'nterbrechungsgenerator 24 und Schnellspeicher 12 einzuleiten und durchzuführen, einem Unterbrechungsinformationsregister 26 er- 45 Der jeweils übertragene Informationsblock ist derjereicht. nige Block, der das durch die reelle Adresse auf der Der Inhalt des Reelladressenregisters 22 wird über Mehrfachleitung 28 gekennzeichnete Speicherwort eine Sammel- oder Mehrfachleitung 28 einem Adres- enthält. Diese reelle Adresse läuft durch ein Versenvergleicher 30 zugeleitet. Der Adresser.vergleicher knüpfungsglied 47, wenn dieses vom Umerbrehat einen weiteren Eingang A, der die Teilungslinie 50 chungsgeneratnr 24 aufgetastet ist, zu dem Unterbrezwischen den Adressenstellen im Schnellspeicher 12 chungsinformationsregister 26. Der Inhalt des Unter- und den Adressenstellen im Großspeicher 14 dar- brechungsinformationsregisters 26 wird dem Zentralstellt. Wenn die dem Adressenvergleicher 30 zugelei- teil über die Leitung 27 zur Verfügung gestellt, tete Adresse kleiner oder gleich A ist, tastet das Si- Nachdem der Zentralteil 10 die Übertragung eines gnal inn Vergleicherausgang 31 ein Verknüpfungs- 55 Blocks zum Schnellspeicher 12 vollendet hat. modifiglied 32 auf, so daß die Adresse zum Adressenregi- ziert er über die Leitung 19 eine Tabelle im Übersetster AR des Schnellspeichers 12 durchläuft. Auf zer 20 so, daß sie die geänderte reelle Adresse des diese Weise wird die gewünschte Wortspeicherzelle übertragenen Informationsblocks wiedergibt, adressiert, so daß ein Informationswort vom Speicher Falls die Anzahl der in den Schnellspeicher 12 über das Speicherregister MR und das Datenregister 60 übertragbaren Blöcke begrenzt sein soll, schaltet man 16 zum Zentralteil 10 oder von diesem zur adressier- mittels des Schalters 46 einen Zähler 48, der die ten Speicherzelle im Speicher übertragen werden übertragenen Blöcke zählt, und einen Vergleicher 50 kann. ein. In diesem Fall wird jeweils bei Erregung des Wenn dagegen die dem Adressenvergleicher 3H) Ausgangs 43 des Vergleichers 40 über die Leitung 49 über die Mehrfachleitung 28 angelieferte reelle 65 der Zähler 48 vorgerückt. Durch Vergleichen des Adresse größer als A ist, so tastet das Signal am Ver- Zählwerts des Zählers 48 mit einer vorbestimmten gleicherausgang 3'3 ein Verknüpfungsglied 34 auf. Maximalzahl K im Vergleicher 50 wird festgestellt, ob Das aufgetastete Verknüpfungsglied 34 leitet eine eine Blockübertragung zulässig ist. Der Wert von K
kann so gewählt werden, daß Blockübertragungen nicht mehr zugelassen werden, nachdem z. B. 50 oder 6O°/o der im Großspeicher 14 vorhandenen Blöcke in den Schnellspeicher 12 übertragen sind. Solange der Zählwert des Zählers 48 kleiner oder gleich K ist, wird der Ausgang 51 des Vergleichers 50 erregt, was zur Folge hat, daß das Unterbrechungssystem in der beschriebenen Weise arbeitet. Wird dagegen der Ausgang 53 des Vergleichers 50 erregt, was anzeigt, daß der Zählet einen Zählwert, der größer Ist als K, erreicht hat, so wird das Verknüpfungsglied 54 aufgetastet mit der Folge, daß die reelle Adresse von der Mehrfachleitung 28 zum Adressenregister AR des Großspeichers 14 läuft.
Im Betrieb der Anordnung wird vorausgesetzt, daß ein durchzuführendes Programm sich anfänglich im Großspeicher 14 befindet. Im Verlauf der Durchführung der Befehle des Programms schickt der Zentraiteil 10 nacheinander Adressen über die Leitung 17 zum Virtuelladressenregister 18. Die Tabellen im Übersetzer 20 registrieren anfänglich die Tatsache, daß sämtliche reellen Adressen sich im Großspeicher 14 befinden. Es werden daher die anfänglichen virtuellen Adressen aus dem Vielfachregistcr 18 vom Übersetzer 20 in reelle Adressen übersetzt, die über das Reelladressenregister 22 zur Mehrfachleitung 28 gelangen. Der Adressenvergleicher 30 stellt fest, daß die anfänglichen reellen Adressen r.ich im Großspeicher 14 befinden, und entsprechend wird eine beliebige Zahl vom Zufalls/ahlengeneratnr 36 über das Verknüpfungsglied 34 und das Beliebigzahlregistcr 38 /um Vergleicher 40 geleitet. Der Vergleicher 40 dibeitet in willkürlicher Weise so, c"aß er fast immer ein Signal am A"cgang 41 ;:efc.v das das Verknüpfungsglied 44 auft'Met, so daß Hie reelle Adresse zum Adressenregister AR des G"":,peichers 14 gelangl. Der Bruchteil der Zeit, wo dies nicht der Fall ist. kann im Durchschnitt z.B. "^500 oder ',„,,„„ betragen, d.h. je eirmal pro 2500 bzw. lOOOO Zugriffe.
Die Wahrscheinlichkeitszahl von einmal in je mehreren tausend Zugriffen kanr -·. ß. aus dem Bruch: 100 dividiert durch die Gesamtzahl der während der Durchführung de^ Pn-gramins erfolgenden Adressierungen ermittelt weroen. P-; d?r Untersuchung von vier Rechnerprogramn'en wiüde gefunden, daß ungefähr 300 000 bis 3 Millionen Speicherzugriffe bei der Durchführung der untersuchten Programme stattfanden. Es ergibt sich daher eine erhebliche Anzahl von anfänglichen Direktzugriffen zum Großspeicher 14, ehe ein Zugriff ein Signal am Ausgang 43 des Vergleichers 40 hervorruft, das eine Unterbrechung und die Übertragung eines vollständigen Blocks mit dem gewünschten Speicherwort vom Großspeicher 14 zum Schnellspeicher 12 auslöst. Der übersetzer 20 wird dann so modifiziert, daß er die Tatsache wiedergibt, daß die reelle Adresse des übertragenen Blocks eine Adresse im Schnellspeicher 12 ist.
Danach kann es bei weiteren Speicherzugriffen geschehen, daß sich ein gesuchtes Speicherwort im Schnellspeicher 12 befindet. Wenn das der FaI! ist, tastet der Adressenvergleicher 30 das Verknüpfungsglied 32 auf und leitet die Adresse zum Schnellspeicher 12. Später findet der Adressenvergleicher 30 eine Adresse im Großspeicher 14 vor, die die Übertragung eines weiteren Blocks vom Großspeicher 14 zum Schnellspeicher 12 zur Folge hat. Es ist dann etwas wahrscheinlicher, daß eine künftige Speicheradresse sich im SchneU.speicher 12 befindet und dahei schnell verarbeitet weiden kann.
Es wurde gefunden, daß beim Ablauf eines typischen Rechnerprogramms in einer blockorientierten Anlage 5O°/o der Blöcke auf ungefähr 95°/o der Speicherzugriffe entfallen, während die übrigen 50 °/c der Blöcke auf nur ungefähr 5 Vo der Zugriffe entfallen. Wenn daher die aktivsten 50 % der Blöcke sich im Schnellspeicher 12 befinden, kann die Anlage
to 95% der Zeit mit der hohen Arbeitsgeschwindigkeit des Schnellspeichers 12 arbeiten. Jedoch können diejenigen 50 °/o der Blöcke, die am meisten aktiv sind, für ein selten abgewickeltes Programm nicht mit irgendwelchen zweckmäßigen oder wirtschaftlichen Mitteln ermittelt werden.
Das der Erfindung zugrunde liegende Prinzip beruht auf einer Untersuchung der statistischen Eigenschaften der Blockaktivität, d. h. der statistischen Wahrscheinlichkeit, daß ein gewünschtes Speicher-
ao wort sich in demselben Block wie ein zuvor gesuchtes Wort befindet. Es wurde festgestellt, daß beim Abwickeln von vier typischen Programmen mit der hier beschriebenen Anhgc im Verlauf der Durchführung eines Programms 500O der Blöcke übertragen und 80 % der Adressierungen an den Schnellspeicher !2 gerichtet werden. Würden 5O°/o dei Blöcke willkürlich vom Großspeicher zum Schnellspeicher übertragen, so wäre zu erwarten, daß nur 500O der Spciclieradressierungen an den Schntilspuchei 12 gerichtet sind. Mit der vorliegenden Anlage wird daher erreicht, daß 80 0Zn der Adressierungen sich an den Schnellspeicher richten, gegenüber 50" 0 bei willkürlicher Übertragung, was ein recht gutes Resultat ist. gemessen an dem theoretischen Maximum \nn 95 ° 0. wenn der Schnellspeicher diejenigen 5t> ; 0 der Blöcke enthält, die als die am meisten aktiven Blöcke bekannt sind Das heißt, die Effektivität der vorliegenden Anlage beträgt ungefähr 80 bis 50 1JS bis 50 oder zwei Drittel derjenigen Effektivität, die ein biockorientiertes System überhaupt haben kann.
Wenn die maximale Atvihl der vom Großspeicher 14 in den Schnellspeicher 12 übertragbaren Blöcke durch das Eingreifen des Vergleichers 50 auf maximal 60 0O der Blöcke begrenzt wird, werden bei einem typischen Programm ungefähr 45 ° 0 der Blöcke in den Schnellspeicher 12 übertragen, mii dem Resultat, daß ungefähr 77"/o aller Speicheradressierungen sich an den Schnellspeicher 12 richten. Die Verwendung des Zählers 48 für übertragene Blöcke sowie des Vergleichers 50 ist dann erwünscht, wenn die Anzahl der Blöcke im Schnellspeicher 12 beschränkt sein soll. Diese zusätzliche Maßnahme ist mit einer nur geringfügigen Verschlechterung der Effektivität verbunden.
Bei der Realisierung der Erfindung sind eine Reihe von Faktoren im Hinblick auf die Maximalisierung der Leistung der Anlage zu berücksichtigen. Die relativen Größen und relativen Geschwindigkeiten des Schnellspeichers 12 und des Großspeichers 14 sind wichtig bei der Bestimmung des anzuwendenden Wahrscheinlichkeitsfaktors P. Ferner sollte man den Zeit- und Programmierungsaufwand berücksichtigen, der für die Übertragung eines Blocks vom Großspeicher 14 zum Schnellspeicher 12 erforderlich ist, da diese Übertragung Wort für Wort erfolgt. Ein weiterer zu berücksichtigender Faktor ist die Anzahl der in jedem SpeicherbJock enthaltenen Speicherworte.
Die Vergleicher 30, 40 und SO können jeweils als ein Register mit einem Decodierer mit Eingangsanschlüssen an die Registerstufen und mit zwei Ausgängen ausgebildet sein. Der Decodierer ist im Hinblick auf die entsprechende Vergleichskonstante, A, P bzw. K, so eingerichtet, daß sich je nach dem In-
halt des Vergleichsregisters eine Erregung entweder des einen oder des anderen der Vergleichcrausgänge ergibt. Statt dessen kann man auch eine Ausführung verwenden, bei der die Konstanten, besonders die Konstanten P und K, variabel sind und der Kontrolle des Programmierers unterliegen.
Hierzu 1 Blatt Zeichnungen

Claims (1)

1 2 häufigsten benötigten Daten und zum Einschreiben Patentansprüche: dieser Daten in einen Schnellspeicher innerhalb einer Datenverarbeitungsanlage mit einem direkt adressier-
1. Einrichtung zur Auswahl von im Verlauf baren relativ langsamen Großspeicher mit wahleiner Programmbearbeitung am häufigsten benö- 5 freiem Zugriff und einem kleineren Schnellspeicher tigten Daten und zum Einschreiben dieser Daten mit wahlfreiem Zugriff zur Speicherung von in Seiten in einen Schnellspeicher innerhalb einer Daten- gruppierten Wörtern, mit einer Anordnung, welche Verarbeitungsanlage mit einem direkt adressierba- feststellt, ob sich ein gewünschtes Wort im Großspeiren relativ langsamen Großspeicher mit wahl- eher oder im Schnellspeicher befindet, und mit einer freiem Zugriff und einem kleineren Schnellspei- io Anordnung zum Adressieren des Schnellspeichers eher mit wahlfreiem Zugriff zur Speicherung von bzw. des Großspeichers, wenn sich das gewünschte in Seiten gruppierten Wörtern, mit einer Anord- Wort im Schnellspeicher bzw. im Großspeicher benung, welche feststellt, ob sich ein gewünschtes findet.
Wort im Großspeicher oder im Schnellspeicher Eine elektronische Datem-erarbeitungsanlage kann
befindet, und mit einer Anordnung zum Adres- 15 einen Magnetkernspeicher mit beliebigem Zugriff als
sieren des Schnellspeichers bzw. des Großspei- Hauptspeicher e^wie einen oder mehrere periphere
chers, wenn sich das gewünschte Wort ' im Magnettrommel -, Magnetplatten- oder Magnetband-
Schnellspekher bzw. im Großspeicher befindet, speicher großer Kapazität enthalten. Bei einer sol-
dadnrch gekennzeichnet, daß die chen Anlage ist nur der Magnetkernspeicher direkt
Adressieranordnung eine Zufallseinrichtung ent- 20 durch den Zentralteil (Rechen- oder Verarbeitungs-
hält, die in einer nicht vorher bestimmten, vom einheit) adressierbar, und die in den peripheren Spei-
Zufall abhängigen Weise bei Erscheinen von ehern enthaltenen Informationen müssen zum Ma-
Adressen von im Großspeicher (14) befindlichen gnetkernspeicher übertragen werden, bevor sie
Wörtern diejenigen Adressen auswählt, bei denen vom Zentralteil benutzt oder verwertet werden
DE2149200A 1970-10-01 1971-10-01 Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten Expired DE2149200C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US7714170A 1970-10-01 1970-10-01

Publications (3)

Publication Number Publication Date
DE2149200A1 DE2149200A1 (de) 1972-04-06
DE2149200B2 DE2149200B2 (de) 1973-10-18
DE2149200C3 true DE2149200C3 (de) 1974-05-16

Family

ID=22136312

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2149200A Expired DE2149200C3 (de) 1970-10-01 1971-10-01 Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten

Country Status (6)

Country Link
US (1) US3701107A (de)
CA (1) CA948786A (de)
DE (1) DE2149200C3 (de)
FR (1) FR2110917A5 (de)
GB (1) GB1354800A (de)
NL (1) NL7113424A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829840A (en) * 1972-07-24 1974-08-13 Ibm Virtual memory system
US3781808A (en) * 1972-10-17 1973-12-25 Ibm Virtual memory system
US3806888A (en) * 1972-12-04 1974-04-23 Ibm Hierarchial memory system
US3911401A (en) * 1973-06-04 1975-10-07 Ibm Hierarchial memory/storage system for an electronic computer
US3916384A (en) * 1973-06-15 1975-10-28 Gte Automatic Electric Lab Inc Communication switching system computer memory control arrangement
FR129151A (de) * 1974-02-09
DE2542845B2 (de) * 1975-09-25 1980-03-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betreiben eines hierarchisch gegliederten, mehrstufigen Arbeitsspeichersystems und Schaltungsanordnung zur Durchführung des Verfahrens
US4157587A (en) * 1977-12-22 1979-06-05 Honeywell Information Systems Inc. High speed buffer memory system with word prefetch
JPS5522298A (en) * 1978-07-31 1980-02-16 Ibm Data processing system
US4298929A (en) * 1979-01-26 1981-11-03 International Business Machines Corporation Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability
JPS5856277A (ja) * 1981-09-29 1983-04-02 Toshiba Corp 情報処理装置ならびに方法
JPS59188879A (ja) * 1982-12-17 1984-10-26 シンボリツクス・インコ−ポレ−テツド デ−タプロセツサ
JPH04230508A (ja) * 1990-10-29 1992-08-19 Internatl Business Mach Corp <Ibm> 低電力消費メモリ装置
JP2842389B2 (ja) * 1996-07-11 1999-01-06 日本電気株式会社 乱数発生装置
US7325034B2 (en) * 2003-09-24 2008-01-29 International Business Machines Corporation Method and apparatus for scalable peer-to-peer inquiries in a network of untrusted parties

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3248708A (en) * 1962-01-22 1966-04-26 Ibm Memory organization for fast read storage
GB1196752A (en) * 1967-05-04 1970-07-01 Int Computers Ltd Improvements relating to Data Handling Arrangements.
GB1199991A (en) * 1967-06-28 1970-07-22 Int Computers Ltd Improvements relating to Data Handling Arrangements
US3569938A (en) * 1967-12-20 1971-03-09 Ibm Storage manager

Also Published As

Publication number Publication date
NL7113424A (de) 1972-04-05
CA948786A (en) 1974-06-04
DE2149200B2 (de) 1973-10-18
GB1354800A (en) 1974-06-05
DE2149200A1 (de) 1972-04-06
FR2110917A5 (de) 1972-06-02
US3701107A (en) 1972-10-24

Similar Documents

Publication Publication Date Title
DE2149200C3 (de) Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten
DE3011552C2 (de)
DE2515696C2 (de) Datenverarbeitungssystem
DE1499182C3 (de) Datenspeichersystem
DE69507290T2 (de) Gerät zur datenpuffer-überwachung in einem plattenspeichersystem
DE2431379B2 (de) Datenverarbeitungseinrichtung
DE68903693T2 (de) Einrichtung zur datenverarbeitung.
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE2844357A1 (de) Speichererweiterung
DE1951552A1 (de) System zur Speichersicherung
DE2817431A1 (de) Speicherhierarchie
DE2718551B2 (de)
DE3046912C2 (de) Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage
DE2912073C2 (de)
DE3338329C2 (de)
DE3013064C2 (de) Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher
DE2404887C2 (de) Schaltungsanordnung für den Informationsaustausch mit einem Rechner
DE2842288A1 (de) Datentransferschalter mit assoziativer adressauswahl in einem virtuellen speicher
EP1204917B1 (de) Operandenstapelspeicher und verfahren zum betreiben eines operandenstapelspeichers
DE1222289B (de) Datenverarbeitungseinrichtung
DE3149926A1 (de) Programmierbare vergleichsschaltung
DE2750126A1 (de) Datenverarbeitungssystem mit einem zwischenpufferspeicher
DE3104941A1 (de) Mikrorechnersystem zum raschen auffinden von kennzeichenbloecken
WO1998044421A1 (de) Schaltungsanordnung mit einem prozessor und einem datenspeicher
DE2714314C2 (de) Datenverarbeitende Vorrichtung mit einem Datenspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)