DE2149200B2 - Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benotigten Daten - Google Patents

Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benotigten Daten

Info

Publication number
DE2149200B2
DE2149200B2 DE2149200A DE2149200A DE2149200B2 DE 2149200 B2 DE2149200 B2 DE 2149200B2 DE 2149200 A DE2149200 A DE 2149200A DE 2149200 A DE2149200 A DE 2149200A DE 2149200 B2 DE2149200 B2 DE 2149200B2
Authority
DE
Germany
Prior art keywords
storage
memory
data
addresses
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2149200A
Other languages
English (en)
Other versions
DE2149200A1 (de
DE2149200C3 (de
Inventor
John Garland Princeton N.J. Williams (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2149200A1 publication Critical patent/DE2149200A1/de
Publication of DE2149200B2 publication Critical patent/DE2149200B2/de
Application granted granted Critical
Publication of DE2149200C3 publication Critical patent/DE2149200C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12Replacement control
    • G06F12/121Replacement control using replacement algorithms
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

Blockschalischema eines Anwendungsbeispiels der momentan anwesende willkürliche oder beliebige Einrichtung gemäß der Erfindung zeigt, dieses An- Nummer oder Zahl von einem Zufallszahlengenera-
wendungsbeispiel der Erfindung erläutert. tor 36 an ein Beliebigzahlregister 38. Der Inhalt des
Die in der Zeichnung dargestellte Datenverartei- Beliebigzahlregisters 38 wird einem Vergleicher 40 tungsanlage hat einen Zeatralteil 10, einen verhält- 5 zugeleitet, der außerdem als zweite Eingangsgröße P nismäßig kleinen Schnellspeicher 12 mit wahlfreiem eine Wahrscheinlichkeitszahl empfängt, die nit der Zugriff und einen verhältnismäßig langsamen, direkt beliebigen Zahl verglichen wird, um eine willkür-
adressierbaren Großspeicher 14 mit wahlfreiem Zu- liehe, statistische Wahrscheinlichkeitsentscheidung zu griff. Der Schnellspekher 12 und der Großspeicher treffen. Das heißt, der Vergleicher 40 liefert ein Aus-14 haben je ein Adressenregister AR und je ein io gangssignal bei 41, wenn die beliebige Zahl größer
Speicherdatenregister MR. Ein Datenregister 16, das als P ist, während er ein Ausgangssignal bei 43 lie-
im Zentralteil 10 enthalten sein kann, ist für zwi- fert, wenn die beliebige Zahl gleich oder kleiner als H
sehen dem Zentralteil 10 und den Speicherregistern ist. Der Wert von P wird so gewählt, daß die große
des Schnellspeichers 12 und des Großspeichers 14 Mehrheit der beliebigen Zahlen größer als P ist und
übertragene Daten vorgesehen. Beide Speicher kön- 15 die wenigen übrigen beliebigen Zahlen kleiner oder
nen Magnetspeicher, beispielsweise Magnetkernspei- gleich P sind. Der Wert von P kann in bezug auf die
eher, sein. Statt dessen kann der Schnellspeicher Anzahl von verschiedenen willkürlichen Zahlen so
auch ein Halbleiterspeicher sein. gewählt werden, daß z. B. der Ausgang 43 des Ver-
Der Zentralteil 10 ist Seiten- oder blockorientiert gleichers 40 im Durchschnitt je einmal pro 2500mal und arbeitet mit virtuellen Speicheradressen, die über so und der Ausgang 41 2499 von 2500mal erregt wird, eine Leitung 17 einem Virtuelladressenregister 18 Der Zufallszahlengenerator 36, das Verknüpf ungszugeführt sind. Der Inhalt des Virtuelladressenregi- glied 34, das Beliebigzahlregister 38 und der Vergleisters 18 wird einem Übersetzer 20 zugeleitet, der die eher 40 bilden einen Wahrscheinlichkeitsgeber mit virtuelle Speicheradresse in eine reelle oder wirkliche einem ersten Ausgang 43, der einen kleinen Bruchteil Speicheradresse übersetzt, die in ein Reelladressenre- 35 der Zeit erregt wird, und einem zweiten Ausgang 41, gister eingegeben wird. Der Inhalt des Reelladressen- der den übrigen, größeren Teil der Zeit erregt wird, registers 22 ist eine Adresse in entweder dem Wenn der Ausgang 41 des Vergleichers 40 erregt ist, Schnellspeicher 12 oder dem Großspeirher 14. Die- wie es am weitaus häufigsten der Fall ist, wird ein ses System ermöglicht die Durchführung von Pro- Verknüpfungsglied 44 aufgetastet, so daß die reelle grammen unter Verwendung von virtuellen Speicher- 30 Adresse von der Mehrfachleitung 28 zum Adressenadressen, die nicht die reellen oder wirklichen register AR des Großspeichers 14 übertragen wird. Speicherzeilen in den beiden Speichern kennzeich- Daraufhin wird ein Informationswort zwischen der nen. Der Übersetzer 20 übersetzt automatisch virtu- adressierten Speicherzelle im Großspeicher 14 und eile Adressen in diejenigen reellen Adressen, die ver- dem Zentralteil 10 übertragen, wendet weraen, um den Schnellspeicher 12 und den 35 Wenn dagegen der Ausgang 43 des Vergleichers Großspeicher 14 am wirksamsten auszunutzen. Vor- 40 erresM ist, wie es nur selten der Fall ist. wird das kehrungen zur Handhabung von virtuellen und reel- Signal über eine Leitung 45, einen Schalter 46 und len Adressen sind an sich bei Datenverarbeitungsan- eine Leitung 45' zum Unterbrechungsgenerator 24 lagen mit Teilnehmerbetrieb üblich. Die entsprechen- übertragen. Der Schalter 46 kann ein unter Proden Anordnungen erlauben die wortweise Übertra- 40 grammsteuerung arbeitender elektronischer Schalter gung von Seiten von Speicherinformationen zwischen sein. Der Unterbrechungsgenerator 24 signalisiert dem Schnellspeicher und dem Großspeicher. Dies dem Zentralteil über die Leitung 25, die Übertragung wird mit Hilfe eines herkömmlichen Unterbrechungs- eines Informationsblocks vom Großspeicher 14 zum systems mit einem Unterbrechurgsgenerator 24 und Schnellspeicher 12 einzuleiten und durchzuführen, einem "Unterbrechungsinformationsregister 26 er- 45 Der jeweils übertragene Informationsblock ist derjereicht. nige Block, der das durch die reelle Adresse auf der
Der Inhalt des Reelladressenregisters 22 wird über Mehrfachleitung 28 gekennzeichnete Speicherwort eine Sammel- oder Mehrfachleitung 28 einem Adres- enthält. Diese reelle Adresse läuft durch ein Versen\ ergleicher 30 zugeleitet. Der Adressenvergleicher knüpfungsglied 47. wenn dieses vom Unterbrehat einen weiteren Eingang A, der die Teilungslinie 50 chungsgenerator 24 auf getastet ist, zu dem Unterbrezwischen den Adressenstellen im Schnellspekher 12 chungsinformationsregister 26. Der Inhalt des Unter- und den Adressenstellen im Großspeicher 14 dar- brechungsinformationsregisters 26 wird dem Zentralstellt. Wenn die dem Adressenvergleicher 30 zugelei- teil über die Leitung 27 zur Verfügung gestellt, tete Adresse kleiner oder gleicn A ist, tastet das Si- Nachdem der Zentralteil 10 die Übertragung eines gnal am Vergleicherausgang 31 ein Verknüpfungs- 55 Blocks zum Schnellspeicher M vollendet hat, modifiglied 32 auf, so daß die Adresse zum Adressenregi- ziert er über die Leitung 19 eine Tabelle im Ubersetster AR des Schnellspeichers 12 durchläuft. Auf zer 20 so, daß sie die geänderte reelle Adresse des diese Weise wird die gewünschte Wortspeicherzelle übertragenen Informationsblocks wiedergibt, adressiert, so daß ein Informationswort vom Speicher Falls die Anzahl der in den Schnellspeicher 12 über das Speii.iierregister MR und das Datenregister 60 übertragbaren Blöcke begrenzt sein soll, schaltet man 16 zum Zentralteil 10 oder von diesem zur adressier- mittels des Schalters 46 einen Zähler 48, der die ten Speicherzelle im Speicher übertragen weiden übertragenen Blöcke zählt, und einen Vergleicher 50 kann. ein. In diesem Fall wird jeweils bei Erregung des
Wenn dagegen die dem Adressenvergleicher 30 Ausgangs 43 des Vergleichers 40 über die Leitung 49
über die Mehrfachleitung 28 angelieferte reelle 65 der Zähler 48 vorgerückt. Durch Vergleichen des
Adresse größer als A ist, so tastet das Signal am Ver- Zählwerts des Zählers 48 mit einer vorbestimmten
gleicherausgang 33 ein Verknüpfungsglied 34 auf. Maximalzahl K im Vergleicher 50 wird festgestellt, ob
Das aufgetaslete Verknüpfungsglied 34 leitet eine eine Blockübertragung zulässig ist. Der Wert von K
5 6
kann so gewählt werden, daß Blockübertragungen adresse sich im Schnellspeicher 12 befindet und daher
nicht mehr zugelassen werden, nachdem z. B. 50 schnell verarbeitet werden kann,
oder 60°/o der im Großspeicher 14 vorhandenen Es wurde gefunden, daß beim Ablauf eines typi-
Blöcke in den Schnellspeicher 12 übertragen sind. sehen Rechnerprograrmns in einer blockorientierten
Solange der Zählwert des Zählers 48 kleiner oder 5 Anlage 50 % der Blöcke auf ungefähr 95 °/o der
gleich K ist, wird der Ausgang 51 des Vergleichers Speicherzugriffe entfallen, während die übrigen 50 °/o
50 erregt, was zur Folge hat, daß das Unterbre- der Blöcke auf nur ungefähr 5 % der Zugriffe entfal-
chungssystem in der beschriebenen Weise arbeitet. len. Wenn daher die aktivsten 50 0Zo der Blöcke sich
Wird dagegen der Ausgang 53 des Vergleichers 50 im Schnellspeicher 12 befinden, kann die Anlage
erregt, was anzeigt, daß der Zähler einen Zählwert, io 950Zo der Zeit mit der hohen Arbeitsgeschwindigkeit
der größer ist als K, erreicht hat, so wird das Ver- des Schnellspeichers 12 arbeiten. Jedoch können die-
knüpfungsglied 54 aufgetastet mit der Folge, daß die jenigen 50 °, ο der Blöcke, die am meisten aktiv sind,
reelle Adresse von der Mehrfachleitung 28 zum für ein selten abgewickeltes Programm nicht mit ir-
Adressenregister AR des Großspeichers 14 läuft. gendwelchen zweckmäßigen oder wirtschaftlichen
Im Betrieb der Anordnung wird vorausgesetzt, daß 15 Mitteln ermittelt werden.
ein durchzuführendes Programm sich anfänglich im Das der Erfindung zugrunde liegende Prinzip be-Großspeicher 14 befindet. Im Verlauf der Durchfüh- ruht auf einer Untersuchung der statistischen Eigenrung der Befehle des Programms schickt der Zentral- schäften der Blockaktivität, d. h. der statistischen teil 10 nacheinander Adressen über die Leitung 17 Wahrscheinlichkeit, daß ein gewünschtes Speicherzum Virtuelladressenregister 18. Die Tabellen im 20 wort sich in demselben Block wie ein zuvor gesuch-Übersetzer 20 registrieren anfänglich die Tatsache, tes Wort befindet. Es wurde festgestellt, daß beim daß sämtliche reellen Adressen sich im Großspeicher Abwickeln von vier typischen Programmen mit der 14 befinden. Es werden daher die anfänglichen virtu- hier beschriebenen Anlage im Verlauf der Durchfühellen Adressen aus dem Vielfachregister 18 vom rung eines Programms 500O der Blöcke übertragen Übersetzer 20 in reelle Adressen übersetzt, die über 25 und 80 0O der Adressierungen an den Schnellspeicher das Reell adressenregister 22 zur Mehrfachleitung 28 12 gerichtet werden. Würden 500O der Blöcke willgelangen. Der Adressenvergleicher 30 stellt fest, daß kürlich vom Großspeicher zum Schnellspeicher überdie anfänglichen reellen Adressen sich im Großspei- tragen, so wäre zu erwarten, daß nur 50 °o der eher 14 befinden, und entsprechend wird eine belie- Speicheradressierungen an den Schnellspeicher 12 bige Zahl vom Zufallszahlengenerator 36 über das 30 gerichtet sind. Mit der vorliegenden Anlage wird da-Verknüpfungsglied 34 und das Beliebigzahlregister her erreicht, daß 800O der Adressierungen sich an 38 zum Vergleicher 40 geleitet. Der Vergleicher 40 den Schnellspeicher richten, gegenüber 50 ° η bei arbeitet in willkürlicher Weise so, daß er fast immer willkürlicher Übertragung, was ein recht gutes Resulein Signal am Ausgang 41 liefert, das das Verknüp- tat ist, gemessen an dem theoretischen Maximum von fungsglied 44 auftastet, so daß die reelle Adresse 35 950Zo, wenn der Schnellspeicher diejenigen 50 "oder zum Adressenregister AR des Großspeichers 14 ge- Blöcke enthält, die als die am meisten aktiven Blöcke langt. Der Bruchteil der Zeit, wo dies nicht der Fall bekannt sind. Das heißt, die Effektivität der vorlieist, kann im Durchschnitt z.B. V2500 oder V10000 genden Anlage beträgt ungefähr 80 bis 50 / 95 bis 50 betragen, d.h. je einmal pro 2500 bzw. 10 000 Zu- oder zwei Drittel derjenigen Effektivität, die ein griffe. 40 blockorientiertes System überhaupt haben kann.
Die Wahrscheinlichkeitszahl von einmal in je meh- Wenn die maximale Anzahl der vom Großspeicher rcrcn tausend Zugriffen kann z.B. aus dem Bruch: 14 in den Schnellspeicher 12 übertragbaren Blöcke 100 dividiert durch die Gesamtzahl der während der durch das Eingieifen des Vergleichen; 50 auf maxi-Durchführung des Programms erfolgenden Adressie- mal 60 °o der Blöcke begrenzt wird, werden bei rangen ermittelt werden. Bei der Untersuchung von 45 einem typischen Programm ungefähr 45 ° 0 der vier Rechnerprogrammen wurde gefunden, daß unge- Blöcke in den Schnellspeicher 12 übertragen, mit fähr 300 000 bis 3 Millionen Speicherzugriffe bei der dem Resultat, daß ungefähr 77" η aller Speicher-Durchführung der untersuchten Programme stattfan- adressierungen sich an den Schnellspeicher 12 richten. den. Es ergibt sich daher eine erhebliche Anzahl von Die Verwendung des Zählers 48 für übertragene anfänglichen Direktzugriffen zum Großspeicher 14, 50 Blöcke sowie des Vergleichers 50 ist dann erwünscht, ehe ein Zugriff ein Signal am Ausgang 43 des Ver- wenn die Anzahl der Blöcke im Schnellspeicher 12 gleichers 40 hervorruft, das eine Unterbrechung und beschränkt sein soll. Diese zusätzliche Maßnahme ist die Übertragung eines vollständigen Blocks mit dem mit einer nur geringfügigen Verschlechterung der Efgewünschten Speicherwort vom Großspeicher 14 fektivität verbunden.
zum Schnellspeicher 12 auslöst. Der Übersetzer 20 55 Bei der Realisierung der Erfindung sind eine
wird dann so modifiziert, daß er die Tatsache Reihe von Faktoren im Hinblick auf die Maximali-
wiedergibt, daß die reelle Adresse des übertragenen siciung der Leistung der Anlage zu berücksichtigen.
Blocks eine Adresse im Schnellspeicher 12 ist. Die relativen Größen und relativen Geschwindigkei-
Danach kann es bei weiteren Speicherzugriffen ge- ten des Schnellspeichers 12 und des Großspeichers schehen. daß sich ein gesuchtes Speicherwort im 60 14 sind wichtig bei der Bestimmung des anzuwen-Schnelispeicher 12 befindet. Wenn das der Fall ist. denden Wahrscheinlichkeitsfaktors P. Fernf sollte tastet der Adressenvergleicher 30 das Verknüpfung*- man den Zeit- und Programmieruiigsaufwa id beglied 32 auf und leitet die Adresse zum Schnellspei- rücksichtigen, der für die Übertragung eines Blocks eher 12. Später findet der Adressenvergleicher 30 vom Großspeicher 14 zum Schnellspeichcr 12 erforeine Adresse im Großspeicher 14 vor. die die Über- 65 derlich ist, da diese Übertragung Wort für Wort ertragung eines weiteren Blocks vom Großspeicher 14 folgt. Ein weiterer zu berücksichtigender Faktor ist mm Schnellspeicher 12 zur Folge hat. Es ist dann et- die Anzahl der in jedem Speicherblock enthaltenen was wahrscheinlicher, daß eine künftige Speicher- Speicherworte.
Die Vergleicher 30, 40 und 50 können jeweils als ein Register mit einem Decodierer mit Eingangsanschlüssen an die Registerstufen und mit zwei Ausgängen ausgebildet sein. Der Decodierer ist im Hinblick auf die entsprechende Vergleichskonstante, A, P bzw. K, so eingerichtet, daß sich je nach dem In-
halt des Vergleichsregisters eine Erregung entweder des einen oder des anderen der Vergleicherausgänge ergibt. Statt dessen kann man auch eine Ausführung verwenden, bei der die Konstanten, besonders die Konstanten P und K, variabel sind und der Kontrolle des Programmierers unterliegen.
Hierzu 1 Blatt Zeichnungen

Claims (5)

häufigsten benötigten Daten und zum Einschreiben Patentansprüche: dieser Daten in einen Schnellspeicher innerhalb einer Datenverarbeitungsanlage mit einem direkt adressier-
1. Einrichtung zur Auswahl von im Verlauf baren relativ langsamen Großspeicher mit wahleiner Programmbearbeitung am häufigsten benö- 5 freiem Zugriff und einem kleineren Schnellspeicher tigten Daten und zum Einschreiben dieser Daten mit wahlfreiem Zugriff zur Speicherung von in Seiler in einen Schnellspeicher innerhalb einer Daten- gruppierten Wörtern, mit einer Anordnung, welche Verarbeitungsanlage mit einem direkt adressierba- feststellt, ob sich ein gewünschtes Wort im Großspeiren relativ langsamen Großspeicher mit wahl- eher oder im Schnellspeicher befindet, und mit einer freiem Zugriff und einem kleineren Schnellspei- io Anordnung zum Adressieren des Schnellspeichers eher mit wahlfreiem Zugriff zur Speicherung von bzw. des Großspeichers, wenn sich das gewünschte in Seiten gruppierten Wörtern, mit einer Anord- Wort im Schnellspeicher bzw. im Großspeicher benung, welche feststellt, ob sich ein gewünschtes findet.
Wort im Großspeicher oder im Schnellspeicher Eine elektronische Datenverarbeitungsanlage kann
befindet, und mit einer Anordnung zum Adres- 15 einen Magnetkernspeicher mit beliebigem Zugnff als sieren des Schnellspeichers bzw. des Großspei- Hauptspeicher sowie einen oder mehrere periphere chers, wenn sich das gewünschte Wort im Magnettrommel -, Magnetplatten- oder Magnetband-Schnellspeicher bzw. im Großspeicher befindet, speicher großer Kapazität enthalten. Bei einer soldadurch gekennzeichnet, daß die chen Anlage ist nur der Magnetkernspeicher direkt Adressieranordnung eine Zufallseinrichtung ent- ao durch den Zentralteil (Rechen- oder Verarbeitungshält, die in einer nicht vorher bestimmten, vom einheit) adressierbar, und die in den pcripheren Spe:- Zufall abhängigen Weise bei Erscheinen von ehern enthaltenen Informationen müssen zum Ma-Adressen von im Großspeicher (14) beiindlichen gnetkernspeicher übertragen werden, bevor sie Wörtern diejenigen Adressen auswählt, bei denen vom Zentralteil benutzt oder verwertet werden nicht der Großspeicher (14) direkt adressiert, as können.
sondern die betreffende Seite in den Schnellspei- Einen gegebenen direkt adressierbaren Magnet-
cher (12) übertragen wird, und daß diese Aus- kernspeicher kann man nur um den Preis einer Verwähl durch die Zufallseinrichtung so erfolgt, daß ringerung der Arbeitsgeschwindigkeit und/oder einer für eine relativ große Anzahl dieser Adressen der Kostencrhöhung vergrößern, um ihn der für einen Großspeicher direkt adressiert wird, während bei 30 bestimmten Anwendungszweck gewünschten Kapaziden übrigen, relativ wenigen Adressen die das je- tat anzupassen. Es ist daher zweckmäßiger, eine weils gewünschte Wort enthaltende Seite in den Speicherhierarchie mit einem beliebig zugreifbaren Schnellspeichir (12) übertragen wird. Magnetkernspeicher, der groß und verhältnismäßig
2. Einrichtung nach Anspruch 1, dadurch ge- billig pro gespeicherte Informationseinheit sowie dikennzeichnet, daß die Zufallseinrichtung einen 35 rekt adressierbar ist, und einen zusätzlichen, verhält-Zufallszahlengenerator (36) enthält, dessen Aus- nismäßig kleinen Schnellspeicher mit wahlfreiem Zugangsgröße von einem Vergleacher (40) mit einer griff vorzusehen. Der Zentralteil der Anlage kann Invorgegebenen Zahl (P) verglichen wird. ίο» mationen entweder im zusätzlichen kleinen
3. Einrichtung nach einem der vorhergehenden Schnellspeicher oder im großen, langsamen Magnet-Ansprüche, gekennzeichnet durch einen Zähler 40 kernspeicher direkt adressieren. Innerhalb einer sol-(48) zum Begrenzen der maximalen Anzahl der chen Hierarchie ist es wünschenswert, daß die am vom Großspeicher (14) zum Schnellspeicher (12) häufigsten gebrauchten Informationen im Schnellübertragenen Wortseiten. speicher, dagegen die am seltensten gebrauchten In-
4. Einrichtung nach einem der Ansprüche 1 formationen im Großspeichcr gespeichert sind.
bis 3, dadurch gekennzeichnet, daß ein Register 45 Aufgabe der Erfindung ist, eine Einrichtung anzu-(22) für die Adressen von im Schnell- oder Groß- geben, bei der im Verlauf einer Programmbearbeispeicher befindlichen Wörtarn vorgesehen ist, tung, bei welcher Daten aus dem Großspeicher geledessen Inhalt über Verknüpfungsglieder (32, 44) sen und in den Schnellspeicher eingeschrieben werin Abhängigkeit vom Ausgargssignal eines die je- den können, das Einschreiben dieser Daten in den. weilige Adresse mit einer vorgegebenen Größe 50 Schnellspeicher so vorgenommen wird, daß ein grover 'leichendcn Adressenveigleichers (30) zum ßer Teil der am häufigsten benötigten Daten sich im Schnellspeicher oder zum Großspeicher gelangt, Schnellspeicher ansammelt.
und daß das dem Großspeicher vorgeschaltete Die Erfindung löst diese Aufgabe bei einer Ein-
Verknüpfungsglied (44) von der Zufallseinrich- richtung der eingangs genannten Art dadurch, daß tung gesteuert ist. 55 die Adressieranordnung eine Zufallseinrichtung ent-
5. Einrichtung nach Anspruch 4, dadurch ge- hält, die in einer nicht vorher bestimmten vom Zufall kennzeichnet, daß ein Unterbrechungsgenerator abhängigen Weise bei Erscheinen von Adressen von (24) vorgesehen ist, der bei Wahl der Übertra- im Großspeicher befindlichen Wörtern diejenigen gung einer Seite durch die Zufallseinrichtung den Adressen auswählt, bei denen nicht der Großspeicher Betrieb des Zentralteils (10) der Datenverarbei- 60 direkt adressiert, sondern die betreffende Seite in den tungsanlage unterbricht und diesen veranlaßt, un- Schnellspeicher übertragen wird, und daß diese Auster Steuerung durch den Inhalt des Registers (22) wahl durch die Zufallseinrichtung so erfolgt, daß für die Seite vom Großspeicher zum Schnellspeicher eine relativ große Anzahl dieser Adressen der Großzu übertragen. speicher direkt adressiert wird, während bei den üb-
65 rigen relativ wenigen Adressen die das jeweils gewünschte Wort enihaltende Seite in den Schnellspei-
Die Erfindung betrifft eine Einrichtung zur Aus- eher übertragen wird,
wahl von im Verlauf einer Programmbearbeitung am Nachstehend wird an Hand der Zeichnung, wie ein
DE2149200A 1970-10-01 1971-10-01 Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten Expired DE2149200C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US7714170A 1970-10-01 1970-10-01

Publications (3)

Publication Number Publication Date
DE2149200A1 DE2149200A1 (de) 1972-04-06
DE2149200B2 true DE2149200B2 (de) 1973-10-18
DE2149200C3 DE2149200C3 (de) 1974-05-16

Family

ID=22136312

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2149200A Expired DE2149200C3 (de) 1970-10-01 1971-10-01 Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten

Country Status (6)

Country Link
US (1) US3701107A (de)
CA (1) CA948786A (de)
DE (1) DE2149200C3 (de)
FR (1) FR2110917A5 (de)
GB (1) GB1354800A (de)
NL (1) NL7113424A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542845A1 (de) * 1975-09-25 1977-03-31 Siemens Ag Verfahren zum betreiben eines hierarchisch gegliederten, mehrstufigen arbeitsspeichersystems und schaltungsanordnung zur durchfuehrung des verfahrens

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829840A (en) * 1972-07-24 1974-08-13 Ibm Virtual memory system
US3781808A (en) * 1972-10-17 1973-12-25 Ibm Virtual memory system
US3806888A (en) * 1972-12-04 1974-04-23 Ibm Hierarchial memory system
US3911401A (en) * 1973-06-04 1975-10-07 Ibm Hierarchial memory/storage system for an electronic computer
US3916384A (en) * 1973-06-15 1975-10-28 Gte Automatic Electric Lab Inc Communication switching system computer memory control arrangement
FR129151A (de) * 1974-02-09
US4157587A (en) * 1977-12-22 1979-06-05 Honeywell Information Systems Inc. High speed buffer memory system with word prefetch
JPS5522298A (en) * 1978-07-31 1980-02-16 Ibm Data processing system
US4298929A (en) * 1979-01-26 1981-11-03 International Business Machines Corporation Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability
JPS5856277A (ja) * 1981-09-29 1983-04-02 Toshiba Corp 情報処理装置ならびに方法
JPS59188879A (ja) * 1982-12-17 1984-10-26 シンボリツクス・インコ−ポレ−テツド デ−タプロセツサ
JPH04230508A (ja) * 1990-10-29 1992-08-19 Internatl Business Mach Corp <Ibm> 低電力消費メモリ装置
JP2842389B2 (ja) * 1996-07-11 1999-01-06 日本電気株式会社 乱数発生装置
US7325034B2 (en) * 2003-09-24 2008-01-29 International Business Machines Corporation Method and apparatus for scalable peer-to-peer inquiries in a network of untrusted parties

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3248708A (en) * 1962-01-22 1966-04-26 Ibm Memory organization for fast read storage
GB1196752A (en) * 1967-05-04 1970-07-01 Int Computers Ltd Improvements relating to Data Handling Arrangements.
GB1199991A (en) * 1967-06-28 1970-07-22 Int Computers Ltd Improvements relating to Data Handling Arrangements
US3569938A (en) * 1967-12-20 1971-03-09 Ibm Storage manager

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542845A1 (de) * 1975-09-25 1977-03-31 Siemens Ag Verfahren zum betreiben eines hierarchisch gegliederten, mehrstufigen arbeitsspeichersystems und schaltungsanordnung zur durchfuehrung des verfahrens

Also Published As

Publication number Publication date
DE2149200A1 (de) 1972-04-06
FR2110917A5 (de) 1972-06-02
CA948786A (en) 1974-06-04
GB1354800A (en) 1974-06-05
DE2149200C3 (de) 1974-05-16
NL7113424A (de) 1972-04-05
US3701107A (en) 1972-10-24

Similar Documents

Publication Publication Date Title
DE2515696C2 (de) Datenverarbeitungssystem
DE3011552C2 (de)
DE2829550C2 (de)
DE1499182C3 (de) Datenspeichersystem
DE1951552A1 (de) System zur Speichersicherung
DE2149200B2 (de) Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benotigten Daten
DE2817431C2 (de) Speichereinrichtung mit auf Durchspeichern(store thru) beruhender Speicherhierarchie mit Teilspeicherung
DE2844357A1 (de) Speichererweiterung
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE2331589A1 (de) Datenverarbeitungsanordnung
DE1499687B2 (de) Speicherschutz-einrichtung
DE1549479B1 (de) Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers
DE2912073C2 (de)
DE2718551B2 (de)
DE3338329C2 (de)
DE1922304A1 (de) Datenspeichersteuergeraet
EP0127809A1 (de) Schaltungsanordnung mit einem Speicher und einer Zugriffskontrolleinheit
DE3919802A1 (de) Speicherbaustein mit vektorprozessoren und einem skalarprozessor
DE4302754C1 (de) Monolithisch integrierte Datenspeicheranordnung und Verfahren zu deren Betrieb
CH495584A (de) Datenverarbeitungsanlage
DE2842288A1 (de) Datentransferschalter mit assoziativer adressauswahl in einem virtuellen speicher
DE2750126A1 (de) Datenverarbeitungssystem mit einem zwischenpufferspeicher
DE4114545C2 (de) Schaltungsanordnung für einen Mikrocomputer
DE1449816C3 (de) Schaltungsanordnung zur Steuerung des Zugriffs zu einem Magnettrommelspeicher
DE2041171B2 (de) Adressrecheneinrichtung für Großraumspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)