DE2717702A1

DE2717702A1 - Speicher-zugriffs-steuersystem

Info

Publication number: DE2717702A1
Application number: DE19772717702
Authority: DE
Inventors: Genzo Dipl Ing Nagano; Hiroshi Dipl Ing Nakamura; Yukio Dipl Ing Sohma
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1976-04-24
Filing date: 1977-04-21
Publication date: 1977-11-03
Also published as: AU501316B2; JPS5756751B2; ES457764A1; GB1568312A; DE2717702C2; AU2441977A; FR2349192A1; JPS52130246A; BR7702569A; FR2349192B1; US4115851A; CA1072216A

Description

Ein Speicher-Zugr iJ'f-5 teuersys tem ist zwischen einer oder mehreren Zugriffeinheiten und einem Hauptspeicher vorgesehen, der aus einer Vielzahl logischer Speichel' aufgebaut ist, auf die unabhängig zugegriffen werden kann, und empfängt einen Befehl von der Zugriffeinheit, bestimmt durch den Zustand des Hauptspeichers, so daß der Zugriff auf einen der logischen Speicher erlaubt: wird. Das Speicher-Zugriff-Steuersystem bositzh ein Schieberegister und einen Komparatorkreis. Dabei ist das Schieberegister aus der Zykluszeit des Hauptspeichers entsprechenden Stufen aufgebaut und dient zur Speicherung von Adresseninformationen, die zur Identifizierung eines tätigen logischen Speichers ausreichen, und verschiebt den gespeicherten Inhalt synchron mit einem Taktgebersignal. Der Komparatorkreis vergleicht den Inhalt einer ,jeden Stufe des Schieberegisters mit AdresseninformatIonen des gewünschten Ιοί 5 gischen Speichers, bestimmt durch den Befehl von der Zugriffeinheit, wobei der durch das Ergebnis des Vergleiches bestimmte Befehl empfangen wird, und wobei ein Steuersignal für den Zugriff auf den gewünschten logischen Speicher erzeugt wird. Durch die Verwendung des Schieberegisters kann geprüft v/erden, ob einer der logischen Speicher, auf den zugegriffen werden soll, tätig ist oder nicht, so daß der Umfang des Speicher-Zugrif f-Steuersystrems auch dann nicht vergrößert wird, wenn die Zahl der logischen Speicher bei einer Vergrößerung der Leistungsfähigkeit des Hauptspeichers vergrößert wird. Im Schieberegister sind die Operationscoden, die Codf;n der Zugriffeinhei ten, u.s.w. gespeichert, außerdem ermöglicht das Schieberegister eine Identifikation der Zugriffeinheit, ?n die aus dem Hauptspeicher ausgelesene Daten zurückgesendet werden sollen, und eine partielle Schreibsteuerung.

Diese Erfindung bezieht sich auf ein Speich'-r-Zugriff-Steuersystem, insbesondere auf ein Speicher-Zugriff-Steuersystem, in dem ein Schieberegister zur Speicherung von Adresseninformationen einer Speichereinheit (weiter unten als logischer Speicher bezeichnet) in ihrem tätigen Zustand benutzt wird, und welches eine Steuerung des Empfangs eines Befehls zum Zugriff ermöglicht und dabei eine

.../6 7098U/0935

einfache Konstruktion aufweist., auch dann, wenn die Zahl der logischen Speicher, auf die unabhängig zugegriffen werden kann, vergrößer» wird.

In einem derartigen MuIt Lprozessor-System, in welchem z.B. ein Speicher hoher Leistungsfähigkeit einer Vielzahl von Zugriffeinheiten, d.h. zentralen Prozeßeinheiten und/oder Kanalprozessoren, zugeordnet ist,um den Durchfluß durch Mehrfachverarbeitung der Befehle von den Zugriffeinheiten zu erhöhen, werden die Warte-

ü zeiten der Zugriffeinheilen dadurch verkürzt, daß der Speicher hoher Leistungsfähigkeit aus einer Vielzahl logischer Speicher, auf die unabhängig zugegriffen werden kann, aufgebaut. ist,und daß die Zahl der logischen Speicher erhöht wird. Bekannt ist ein Speicher-Zugriff-Steuersystems bei dem Flipflops vorgesehen sind, die eineindeutig den logischen Speichern zugeordnet sind, und bei dem der Zustand eines ,jeden logischen Speichers, bestimmt durch den Zustand eines ,ieden Flipflops, geprüft wird. Dieses Speicher-Zugriff-SteuersysLern empfängt den Befehl zum Zugriff, wenn der logische Speicher, auf den entsprechend einem Befehl zugegriffen werden soll, frei ist. Bei einem derartigen Speicher-Zugriff-Steuersystem ist es ,jedoch notwendig, die Zahl der Flipflops mit einer Vergrößerung der Zahl der logischen Speicher zu erhöhen. Dementsprechend wird das gesamte Steuersystem außerordentlich aufwendig, wenn eine relativ große Zahl logischer Speicherplätze vorgesehen wird.

Eine Aufgabe dieser Erfindung ist es, ein Speicher-Zugriff-Steuersystem aufzuzeigen, dessen Umfang klein gehalten werden kann, auch wenn eine relativ große Zahl logischer Speicher vorgesehen wird.

Eine weitere Aufgabe dieser Erfindung ist es, ein Speicher-Zugriff-Steuersystem aufzuzeigen, in dem der Zustand eines jeden logischen Speichers in einem Schieberegister gespeichert ist, welches zahlenmäßig der Zykluszeit des Hauptspeichers entsprechende Stufen besitzt, und auch dann, wenn die Zahl der logischen Speicher erhöht wird, soll die Zahl der Stufen des Schieberegisters unverändert bleiben, so daß der Umfang des Systems klein gehalten werden kann.

7098U/0935

COPY

-γ-

Eine weit.ere Aufgabe dieser Erfindung ist es, ein Speicher-Zugriff Steuersystem aufzuzeigen, in dem eine Information zur Identifizierung einer Zugrifieinheit im einen Schieberegister gespeichert wird, und wenn gewünschte Daten von einem Speicher, auf den zugegriffen worden ist, ausgelesen werden, kann die Information zur Identifizierung der Zugriffeinheit, an die die ousgelesenen Daten zurückgesendet v/erden, leicht dadurch erhalten werden, daß die Information aus dem Schieberegister ausgelesen wird.

Außerdem ist es eine Aufgäbe der Erfindung, ein Speicher-Zugriff-Steuersystem aufzuzeigen, bei dem partielles Schreiben leicht erreicht werden kann.

Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden weiter unlen aus der folgenden Beschreibung in Verbindung mit den Figuren noch deutlicher.

Figur 1 ist ein Blockschaltbild, welches ein Beispiel für ein Multiprozessor-System zeigt, welches ein Speicher-Zugriff-Steuersystem besitzt.

Figur 2 ist ein Blockschaltbild, welches ein Beispiel eines bekannten Speicher-Zugriff-Steuersystems zeigt.

Figur 3 ist ein Blockschaltbild, welches beispielhaft ist für das Prinzip des erfindungsgemäßen Speicher-Zugriff-Steuersystems.

Figur 4 ist ein B.l ockschalbild, welches eine Ausführungsform des erfindungsgemäßen Speicher-Zugriff-Steuersystems zeigt. Figur 5 ist ein Schaltplan, welcher die Einzelheiten eines in Figur 4 benutzten Komparatorkreises zeigt.

Figur 1 zeigt in einem Blockschaltbild die Konstruktion eines Beispiels eines Multiprozessor-Systems, um das Speicher-Zugriff-Steuersystem allgemein zu erklären. In Figur 1 bezeichnet das Bezugszeichen 1 einen Hauptspeicher. 1-0, 1-1, ...1-n bezeichnen logische Speicher, auf die unabhängig zugegriffen werden kann. Ein Speicher-Zugriff-Steuersystem ist mit 2 bezeichnet. 3-0, 3- 1, 3-2 und 3-3 bezeichnen eine zentrale Steuereinheit (CPU** A), eine zentrale Prozessoreinheit (CPU#B), einen

7098U/0935

- -iro
COPY

-Q

Kanalprozessor (CHP*-Λ) und einen Kanalprozessor (CHP ^B), die nacheinander Zugriff auf den Hauptspeicher 1 haben.

Im allgemeinen besitzt, das Multiprozessor-System die Konstruktion, daß die Vielzahl logischer Speicher 1-0, 1 - 1, ... 1 - η der Vielzahl von Zugriffeinheiten 3-0, 3-1, 3-2 und 3-3 zugeteilt ist. Zwischen dem logischen Speicher und der Zugriffeinheit ist das Speicher-Zugriff-Steuersystem 2 vorgesehen , welches Befehle von den Zugriffeinheiten 3-0, 3-1, 3-2 und 3-3 für einen Zugriff auf die logischen Speicher 1-0, 1 - 1, ... 1 - η erhält.

In diesem Falle hat das konventionelle Speicher-Zugriff-Steuersystem 2 Flipflops, welche eineindeutig den logischen Speichern 1-0, 1-1, ...1-n zugeordnet sind. Der Zustand der logischen Speicher 1-0, 1-1,... 1-n wird durch die Flipflops erkannt, und, bestimmt durch das Ergebnis dieser Erkennung, werden Befehle von den Zugriffeinheiten 3-0, 3-1, 3-2 und 3-3 empfangen.

Anhand der Figur 2 wird nun ein Zustandsdetektor für einen logischen Speicher in einem derartigen konventionellen Speicher-Zugriff-Steuersystem beschrieben.

In Figur 2 bezeichnen die Bezugszeichen 9-0, 9-1, ... 9 - η Zustandsdetektorkreise für logische Speicher, diese Detektorkreise sind, der Reihe nach,den logischen Speichern 1 - 0, 1 - 1, ... 1 - η zugeordnet und bilden einen Teil des Speicher-Zugriff-Steuersystems 2 (Figur 1). Die Zustandsdetektorkreise 9 - 0, 9 ... 9 - η besitzen jeweils einen Speicher 10-0, 10-1, ... 10 - η zur Speicherung der Adressen der logischen Speicher. Außerdem besitzen die genannten Detektorkreise Komparatorkreise 11-0, 11-1 ... 11 - n, Flipflops 12-0, 12-1, ... 12 - η und Arbeitszähler 13-0, 13-1, ... 13-n. Außerdem haben die Zustandsdetektorkreise 9-0, 9-1. ...9-n die gleiche Konstruktion. 55

Wenn Daten der Adresse, auf die ein Zugriff erfolgen soll, über den Anschluß 14 eingegeben werden, so werden diese Daten auf die

.../9 709844/0935

(X)PY

Zustandsde^ktorkreise 9-0, 9-1· ...9-n verteilt. Im Zustandsdetek torkreir» 9-0 werden beispielsweise die Daten, die dorthin von dem Anschluß 14 gelangen, und die Adresse des logischen Speichers, die im Speicher 10-0 gespeichert ist, miteinander im Komparatorkreis 11-0 verglichen. Wenn beide Adressen miteinander koinzidieren, und wenn die Ausgangsinformation Q von dem Flipflop 12-0, v/elches als Arbei l.ssperre dient, "0" ist (dies zeigt an, daß der entsprechende logische Speicher frei ist), erzeugt der Komparatorkreis 11-0 damit ein Koinzidenz-Signal CS. Dieses Koinzidenz-Signal CS wird direkt über eine Steuerleitung an den logischen Speicher 1-0 gegeben, so daß der logische Speicher 1-0 tätig wird und die Zugriffoperation in Gang bringt. Das oben genannte Koinzidenz-Signal CS wird auf einen Anschluß S des Flipflops 12-0 gegeben,um dieses zu setzen, so daß dessen Ausgangsinforraation Q die Form einer "1" annimmt, so daß eine "Arbeit"-Anzeige erzeugt, wird. Außerdem wird das Koinzidenz-SignalCS an den Arbeitszähler 13-0 gegeben, so daß dieser in Gang gesetzt wird. Während der Zugriff auf den logischen Speicher 1-0 erfolgt, zählt der Arbeiτszähler 13-0 die TaktgeberpuLse, entsprechend der Zykluszeit des Zugriffes, und sendet bei Beendigung der Zählung ein Signal an einen Anschluß R des Flipflops 12 - 0, so daß dieses zurückgesetzt wird, wobei seine Ausgangsinformation Q zu einer "0" umgeformt wird, so daß eine "frei"-Anzeige erfolgt.

!5 Sind die Adresse, mit der der Anschluß 14 beaufschlagt wird, und die im Speicher 10-0 gespeicherte Adresse nicht miteinander koinzident, wird kein Koinzidenz-Signal CS erzeugt, und auch wenn die genannten Adressen miteinander koinzidieren, hat, wenn der zugehörige logische Speicher tätig ist, die Ausgangsinformation

Ό Q des Flipflops 12-0 den Wert "1", wie oben beschrieben, so daß das Koinzidenz-Signal CS nicht erzeugt wird und ein Zugriff nicht in Gang gesetzt wird.

Beim oben beschriebenen Stand der Technik ist es notwendig, die Zustandsdetektorkreise proportional zur Zahl der benutzten logischen Speicher zu erhöhen, da die Zustandsdetektorkreise in Entsprechung zu den logischen Speichern vorgesehen sind.

.../10 7098U/0935

COPY

- 1 Q-

Wenn beispielsweise der Hauptspeicher 1 (Figur 1) 64 logische Speicher 1-0. 1-1,... 1-63 aufweist, sind 64 Zustandsdetektorkreise notwendig, wobei ,jeder De Lektorkreis ein Flipflop besitzt. Dementsprechend wird das Speicher-Zugriff-Steuersystem 2 mit der Zahl der benutzten logischen Speicher außerordentlich umfangreich.

Figur 3 zeigt ein Blockschaltbild, welches beispielhaft ist für das Prinzip des erfindungsgemäßen Speicher-Zugriff-Steuersystems.

In Figur 3 bezeichnet das Bezugszeichen 2 ein Speicher-Zugriff-Steuersystem. Ein Prioritäts-Steuerkreis ist mit 4 bezeichnet, dieser bestimmt die Prioritäts-Niveaus der ZugriffsbefehTe, die von mindestens zwei aus der Vielzahl der Zugriffeinheiten 3-0 bis 3 - 3 im wesentlichen zum gleichen Zeitpunkt eingegeben werden. Ein Schieberegister ist mit 5 bezeichnet, dieses besitzt Registerstufen 5-1,5-2, 5-3, ...5-m, deren Zahl den Taktgeber-Signalen der Zykluszeit, des Hauptspeichers 1 (Figur 1) entsprechen, und speichert Adresseninformationen eines oder mehrerer der logischen Speicher 1-0, 1-2, ...1-n, von denen einer oder mehrere tätig sind. Die oben genannten Schieberegisterstufen sind mit 5-1, 5-2, 5 -3, ... 5-m bezeichnet, der in diesen Registerstufen gespeicherte Inhalt wird sequentiell nach rechts geschoben, synchron mit einem Taktgebersignal el. Ein Komparatorkreis ist mit 6 bezeichnet, in diesem wird die Adresseninformation, die durch den Zugriffbefehl bestimmt und durch den Prioritäts-Steuerkreis 4 ausgewählt wurde, mit dem Inhalt verglichen, der in jedem der Schieberegisterstufen 5-1,5-2, ...5-m gespeichert ist. Exklusive ODER-Gatter sind mit 6-1,6-2, 6-3, ... 6 - m bezeichnet. Ein Nicht-Koinzidenz-Detektorkreis ist mit 7 bezeichnet, dabei handelt es sich beispielsweise um ein UND-Gatter, welches ein Signal einer logischen "1" nur dann erzeugt, wenn alle Ausgangsinformationen von den exklusiven ODER-Gattern 6-1,6-2, ...6-m eine logische "1" sind. Ein UND-Gatter ist

>5 mit 8 bezeichnet.

Im folgenden wird die Wirkungsweise des Speicher-Zugriff-Steuer-

709844/0935

copy ^Λ'

systems 2 beschrieben. Es wird der Fall betrachtet, daß die Zugriffeinheit 3-1 einen Defehl zum Zugriff auf den logischen Speicher 1-2 gibt.

Der Zugriffsbefehl wird von der Zugriffeinheit 3 - 1 an den Prioritäts-Steuerkreis U gegeben und erhält das durch die Beziehung zu den anderen Zugriffeinheiten 3-0", 3-2 und 3-3 bestimmte Prioritäts-Niveau. Es wird angenommen, daß auf den durch den Zugriffsbefehl bestimmten logischen Speicher 1-2 gerade ein Zugriff ausgeführt wird, d.h. es liegt der "Arbeit"-Fall vor, venn der von der Zugriffeinheit 3-1 kommende Zugriffsbefehl von dem Prioritäts-Steuerkreis ausgewählt wird und von daher eine Ausgangsinformation erzeugt. In diesem Moment ist die Adresseninformation des bestimmten logischen Speichers 1-2 bereits in irgendeiner der Schieberegisterstufen 5-1,5-2, ...5-m des Schieberegisters 5 gespeichert. Damit wird das Signal einer logischen "0", d.h. ein Koinzidenz-Signal,von dem entsprechenden exklusiven ODER-Gatter 6-1,6-2, ...6-man diejenige der Schieberegisterstufen 5 -1,5-2, ...5-m gegeben, die die oben genannte Adresseninformation gespeichert hat. In diesem Falle erzeugen die anderen exklusiven ODER-Gatter Signale einer logischen "1", d.h. Nicht-Koinzidenz-Signale. Dementsprechend erzeugt der Nicht-Koinzidenz-Detektorkreis ein Signal einer logischen "0", und ein Zugriff auf den bestimmten logischen Speicher 1-2 wird nicht in Gang gesetzt. Andererseits wird das UND-Gatter 8 durch das Signal einer logischen "0" vom Nicht-Koinzidenz-Detektorkreis 7 geöffnet, und der Inhalt des oben genannten Zugriffsbefehlsvon dem Prioritäts-Sleuerkreis 4 wird nicht in der ersten Stufe 5-1 des Schieberegisters 5 gespeichert. Diese Information wird an den Prioritäts-Steuerkreis U gesendet. Danach kann der Prioritäts-Steuerkreis A den oben genannten Zugriffsbefehl in den Wartezustand setzen oder veranlassen, daß die oben genannten Operationen, bestimmt durch den Zugriffsbefehl des nachfolgenden Prioritäts-Niveaus, ausgeführt werden.

Wenn die Adresseninformetion des bestimmten logischen Speichers 1 - 2 im "Arbeif-Zustand im Schieberegister 5 synchron mit dem

.../12 7098U/0935

Taktgeber-Signa.! nach rechts geschoben und über die letzte Stufe 5 - m des Schieberegisters 5 geschoben wird, wird der logische Speicher 1-2 frei. Wenn unter diesen Umständen der Zugriffsbefehl, der den logischen Speicher wie oben bestimmt hat, ausgewählt ist, zeigen die Ausgangsinformationen von den exklusiven ODER-Gattern 6-1,6-2, ... 6 - m alle eine logische "1", und der Nicht-Koinzidenz-Detektorkreis 7 erzeugt von daher das Signal einer logischen "1". Wenn das Signal einer logischen "1" in dieser Weise von dem Nicht-Koinzidenz-Detektorkreis 7 erzeugt worden ist, wird der Zugriffsbefehl in die erste Stufe 5-1 des Schieberegisters gesetzt.und zwar über ein UND-Gatter 8, welches durch das Signal einer logischen "1" vom Detektorkreis 7 geöffnet wird. Zur gleichen Zeit, zu der das Signal einer logischen "1¹¹ vom NichtKoinzidenz-Detektorkreis 7 erzeugt wird, übernimmt das Speicher-Zugriff-Steuersystem 2 vorschriftsmäßig den oben genannten Zugriff sbefehl, um den Zugriff auf den bestimmten logischen Speicher 1 - 2 in Gang zu setzen.

Die für den Zugriff bestimmte Adresse, die somit in die erste Stufe 5-1 des Schieberegisters 5 gesetzt v/urde, wird sequentiell von der ersten Stufe 5 - 1 zu den folgenden Stufen 5-2, 5-3, ... 5 - m, synchron mit dem Taktgeber-Signal el, während des Zugriffes auf den bestimmten logischen Speicher 1-2 verschoben. Die oben genannte Adresse wird über die letzte Stufe 5 - m des Schieberegisters 5 im Moment der Beendigung des Zugriffes hinausgeschoben.

Im Falle dieser Erfindung speichert das Schieberegister 5 die Information zur Identifizierung der Zugriffeinheit, die zu dem bestimmten logischen Speicher gehört, zusätzlich zu deren Adresseninformation. Dazu wird, beispielsweise, in einem solchen Fall von für den bestimmten logischen Speicher ausgelesenen Daten, wenn die Daten aus dem bestimmten logischen Speicher ausgelesen werden, die Information zur Identifizierung der oben genannten Zugriffeinheit von der letzten Stufe 5 - m des Schieberegisters ausgelesen, zusammen mit. der Adresseninformation des bestimmten logischen Speichers. Die ausgelesenen Daten v/erden, bestimmt durch die In-

.../13 709844/0935

COPY*

-information zur Identifizierung der Zugriffeinhei!., an die Zugriffeinheit gesendet.

Außerdem kann der Inhalt, der in einer bestimmten Adresse des Hauptspeichers 1 gespeichert ist, leicht und schnell teilweise neu umgeschrieben werden, und zwar durch die Benutzung des Schieberegisters 5. Dies wird aus der folgenden Beschreibung deutlich.

Figur 4 zeigt ein Blockschaltbild einer Ausführungsform der Erfindung, die als das Speicher-Zugriff-Steuersysiem 2, dargestellt in Figur 1, benutzt wird.

In Figur 4 zeigen die Bezugszeichen 1^r> - 0 bis 15-1 Befehlstore, die jeweils einer der Zugriffeinheiten 3-0 bis 3-1 zu- geordnet, sind. Mit 4 ist ein Prioritäts-Steuerkreis bezeichnet. Mit 16, 17 und 18 sind Detektoren bezeichnet. Mit 8-1,8-2 und 8-3 sind UND-Gatter bezeichnet. Ein Schieberegister ist mit 5 bezeichnet. Ein Komparatorkreis ist mit 6 bezeichnet. Ein Nicht-Koinzidenz-Kreis ist mit 7 bezeichnet. Ein Selektor ist mit 19 bezeichnet. Ein Mischerkreis ist mit 20 bezeichnet.

Wenn ein Zugriffsbefehl zum Schreiben von einer Zugriffeinheit, wie z.B. einer zentralen Prozessoreinheit (CPU) oder einem Kanalprozessor (CHP), ausgesendet wird, werden Steuerdaten, Schreibdaten und die Adresseninformatioiien des Speichers, auf den ein Zugriff ausgeführt v/erden soll, von der Zugriff einheit, beispielsweise 3-0, an das Befehlstor 15 - 0, welches der Zugriffeihheit zugeordnet ist, gesendet.

Der Prioritäts-Steuerkreis 4 detektiert den obigen Zugriffsbefehl und bestimmt das Prioritäts-Niveau, entsprechend den Beziehungen der Zugriffeinheit zu den anderen Zugriffeinheiten 3-1 bis 3-1, und erlaubt der Zugriffeinheit mit dem höchsten Prioritäts-Niveau, einen Zugriff auf den Speicher auszuführen. Wenn in diesem Falle das Befehlstor 15-0 mit dem höchsten Prioritäts-Niveau gekennzeichnet wird, gibt der Prioritäts-Steuerkreis 4 Anweisungen an die Selektoren 16, 17 und 13, um das Befehlstor 15-0 auszuwählen,

.../14

709844/0935

und die oben genannten Daten und Informationen, die in dem Befehlstor 15-0 gespeichert worden sind, werden der Reihe nach an den Ausgangsenden der Selektoren 16, 17 und 1¹J abgeleitet.

Dies bedeutet, daß die Steuerdaten, die Schreibdaten und die Adresseninformation des Speichers, auf den zugegriffen werden soll, an den Ausgangssei ten der Selektoren 16, 17 und 18, in dieser Reihenfolge, erscheinen. Die Adresse dieses Speichers wird über den Selektor 18 an den Komparatorkreis 6übertragen, in dem die Speicher-Adresseninformation, die in ,leder Stufe eines Adressen-Speicherteils 53 des Schieberegisters 5 gespeichert ist, mit dem Adressenteil des logischen Speichers LS verglichen wird. Dies bedeutet, es wird geprüft, ob der logische Speicher LS, in dem die gewünschte Adresse vorhanden 'ist, frei ist oder nicht. Das Ergebnis dieses Vergleiches wird vom Nicht-Koinzidenz-Detektorkreis 7 detektiert, und wenn irgendeine der Registerstufen nicht mit dem oben genannten Adressen!eilkoinzident ist, d.h. wenn der gewünschte logische Speicher nicht tätig ist, erzeugt der Nicht-Koinzidenz-Detek orkreis 7 an seinem Ausgang 71 ein Signal einer logischen "1". Dadurch werden die UND-Gatter 8-1,8-2 und 8-3 geöffnet und übertragen die oben genannten Daten an den Hauptspeicher 1 , und außerdem wird eine Zugriffsoperation durch ein Steuersignal ("1"), welches von dem Punkt A eingegeben wird, in Gang gesetzt. Die Information zur Identifizierung der Zugriffeinheit wird durch den Prioritäts-Steuerkreis A erzeugt und über eine Signalleitung LB an die Eingangsseite des Gatters 8-1 gegeben.

Andererseits werden die Eingangsinformationen von den UND-Gattern 8-1,8-2 und 8 - 3 nacheinander in ersten Stufen eines Steuerdaten-Speicherteils 51, eines Schreibdaten-Speicherteüs 52 und eines Adressendaten-Speicherteils 53 gespeichert und jeweils sequentiell zu der letzten Stufe geschoben, synchron mit einem Taktgeber-Puls.
35

Die Zahl der Stufen des Schieberegisters 5 ist so gewählt, daß sie der Zahl der Taktgeber-Pulse entspricht, die in der Zyklus-

.../15 709844/093 5

COPY

-1^Γ;-

zeit einer Zugriffsoperation auf den Hauptspeicher 1 erzeugt werden. Deinen' sprechend werden die oben beschriebenen Daten nach Ausführung der Zugriffsoperation über die letzte Stufe des Schieberegisters 5 hinausgeschoben. Im Falle des Schreibens ist das Schreiben bereits abgeschlossen, wenn die Daten über das Schieberegister 5 hinausgeschoben werden.

Wird ein Teil eines Wortes,welches aus einem Speicher ausge-lesen wurde, umgeschrieben, beispielsweise durch eine Zugriffsoperation, so bezieht sich ein aus 0 bytes zusammengesetztes Wort (gewünscht sind ein oder mehrere der 8 bytes) gewöhnlich auf partielles Schreiben. Im Falle des partiellen Schreibens werden die Daten, die in einer bestimmten Adresse gespeichert sind, ausge-lesen und über sine Ausleseleitung RD von dem Hauptspeicher 1 zu einem Mischkreis 20 übertragen. Andererseits werden die partiellen Schreibdaten über die letzte Stufe des Datenspexcherteils 52 des Schieberegisters 5 hinausgeschoben und in ähnlicher Weise zu dem Mischkreis 20 übertragen, in dem die oben genannten Daten in einem Muster, wie es von der Zugriffeinheit gewünscht wird, gemischt werden, und die Ausgangsinformation von dem Mischkreis 20 wird wiederum auf die Eingangsseite des Selektors 17 gegeben. In einer ähnlichen Weise werden die Adressendaten auch von der letzten Stufe des Adressenspeicherteils 53 des Schieberegisters 5 an die Eingangsseite des Selektors 18 gegeben. Zu dieser Zeit wird der Prioritäts- Steuerkreis 4 durch die Steuerdaten, die über dem Steuerdaten-Speicherteil 51 des Schieberegisters 5 hinausgeschoben werden, so gesteuert, daß er Befehle von den Toren 15-0 bis 15-1 verhindert, und zur gleichen Zeit werden die Selektoren 16, 17 und 18 veranlaßt, die Steuerdaten, die über das.Schieberegister 5 hinausgeschoben werden, die Daten von dem Mischkreis 20 und die oben genannten Adressendaten auszuwählen. Die Daten werden im Hauptspeicher 1 an den oben genannten Adressen in der gleichen Weise wie im Falle des Schreibens eingeschrieben.

Im Falle des Lesens werden die Steuerdaten, einschließlich der Information zur Identifizierung der Zugriffeinheit (beispielsweise 3-1), über den Steuerdaten-Speicherteil 51 des Schieberegisters

.../16

7098U/0935

5 hinausgeschoben und gelangen über eine Leitung RI zum Selektor 19 und steuern diesen Selektor 19. wobei die Zugriffeinheit ausgewählt wird, (beispielsweise 3 - O). Dementsprechend werden die aus dem Hauptspeicher 1 ousgelesenen Daten über eine Leitung RD und den Selektor 19 zur Zugriffeinheit übertragen, beispielsweise zur Zugriffeinheit 3-0.

Figur 5 ist ein Blockschaltbild, welches den Adressen-Speicherteil 53 des Schieberegisters 5, den Komparatorkreis 6 und den Nicht-Koinzidenz-Detektorkreis 7, wie in der Ausführungsform nach Figur U benutzt, im einzelnen zeigt.

In Figur 5 ist mit 53-1 eine erste Stufe eines Adressen-Speicherteils 53 des Schieberegisters 5(Figur 4) bezeichnet. Im dargestellten Beispiel ist der Hauptspeicher 1 beispielsweise in 8 Segmente aufgeteilt, die ,jeweils 16 logische Speicher (LS) besitzen. Den logischen Speichern eines ,"jeden Segmentes werden die gleichen Adressen gegeben. Dementsprechend wird für die Identifizierung eines logischen Speichers die Adresse (4-bit) des logischen Speichers selbst und die Adresse (3-bit) des Segmentes, zu dem der logische Speicher gehör':, benötigt. Es ist notwendig, daß die Adressen des oben genannten Segmentes und logischen Speichers und die Adresse des Speicherteils des logischen Speichers in jeder Stufe des Schieberegisters 5 gespeichert, sind. Da sich dies jedoch nicht direkt auf die Erfindung bezieht, v/ird keine weitere Beschreibung dafür gegeben. Der Adressen-Speicherteil 53 des Schieberegisters 5 besitzt. m-Stufen, wie durch 53-1 angezeigt ist.

Die Ausgangsinformation von jeder Stufe, die kennzeichnend für den Inhalt, jeder einzelnen Zelle ist, wird in den Kompqra torkreis 6 gebracht und mit der Adresse des gewünschten Speichers verglichen, auf den zugegriffen werden soll, was vom Selektor 10 eingeleitet wird. In Figur 5 ist nur ein Komparatorteil 6-1 für die erste Stufe gezeigt. Das Bezugszeichen 21 zeigt eine Dat.enleitung zur Adressenübertragung vom Selektor 13 zum Komparatorkreis 6. Mit 22 wird eine Datenleitung bezeichnet, durch die der Inhalt einer

.../17

7098U/0935

COPY

-1 ν -

,ieden Zelle der ersten S'ufe übertragen v/i-d. Die einander entsprechenden Leitungen der beiden Datenleitungen dienen als zwei Eingänge für jedes der exklusiven ODER-Gatter 22-0 bis 22 - 7. Dementsprechend ist die Ausgangsinformation vom exklusiven ODER-Gatter "0", wenn die beiden Eingangsinformationen für ,jedes exklusive ODER-Gatter miteinander koinzidieren (,jede entweder "1" oder "0"). Koinzidieren die Eingangsinformationen nicht, ist die Ausgangsinformation "1". Die Ausgangsinformationen von den exklusiven ODER-Gattern 22-0 bis 22-7 werden auf das ODER-Gatter 23 gegeben. Dementsprechend sind alle Ausgangsinformationen von den exklusiven ODER-Gattern ¹¹O", wenn die beiden Eingangsinformationen für jedes der exklusiven ODER-Gatter 22-0 bis 22-7 miteinander koinzidieren. Ist dies nicht der Fall, zeigt die Ausgangsinformat Lon vom ODER-Gatter 23 den Wert "1".

Der Komparatorteil 6 - 1 , der mit den exklusiven ODER-Gattern 22 - P bis 22 - 7 und dem ODER-Gatter 23 gebildet wird, ist für jede Stufe des Adressenspeicherteils 53 des Schieberegisters vorgesehen. Diese Komparatoren 6-1 bis 6 - m (nur 6-1 ist dargestellt) bilden den Komp-nra torkreis 6.

Der Nicht-Koinzidenzkreis 7 wird mit einem UND-Gatter 24, welches m-Eingänge besitzf, gebildet, und die Ausgangsinformationen von den Komparatorteilen 6-1 bis 6 - m werden auf das UND-Gatter gegeben. Wenn die Paare der entsprechenden Eingangsinformationen in mindestens einem der Komparatorteile 6-1 bis 6 - m alle koinzidieren, und wenn die Ausgangsinformation vom Komparatorteil "0" ist, so ist dementsprechend "0" die Ausgangsinformation vom UND-Gatter 24, dies ist die Ausgangsinl'ormation 71 vom Nicht-Koinzidenz-Detek^:orkreis 7- Wenn mindestens eines der Paare der Eingangsinforma+-ionen in all den Komparatorteilen 6-1 bis 6 - m nicht koinzidieren, und wenn deren Ausgangsinformationen alle "1" sind, ist "1" die Ausgangsinformation 71 vom Nicht-Koinzidenz-Detektorkreis 7.

Kommt von eher bestimmten Zugriffeinheit ein Befehl zum Zugriff auf einen Speicher v/erden die gewünschten Adressendaten, auf die

.../18

709844/0935

-18-zugegriffen weiden ^oll. vom Selektor 1^C( über die Le■tung 21 zum Kompara l.orkrein 6 übertragen, wie anhand der Figur 4 beschrieben wurde. Diese Adressendoten werden mit den Adressendaten, die in jeder Stufe des Adressen-Spei> her teils 53 des Schieberegisters 5 gespeichert sind, verglichen, wie in Verbindung mit Figur 5 beschrieben wurde. Pa]Is keine Daten miteinander koinzidieren, ist der logische Speichel· der obigen Adresse nicht tätig und die Ausgangsinformation vom Nicht-Koinzidenz-Deiektorkreis 7 hat den Wert "1", so daß die Zugriffsoperation rtfittfinlet, wie anhand der Figur 4 beschrieben worden Ist.

Wenn jedoch der Teil der den logischen Speicher bestimmenden Adressendaten, die von der Da>enleitung 21 an den Komparatorkreis 6 eingegeben werden, mit dem Teil der den logischen Speicher bestimmenden Adresscndaten koinzidiert, die in einer der Stufen des Adressen-Speir.herteils 5? des Schieberegisters 5 gespeichert sind, ist der oben genannte logische Speicher tätig, und ein neuer Zugriff soll ve¹-hindert v/erden. Da in diesem Falle die Ausgangsinformation 71 vom Nicht-Koinzidenz-Detektorkreis 7 den Wert "0" hat, werden die UND-Gatter S - 1, 8 - 2 und P - 3, dargestellt in Figur 4, nicht geöffnet. Da außerdem die Ausgangsinformation A ebenfalls "0" ist, wird ein Zugriff auf den oben genannten logischen Speicher verhindert. Im Falle eines wi&Lichen Zugriffsbefehls wird ein gültiges bit "1" den Adressendaten des Befehles zugefügt, um dessen Gültigkeit anzuzeigen.

Im erfindungsgemäßen Speicher-Zugriff-Steuersystera ist ein Schieberegister vorgesehen, welches synchron mit einem Taktgeber-Signal schiebt, und die Zahl der Stufen des Schieberegisters wird so gewählt, daß die zur Verschiebung des gespeicherten Inhalts von der ersten zur letzten Stufe des Schieberegisters benötigte Zeit der Speicherzugriffszeit entsprechen kann. Im Augenblick des Befehls zu einem Zugriff auf einen Speicher einer bestimmten Adresse wird die Adresse in der ersten Stufe des Schieberegisters gespeichert und sequentiell, synchron mit dem Taktgeber-Signal, zu den nachfolgenden Stufen verschoben. Da die Adresse nach einem Taktgeber-Signal in die zweite Stufe geschoben worden ist, kann die Adresse

.../19

709844/0935

für einen Zugriff auf einen anderen Speicher in der ersten Stufe gespeichert werden. Dementsprechend kann mit jedem Taktgeber-Signal ein neuer Speicherzugriff ausgeführt werden,und die Adressen für die Speicherzugriffe sind während der Ausführung alle in irgendeiner Stufe des Schieberegisters gespeichert, so daß es möglich ist, zu prüfen, ob der logische Speicher tätig ist oder nicht.

Darüberhinaus ist. es nachteilig, für ,jeden logischen Speicher einen Steuerkreis zur Prüfung seines Zustandes für einen Zugriff vorzusehen, wie beim Stand der Technik. Wenn die Zahl der logischen Speicher größer ist als ein bestimmter Wert, beispielsweise 8bisi6, so bedeu'et dies, daß die benötigte Zahl der Speicherkreise proportional zur Zahl der benutzten logischen Speicher anwächst, und daß der Umfang des Speicher-Zugriff-Kontrollsystems unerwünscht vergrößert wird.

Bei der vorliegenden Erfindung jedoch bleibt der Umfang des Speicher-Zugriff-Steuersyst.ems unverändert, auch dann, wenn die Zahl der logischen Speicher vergrößert wird.

Außerdem kann bei dem erfindunßsgemäßen Speicher-Zugriff-Steuersystem eine Steuerung der Übertragung von ausgewesenen Daten an eine Zugriffeinheit leicht mit einer kleinen Zahl zusätzlicher Einheiten erreicht v/erden, außerdem kann auch partielles Schreiben leicht ausgeführt werden.

7098U/Q935 CQPV

ffi

Lee rs e i t e

Claims

PATENTANWÄLTE

DR. CLAUS REINLÄNDER DIPL.-ING. KLAUS BERNHARDT

Orthstroße 12 · D-8000 München 60 · Telefon 832024/5

Telex 5212744 · Telegramme Interpatent 2717702

6/293

Fujitsu Limited, Kawasaki, Japan

Speicher-Zugriff-Steuersystem

Priorität: 24. April 1976 - Japan - Anm.Nr. 47039/1976

Patentansprüche

Speicher-Zugriff-Steuersystem, welches zwischen mindestens einer Zugriffeinheit (3) und einem Hauptspeicher (1) vorgesehen ist, wobei der Hauptspeicher aus einer Vielzahl logischer Speicher (1-0 bis 1 - n) aufgebaut ist, auf die unabhängig zugegriffen werden kann, und welches zumindest einen Befehl von der Zugriffeinheit empfängt, der durch den Zustand des Hauptspeichers be-

709844/0935

Bankverbindung; Bayerische Hypotheken- und Wtdutlbonlt München, MOnchener Freiheit, Kto.-Nr. 3180012175 ■ PostidiecMconto München 1β4020-Κ>4

stimmt ist, so daß der Zugriff auf einen der logischen Speicher erlaubt wird, dadurch gekennzeichnet , daß ein Schieberegister (5), welches aus der Zykluszeit entsprechenden Registerstufen aufgebaut ist, und ein Komparatorkreis (6) vorgesehen sind,

daß Adresseninformationen eines besetzten logischen Speichers oder mehrerer besetzter logischer Speicher im Schieberegister gespeichert und sequentiell, synchron mit einem Taktgebersignal, verschoben werden,

daß der Inhalt Jeder Stufe des Schieberegisters mit der Adresseninformation des gewünschten logischen Speichers, bestimmt durch den Befehl von der Zugriffeinheit,im Komparatorkreis verglichen wird,

und daß, bestimmt durch das Ergebnis des Vergleiches, der Befehl empfangen wird und ein Steuersignal für den Zugriff auf den gewünschten logischen Speicher erzeugt.

Speicher-Zugriff-Steuersystem nach Anspruch 1, dadurch ge kennzeichnet , daß ein Nicht-Koinzidenz-Detektorkreis (7) vorgesehen ist, der zur Erkennung, daß alle Ergebnisse des Vergleiches der Inhalte aller Stufen des Schieberegisters mit dem Befehl von der Zugriffeinheit nicht koinzident sind, und zur Erzeugung eines Steuersignales für den Zugriff dient.

Speicher-Zugriff-Steuersystem, welches zwischen mindestens einer Zugriffeinheit (3) und einem Hauptspeicher (1) vorgesehen ist, wobei der Hauptspeicher aus einer Vielzahl logischer Speicher (1-0 bis 1 - n) aufgebaut ist, auf die unabhängig zugegriffen werden kann, und welches zumindest einen Befehl von der Zugriffeinheit empfängt, der durch den Zustand des Hauptspeichers bestimmt ist, so daß der Zugriff auf einen der logischen Speicher erlaubt wird, dadurch gekennzeichnet , daß ein Schieberegister (5). welches aus der Zykluszeit des Hauptspeichers entsprechenden Registerstufen aufgebaut ist, und ein Komparatorkreis (6) vorgesehen sind,

daß Adresseninformationen des Hauptspeichers, einschließlich der Adresse des besetzten logischen Speichers bzw. der besetzten logischen Speicher, und Identifizierungs-Informationen der Zugriffeinheit, die die Adresseninformation erzeugt hat, im Schieberegister gespeichert und sequentiell, synchron mit einem Taktgebersignal, ver-

709944/0935 *··/³

COPY

schoben werden,

daß die in jeder Stufe des Schieberegisters gespeicherte Adresseninformation des logischen Speichers mit der Adresseninformation des gewünschten logischen Speichers, bestimmt durch den Befehl von der Zugriffeinheit, verglichen wird,

daß, bestimmt durch das Ergebnis des Vergleiches, der Befehl empfangen wird und ein Steuersignal für den Zugriff erzeugt, und daß eine Steuerung für die Übertragung der von der Adresse des Hauptspeichers ausgelesenen Daten zur Zugriffeinheit erreicht wird, bestimmt durch die Identifizierungs-Information der Zugriffeinheit, die in einer vorbestimmten Stufe des Schieberegisters gespeichert ist.

4. Speicher-Zugriff-Steuersystem, welches zwischen mindestens einer Zugriffeinheit (3) und einem Hauptspeicher (1) vorgesehen ist, wobei der Hauptspeicher aus einer Vielzahl logischer Speicher (1-0 bis 1 - n) aufgebaut ist, auf die unabhängig zugegriffen werden kann, und welches zumindest einen Befehl von der Zugriffeinheit empfängt, der durch den Zustand des Hauptspeichers bestimmt ist, so daß der Zugriff auf einen der logischen Speicher erlaubt wird, dadurch gekennzeichnet ,

daß ein Schieberegister (5), welches aus der Zykluszeit des Hauptspeichers entsprechenden Registerstufen aufgebaut ist, ein Komparatorkreis (6) und ein Mischkreis (20) vorgesehen sind, daß Adresseninformationen des Hauptspeichers, einschließlich der Adresse des besetzten logischen Speichers bzw.der besetzten logischen Speicher, und partielle Schreibdaten in Schieberegister gespeichert und sequentiell, synchron mit einem Taktgebersignal, verschoben werden,

daß die in jeder Stufe des Schieberegisters gespeicherte Adresseninformation des logischen Speichers mit der Adresseninformation des gewünschten logischen Speichers verglichen wird, bestimmt durch den Befehl von der Zugriffeinheit,

daß, bestimmt durch das Ergebnis des Vergleiches, der Befehl empfangen wird und ein Steuersignal für den Zugriff erzeugt, daß die partiellen Schreibdaten, die über das Schieberegister hinausgeschoben worden sind, und aus der Adresse des Hauptspeichers ausgelesene Daten in dem Mischkreis gemischt werden,

.../4 7088 A A/0935

COPY

und daß eine Steuerung zum Einschreiben der gemischten Daten in die Adresse den Hauptspeichers erreicht: wird, v/obei die gleichen Steuermit Lei wie für eine normale Schreibopera t.ion benutzt, werden.

.../5 709844/0935