DE3105115A1

DE3105115A1 - Datenverarbeitungssystem mit bezueglich einer schluesselspeicherung ringfoermig angeschlossenen mulitprozessoren

Info

Publication number: DE3105115A1
Application number: DE19813105115
Authority: DE
Inventors: Tsuguo Hadano Matsuura; Tsuguo Hachioji Shimizu; Shunichi Kokubunji Torii
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-02-14
Filing date: 1981-02-12
Publication date: 1982-02-04
Also published as: JPS56114062A; DE3105115C2; JPS5832427B2; US4441152A

Description

HITACHI, LTD., Tokyo, Japan

Datenverarbeitungssystem mit bezüglich einer Schlüsselspeicherung ringförmig angeschlossenen Multiprozessoren

Die Erfindung bezieht sich auf eine Datenverarbeitungstechnik mit MuIt!prozessoraufbau, und insbesondere ein Verfahren und ein System zum Durchführen einer Speicher schlüsselsetz- und Speicheischlüsseleinfüg-Verarbeitung für einen Schlüsselspeicher, kurz KS, der darin Schlüsselinformation bezüglich eines Hauptspeichers, kurz MS, speichert, in einem Informationsverarbeitungssystem, in dem mehrere Informationsverarbeitungseinheiten einen Hauptspeicher gemeinsam besitzen.

Bei einem üblichen Einzel-CPU- oder Multiprozessor-Rechnersystem wird ein sogenanntes Multiprogrammiersystem verwendet, bei dem mehrere Programme im Timesharing verarbeitet werden, damit mehrere Benu_tzer die gleiche Ausrüstung wirksam verwenden können. In dem Multiprogrammiersystem verwenden

130065/0650

verschiedene Programme den gleichen Hauptspeicher, -weshalb eine Speicherschutzeinrichtung vorgesehen werden muß, um zu verhindern, daß ein Programm einen Zugriff zu einem ausschließlichen Bereich für ein anderes Programm erhalten kann. Eine Möglichkeit, um den Speicherschutz zu erreichen, ist es, den Hauptspeicher in mehrere Blöcke aufzuteilen, wobei jeder davon 2K Byte enthält und als Einheit für den Speicherschutz verwendet wird, und Speicherschlüssel den Blöcken zuzuweisen. In diesem Fall wird jedem der Programme ein Schutzschlüssel mit dem gleichen Wert, wie ein entsprechender Speicherschlüssel gegeben. Wenn das Programm im Hauptspeicher Zugriff hat, wird der Schutzschlüssel mit dem Speicherschlüssel verglichen. Wenn diese Schlüssel zueinander identisch sind, oder wenn der Schutzschlüssel gleich Null ist, wird ein Schreibbetrieb für einen Block zugelassen. In anderen Fällen wird jedoch der Schreibbetrieb nicht zugelassen, wird vielmehr ein Alarmsignal abgegeben. Die Schutzschlüssel sind in einem Speicher für exklusive Verwendung gespeichert, der als Schlüsselspeicher (KS) bezeichnet wird (JP-PS 23 672/I969 vom 7.IO.I969 entsprechend US-Patentanmeldung 334 714 vom 3I.I2.I963). Bei derzeitigen Rechnersystemen speichert der Schlusselspeieher verschiedene sich von dem Schutzschlüssel unterscheidende Schlüssel. Beispielsweise wird ein ZugriffsSperrenbit simultan mit dem Speicherschlü-Bsel verwendet. Wenn das Zugriffssperrenbit auf Null ist, erfolgt ein Schutz lediglich bezüglich des Schreibbetriebes. Wenn das Zugriffssperrenbit den Pegel "1" einnimmt, erfolgt ein Schutz nicht nur bezüglich des Schreibbetriebes, sondern auch bezüglich des Zugriffsbetriebes. Weiter sind ein Bezugsbit und ein Änderunjsbit in dem Schlüsselspeicher vorgesehen.

Zum Erreichen eines Hochgeschwindigkeits-Informationsverarbeitungssystems wird bezüglich des Hauptspeichers die An-

13006S/0650

310511

zahl der Bänke, deren jede die Betriebseinheit bildet, erhöht, und wird die Parallelverarbeitungsfahigkeit bezüglich der Bänke eingeführt, um die Verarbeitungsgeschwindigkeit zu erhöhen. Da jedoch mehrere Kilobyte in dem Hauptspeicher zur Entsprechung einer Adresse im Schlüsselspeicher vorgesehen sind, kann die erwähnte Mehrbank-Methode im Hauptspeicher nicht für den Schlüsselspeicher verwendet werden. Folglich erfolgt die Verarbeitung für den Schlüsselspeicher bei einem oder einem halben Maschinenzyklus,um die Verarbeitungsfähigkeit des Schüsselspeichers gleich dem des Hauptspeichers zu machen.

Andererseits sind in. einem Multiprozessorsystem, in dem mehrere Verarbeitungseinheiten oder Zentraleinheiten den Hauptspeicher gemeinsam besitzen, der Hauptspeicher und der Schlüsselspaicher theoretisch allen Zentraleinheiten gemeinsam, weshalb sie große Verarbeitungsfähigkeit besitzen müssen. Bezüglich des Hauptspeichers kann eine derartige Forderung dadurch erfüllt werden, daß die Anzahl der Bänke erhöht wird, und daß die parallele Verarbeitung für die Bänke verbessert wird,und bezüglich des Schlüsselspeichers kann die obige Forderung dadurch erreicht werden, daß der Schlüsselspeicher in jeder Zentraleinheit vorgesehen wird. In diesem Fall kann theoretisch gesehen eine Schlüsselanforderungspriorität-Bestimmungseinheit den Zentraleinheiten gemeinsam sein , die die Priorität zwischen Schlüsselzugriffsanforderungen, die simultan in den Zentraleinheiten erzeugt werden, bestimmt.

Beispielsweise ist es bei einem Multiprozessorsystem, das höchstens vier Zentraleinheiten, kurz CPU, enthält, notwendig, in der Schlüsselanforderungsprioritäts-Bestimmungseinheit Schnittstellen für die Zentraleinheiten und AdressensendeschaltUngen vorzusehen, und wird die Anzahl der Schnittstellen und die Anzahl der Adressensendeschal-

130065/0650

tungen gleich der erwähnten höchsten Zahl, nämlich Vier. Wenn das System ledigleich zwei Zentraleinheiten enthält, sind diejenigen Schnittstellen und Adressensendeschaltungen in der Schlüsselanforderungspriorität s-Be st imrnungseinheit, die den beiden Zentraleinheiten entsprechen, nicht in Verwendung. Das heißt, das System hat keine Flexibilität bezüglich der Anzahl der darin enthaltenen Zentraleinheiten.

Allgemein sind in Rechnersystemen, die mindestens eine Zentraleinheit aufweisen, wenn Schnittstellenschaltungen bezüglich des Schlüsselschalters aus ähnlichen Einheiten gebildet sind, einige der Schnittstellenschaltungen nicht in Verwendung, wenn die Anzahl der Schnittstellenschaltungen bezüglich einem Zustand optimiert ist,bei dem das System die größte Anzahl der Zentraleinheiten enthält. Deshalb ist ein derartiger Systemaufbau unter dem Gesichtspunkt der Kostenentwicklung unerwünscht. Bezüglich derzeitiger großmaßstäblicher Allzweck- bzw. Universalrechner wird weitgehend ein Rechnersystem mit höchstens zwei Zentraleinheiten verwendet und sind verschiedene Schnittstellenschaltungen für einen derartigen Systemaufbau optimiert oder standardisiert bzw. genormt. Es ist jedoch erwünscht, daß die Schnittstellenschaltung bezüglich des Schlüsselspeichers unabhängig von der Anzahl der in dem System verwendeten Zentraleinheiten optimiert ist.

Es ist Aufgabe der Erfindung, ein Mehrfach-Informationsverarbeitungssystem anzugeben, bei dem jede Zentraleinheit bezüglich einer Schlüsselspeicher-Schnittstelle standardisiert ist und die Anzahl der Verarbeitungseinheiten bzw. Zentraleinheiten ohne Einschränkung der Kosten in leichter Weise verändert werden kann.

Um dies zu erreichen, ist gemäß dem Grundkonzept der vorliegenden Erfindung jede von mehreren Zentraleinheiten (CPU)

130065/0650

mit einem Schlüsselspeicher versehen, und ist eine Einrichtung zum Verbinden aller Zentraleinheiten zur Bildung einer ringförmigen Anordnung bezüglich der Schlüsselspeicher vorgesehen. Insbesondere setzt eine Zentraleinheit, die eine Speicherschlüsselsetz-Anforderung (SSK-Anforderung) abgegeben hat, Schlüsseldaten in ihren eigenen Schlüsselspeicher und werden dann die in der Anforderung enthaltenen Adresse und Schlüsseldaten der ringförmig verbindenden Verbindungseinrichtung zugeführt. Eine andere Zentraleinheit, die die Adresse und die Schlüsseldaten über die Verbindungseinrichtung empfängt, setzt die Schlüsseldaten in den Bereich ihres eigenen Schlüsselspeichers, der durch die Adresse bezeichnet ist. Weiter wird vor der obigen Verarbeitung die Priorität unter Schlüsselzugriffsanforderungen, die simultan in mehreren Zentraleinheiten erzeugt werden können, durch Aufnehmen eines Signals, d.h., eines Prioritätsbestimmungssignals bestimmt, das durch die Zentraleinheiten längs eines ringförmigen Weges oder eines Umlaufweges umläuft.

Gemäß der Erfindung sind mehrere Zentraleinheiten so angeschlossen, daß sie eine ringförmige Anordnung bilden, wobei die Schlüsselinformation von der vorhergehenden Zentraleinheit zugeführt wird und dann der folgenden entraleinheit zugeführt wird, d.h., die Schlüsselinformation wird in einer Richtung geführt und die Schlüsselverarbeitung wird für den Schlüsselspeicher durchgeführt, der in jeder Zentraleinheit vorgesehen ist. Folglich kann eine beliebige gewünschte Anzahl von Zentraleinheiten, deren jede standardisiert ist, in einem Multiprozessorsystem bei hohem Kostenwirkungsgrad enthalten sein und kann, theoretisch gesehen, die Lese- und die Schreibverarbeitung, bei der die Steuerinformation, eine Adresse und Daten gelesen und geschrieben werden, für die jeweiligen in den Zentraleinhei-

130065/0650

ten vorgesehenen Schlüsselspeicher simultan durchgeführt ■werden.

Die Erfindung gibt somit ein Multiprozessorsystem an, bei dem die Anzahl der Verarbeitungseinheiten bzw. Zentraleinheiten in einer Weise verändert werden kann, daß eine Schnittstellenänderung so gering wie irgend möglich ist. Weiter gibt die Erfindung ein optimales Verfahren für den Zugriff zu Schlüsselspeichern an, die in mehreren Zentraleinheiten bzw. Verarbeitungseinheiten enthalten sind.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen Fig. 1 ein schematisches Blockschaltbild zur Erläuterung der grundsätzlichen Schlüsselverarbeitung bei einem Multiprozessorsystem,

Fig. 2,3 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung, wobei Fig. 2 ein Übertragungssystem der Schlüsselinformation und Fig. 3 ein Übertragungssystem eines Prioritätsbestimmungssignals zeigen,

Fig. 4 ein Schaltbild eines Schaltungsaufbaus des Wählglieds gemäß Fig. 2,

Fig. 5 zeitabhängig Signalverlaufe zur Erläuterung des Betriebs des Übertragungssystems gemäß Fig. 3·

Zum besseren Verständnis der Erfindung wird vor einer näheren Erläuterung eines Ausführungsbeispiels der Erfindung ein Beispiel eines allgemeinen Schlüsselspeicher-Schnittstellennetzwerks erläutert, das zur Erhöhung der Verarbeitungsfähigkeit in einem Multiprozessorsystem verwendet wird, und zwar beispielhaft anhand Fig. 1.

Fig. 1 zeigt einen allgemeinen Systemaufbau für die Schlüssel-

130065/0650

-Ib-

verarbeitung,bei dem vier Zentraleinheiten CPUO-CPU3 einen einzigen Hauptspeicher MS gemeinsam besitzen. Gemäß Fig. enthalten die Zentraleinheiten CPUO-CPU3 jeweils einen Schlüsselspeicher KSO-KS3. Jeder der Schlüsselspeicher KSO-KS3 speichert darin Schlüsselinformationen bezüglich des Hauptspeicher MS. Da die Schlüsselspeicher KSO-KS3 den gleichen Inhalt am Schutzbit haben müssen,wenn eine Zentraleinheit eine SSK-Anforderung abgibt, müssen die jeweiligen Inhalte der Schlüsselspeicher KSO-KS3 in verriegelter Verarbeitung fortgeschrieben werden. Ein derartiger Fortsehreibvorgang ist auch für eine Speicherschlüsseleinfüg-Anforderung (ISK-Anforderung) erforderlich.

Wie ansich bekannt, enthält die Schlüsselinformation die Information, die mit einer sogenannten Adreßübertragung

zum Umsetzen logischer Adressen in reale

oder echte Adressen zusammenhängt und durch ein Bezugsbit gegeben ist. Insbesondere nimmt das Bezugsbit den Pegel "1" an, wenn ein entsprechender Block einem Lese- oder Schreibbetrieb unterzogen wird. Die Schlüsselinformation enthält ein Änderungsbit. Das Änderungsbit wird gesetzt,

wenn Daten in dem Hauptspeicher gespeichert werden. Jede Zentraleinheit schreibt lediglich das Änderungsbit und das Bezugsbit in einem Schlüsselspeicher weiter, der der Zentraleinheit entspricht, bei Zugriff zu dem Hauptspeicher MS. Folglich unterscheiden sich die Inhalte der einzelnen Schlüsselspeicher KS, die entsprechend für die einzelnen Zentraleinheiten CPU vorgesehen sind, voneinander.

Wenn mehrere Zentraleinheiten simultan SSK- oder ISK-Anforderungen abgeben, müssen, da die Möglichkeit besteht, daß die Anforderungen die gleiche Adresse bezeichnen, die Anforderungen seriell verarbeitet werden. Zu diesem Zweck

130065/0650

muß die Priorität unter den Anforderungen von den Zentraleinheiten bestimmt werden. In Fig. 1 ist eine Schlüsselanforderungsprioritäts-Bestimmungseinheit 200 zur Bestimmung der obigen Priorität vorgesehen. Die Bestimmungseinheit erzeugt Prioritätsdaten und einen Befehl. Die Priorität unter den in den Zentraleinheiten CPUO-CPU3 erzeugten Anforderungen wird durch die Schlüsselanforderungsprioritäts-Bestimmungseinheit 200 bestimmt, und dann wird eine angenommene Anforderung von der Bestimmungseinheit 200 jeder der Zentraleinheiten CPUO-CPU3 zugeführt zum Fortschreiben der Schlüsselspeicher KSO-KS3, die jeweils in den Einheiten CPUO-CPU3 vorgesehen sind. Weiter wird die Priorität unter den Anforderungen, die von den Zentraleinheiten CPUO-CPU3 zum Hauptspeicher MS abgegeben werden, durch eine Hauptspeicher-Anforderungsprioritäts-Bestimmungseinheit 100 bestimmt, wobei jedoch eine Parallelverarbeitung für verschiedene Bänke des Hauptspeichers MS durchgeführt wird. Folglich erfolgt die Prioritätsbestimmung lediglich für eine Bank,für die die Anforderungen miteinander in Konflikt stehen.

Wie in Fig. 1 dargestellt, ist in einem derartigen Mehrfach-Informationsverarbeitungssystem die Schlüsselanforderungsprioritäts-Bestimmungseinheit 200 zur gemeinsamen Verwendung vorgesehen, um die Priorität unter Schlüsselzugriffsanforderungen zu bestimmen, die simultan in mehreren Zentraleinheiten erzeugt werden. Das heißt, eine exklusive Einheit zur Bestimmung der Priorität ist erforderlich. Weiter ist es in dem System notwendig, die Kapazität der Schnittstelle zu berücksichtigen, die von der Anzahl der Zentraleinheiten abhängt. Das heißt, wenn die Anzahl der Zentraleinheiten außerordentlich erhöht ist, sind nachteilig wesentliche und kostspielige Änderungen in der Schnittstelle erforderlich.

130065/0650

Die obigen Schwierigkeiten werden erfindungsgemäß dadurch, überwunden, daß die Verbindung zwischen mehreren Schlüsselspeichern unter Verwendung des Prinzips der ringförmigen Anordnung durchgeführt, wie sie in der US-Patentanmeldung der Anmelder erläutert ist.

Die Fig. 2 und 3 zeigen ein Ausführungsbeispiel derErfindung, bei dem vier Zentraleinheiten CPUO-CPU3 mit einem Hauptspeicher MS verbunden sind, d.h., einen gemeinsamen Hauptspeicher besitzen, wobei die Zentraleinheiten CPUO-CPU3 jeweils einen Schlüsselspeicher enthalten. Folglich kann die Anzahl der Zentraleinheiten zu einem gewünschten Zeitpunkt geändert werden in Übereinstimmung mit den Anforderungen an den Systemmaßstab. Fig. 2 zeigt ein Übertragungssystem der Schlüsselinformation, wie einer Adresse und Schlüsseldaten, und Fig. 3 zeigt ein Übertragungssystem eines Prioritätsbestimmungssignals. In den Fig. 2 und 3 besitzen die Zentraleinheiten CPÜO-CPU3 den gleichen Aufbau, weshalb ledig lich der Aufbau für die Zentraleinheit CPUO ausführlich dargestellt ist. Weiter sind diejenigen Teile, die für die vorliegende Erfindung nicht wesentlich sind, in den Fig. 2 und 3 nicht dargestellt. Beispielsweise wird bezüglich der Eingabe/Ausgabe-Einrichtungen auf die o.g. US-Patentanmeldung Bezug genommen.

Es wird zunächst auf Fig. 2 Bezug genommen. Wenn eine SSK-Anforderung in einer Instruktionseiriheit 2 (IU) der Zentraleinheit CPUO erzeugt wird, werden eine Anweisung (0), eine Adresse (A) und Daten (D), die in der Anforderung enthalten sind, in Register, 3j8 bzw. I3 gesetzt. Fig. 2 zeigt also ein Anweisungsregister3, ein Adreßregister 8 und ein Datenregister 13· Unter Anweisung ist dabei eine Information zu verstehen, die durch Codieren verschiedener Anforderungen für den Hauptspeicher und den Schlüssel spei eher erhalten wird.

130065/0650

In diesem Fall ist der SSK-Betrieb codiert, wobei diese codierte Information in dem Register 3 gesetzt wird. Die Anweisung, die Adresse und die Daten, die in den Registern 3,8 und 13 gesetzt sind, werden über Wählglieder 20,21,22 Registern 4,9 bzw. 14 zugeführt und in diesen gesetzt zum Fortschreiben des Schlüsselspeichers l(KS),der in der Zentraleinheit CPUO vorgesehen ist. Ein Beispiel des Schaltungsaufbaus des Wählglieds ist in Fig. 4 dargestellt. Da die in dem Register 4 gesetzte Anweisung die SSK-Verarbeitung bezeichnet, wird die SSK-Verarbeitung für den Schlüsselspeicher 1 (KS) durchgeführt. Eine Schreibadresse und Daten, die zu schreiben sind, werden von den Registern 9 bzw. 14 abgegeben. Wie erwähnt können die Register 4,9 und 14 den Lese/Schreibbetrieb für den Schlüsselspeicher 1 durchführen.

Andererseits werden zum Durchführen der SSK-Verarbeitung für Schlüsselspeicher, die in den anderen Zentraleinheiten CPUI-CPU3 vorgesehen sind, die Anweisung, die Adresse und die Daten, die in den Registern 3>8 und 13 gesetzt sind, über Wählgläeder 23j24 und 25 Informationsübertragungsregistern 5)10 bzw. 15 zugeführt und darin gesetzt und werden dann Schnittstellenleitungen IF_n--IF zugeführt zur Verbindung der Zentraleinheiten CPUO-CPU3 in ringförmiger Anordnung. Die Anweisung, die Adresse und die Daten auf den ringförmigen Schnittstellenleitungen werden von den Zentraleinheiten CPUl,CPU2 und CPU3 in der erläuterten Folge abgerufen zum Fortschreiben entsprechender Schlüsselspeicher in den Zentraleinheiten CPUl,CPU2 und CPU3 und kehren dann zur Zentraleinheit CPUO zurück. Die Anweisung, die Adresse und die Daten, die zur Zentraleinheit CPUO zurückgeführt worden sind, werden in Informationsempfangsregister 6,11 bzw. 16 gesetzt bzw. verriegeln diese. Wie erwähnt, wird, falls die Zentraleinheit CPUO die SSK-An-

130065/0650

förderung abgegeben hat, die Anforderung in den Instruktionsregistern 3»8 und 13 gespeichert. Wenn die Anweisung, die Adresse und die Daten die Informationsempfangsregister 6,11 und 16 verriegeln, vergleicht eine Beurteilungsschaltung, die aus einer Koinzidenzschaltung, wie einer Vergleicherschaltung (nicht dargestellt), gebildet ist, die in jeder der Zentraleinheiten CPU0-CPU3 vorgesehen ist, die Inhalte der Register 3j8 und I3 mit den Inhalten der Register 6,11 und 16 und erreicht, daß die SSK-Verarbeitung beendet wird, wenn der erstere Inhalt mit dem letzteren Inhalt übereinstimmt. Die Beurteilungsschaltung, die in der o.g. US-Patentanmeldung erläutert wird, ist mit einer gewissen Änderung als Beurteilungsschaltung verwendbar, die in derjenigen Zentraleinheit enthalten ist, die die SSK-Anforderung abgibt. Die Eingangs- und die Ausgangsanschlüsse jeder Zentraleinheit besitzen vorzugsweise eine Verriegelungsfunktion.

Es wird nun die SSK-Verarbeitung in der Zentraleinheit CPUO für den Fall erläutert, daß andere Zentraleinheiten als die Zentraleinheit CPUO die SSK-Anforderung abgeben. Wie im erwähnten Fäll werden, wenn die Anforderung von einer der Zentraleinheiten CPUI-CPU3 abgegetien wird, eine Anweisung, eine Adresse und Daten den Schnittstellenleitungen zugeführt. Die Anweisung, die Adresse und die Daten auf der Schnittstellenleitung IF^o zwischen den Zentraleinheiten CPU3 und CPUO werden in die Informationsempfangsregister 6,11 bzw. 16 der Zentraleinheit CPUO gesetzt. Die Inhalte der Register 6,11 und 16 werden über die Wählglieder 20, 21 und 22 den Schlüsselspeicher-Lese/Schreibregistern 4,9 bzw. 14 zugeführt und darin gesetzt und führen die SSK-Verarbeitung für den Schlüsselspeicher 1 (KS) durch. Zum Übertragen der SSK-Anforderung zur folgenden Zentraleinheit CPUl werden die Anweisung, die Adresse und die Daten in den Informationsempfangsregistern 6,11 und l6 der Zentralein-

130065/0650

hext CPlJO über die Wählglieder 23,24 und 25 den Informationssende- oder -Übertragungsregistern 5» 10 bzw. 15 zugeführt und darin gesetzt und werden dann der Zentraleinheit CPUl über die Schnittstellenleitung IF₀₁ zwischen den Zentraleinheiten CPUO und CPUl zugeführt. Wie erwähnt, werden die Signale in einer einzigen Richtung in bzw. auf den Schnittstellenleitungen übertragen, die die mehreren Zentraleinheiten so verbinden, daß sie eine ringförmige Anordnung besitzen, und zwar über die Informationsübertragungs- und -empfangsregister. Fig. 4 zeigt ein Beispiel der Wählglieder.

Vorstehend wurde die SSK-Verarbeitung erläutert. Die Verarbeitung ist annähernd die gleiche wie die SSK-Verarbeitung, unterscheidet sich jedoch von der SSK-Verarbeitung darin, daß die aus den jeweiligen Schlüsselspeichern der Zentraleinheiten ausgelesenen Schlüsseldaten zu der Zentraleinheit gesendet werden, die die ISK-Anforderung abgegeben hat. Folglich werden, wenn das Bezugsbit der entsprechenden Schlüsseldaten in dem Schlüsselspeicher einer Zentraleinheit den Pegel "1" annimmt, die entsprechenden Schlüsseldaten in den Schlüsseldaten^reflelztiert,

die aus der~Zentraleinheit ausgelesen sind,

die die ISK-Anforderung abgegeben hat. Insbesondere werden bei der ISK-Verarbeitung, die in einer der anderenZjjntral·*· einheiten als der Zentraleinheit durchgeführt wird, die die ISK-Anforderung abgegeben hat, aus dem Schlüsselspeicher ausgelesene Schlüsseldaten in ein Schlüsseldatenregister 18 gesetzt. Der Inhalt des Registers 18 und der Inhalt des Registers 16, der durch die ringförmigen Schnittstellenleitungen gesendet worden ist, werden einer ODER-Verknüpfung mittels des Wählglieds 25 unterzogen, wobei das Ausgangssignal in das Informationsübertragungsregister 15 gesetzt wird zur Zufuhr zur ringförmigen Schnittstellenleitung IF.

130065/0650

In diesem Fall wählt das Wählglied 25 simultan das Eingangssignal von dem Schlüsselspeicher-Datenregister 18 und das von dem Empfangsregister 16. Der Endbetrieb der ISK-Verarbeitung in der Zentraleinheit, die die ISK-Anforderung abgegeben hat, erreicht eine ODER-Verknüpfung bezüglich der aus dem Schlüsselspeicher der obigen Zentraleinheit ausgelesenen Schlüsseldaten und den aus anderen Zentraleinheiten ausgelesenen Schlüsseldaten und führt dann das Ergebnis dieser Verknüpfung der Instruktionseinheit 2 zu. Insbesondere werden, wenn die Zentraleinheit CPUO die ISK-Anforderung abgibt, die aus dem Schlüsselspeicher 1 ausgelesenen Daten, d.h., die-Daten im Schlüsselspeicher KSO der Zentraleinheit CPUO₇ in dem Schlüsselspeicher-Datenregister 18 gesetzt und werden die von der Zentraleinheit CPU3 gesendeten Schlüsseldaten in dem Emfpangsregister l6 gesetzt. Der Inhalt des Registers 18 und der Inhalt des Registers 16 werden über das Wählglied 26 zu einem die Zugriffsdaten setzenden Register 19 gesendet und darin gesetzt und werden dann der Instruktionseinheit 2 zugeführt. Im übrigen bezeichnen Bezugszeichen 7 »12 und 17 Anweisungs-jAdreß- und Datenregister, die für den Zugriffsbzw. Speicherbetrieb für den Hauptspeicher MS verwendet werden. Diese Register haben keine direkte Verbindung mit der vorliegenden Erfindung, weshalb eine nähere Erläuterung unterbleibt. Ein die Beendigung der SSK- und ISK-Verarbeitung anzeigendes Signal wird als Schlüsselverarbeitungsende signal in einer Priori-tatsbestimmungsschaltung verwendet, wie das weiter unten erläutert wird.

Anhand Fig. 3 wird nun eine Prioritätsschaltung zur Bestimmung der Priorität bei der Schlüsselverarbeitung unter den Zentraleinheiten vor der Übertragung und dem Empfang einer Anweisung, einer Adresse und Daten, die bei der Schlüsselverarbeitung verwendet werden, erläutert. Jede

130065/0650

Zentraleinheit kann ein Prioritätssignal empfangen und eine bestimmte der Zentraleinheiten, beispielsweise die Zentraleinheit CPUO, besitzt eine Auslöselogik für das Prioritätsbestimmungssignal und löst aktiv einen Impuls eines Maschinenzyklus aus. Das Prioritätsbestimmungssignal, das zwischen den ringförmig angeschlossenen Zentraleinheiten sequentiell umläuft, wird in einer vorgegebenen Zentraleinheit ausgelöst, wenn das System initialisiert wird (üblicherweise, wenn ein Rücksetzsignal erzeugt wird). Das Prioritätsbestimmungssignal, das in der vorgegebenen Zentraleinheit ausgelöst ist, läuft in bzw. auf den ringförmigen Schnittstellenleitungen IFP ₁,IFP ,IFP und IFP„_Q um. Das Prioritätsbestimmungssignal liegt nur in einer der Zentraleinheiten während einer vorgegebenen Periode vor. Die Priorität besitzt eine Zentraleinheit, die das obige Prioritätssignal aufgenommen hat, d.h., einen einem Maschinenzyklus entsprechenden Impuls gespeichert hat. Fig. 5 zeigt den zeitabhängigen Verlauf dieses Betriebes und zeigt den Fall, in dem ein Prioritätsbestimmungssignal in der Zentraleinheit CPUO erzeugt worden ist.

Wenn das System initialisiert ist und deshalb das Rücksetzsignal erzeugt ist, wird das Ausgangssignal eines Decodierers D, der den Einschaltzustand besitzt, wenn eine Initialisierungslogik CPUNO zum Erzeugen einer Identifiziernummer der CPU den Pegel "0" einnimmt, üiid^das Rücksetzsignal einer UND-Verknüpfung in einem UND-Glied Al uifteriJGLgen. Ein Impuls, der durch Differenzieren der Rückflanke eines TRttck^ setzimpulses erhalten wird, wird von einer Rücksetzschaltung in das UND-Glied Al eingegeben. In diesem Fall wird, da die Logik CPUNO der Zentraleinheit CPUO den Pegel "0" besitzt, das UND-Glied Al freigegeben. Das Ausgangssignal des UND-Glieds Al schaltet ein ODER-Glied OR durch und

130065/0650

310511

- 2k -

setzt darm ein Übertragungs/Empfangs-Flipflop FF-A. Das Flipflop FF-A ist mit der Zentraleinheit CPUl über eine Schnittstellenleitung IFP . verbunden, die ein Teil des Umlaufweges ist,und das Ausgangssignal des Flipflops FF-A setzt das Flipflop FF-A der folgenden Zentraleinheit CPUl über die UND-Glieder A1,A2 und das ODER-Glied OR der Zentraleinheit CPUl. In ähnlicher Weise setzt das Ausgangssignal des Flipflops FF-A der Zentraleinheit GPUl jeweilige Flipflops FF-A der Zentraleinheiten CPU2 und CPU3 über Schnittstellenleitungen IFP12 und IFP23. Das Ausgangssignal des Flipflops FF-A der Zentraleinheit CPU3 wird der Zentraleinheit CPUO über eine Schnittstellenleitung IFP _ zugeführt. Das obige der Zentraleinheit CPUO zugeführte Signal wird einem UND-Glied A 5 zugeführt. Der andere Eingangsteil des UND-Glieds A5 ist mit einem Multiprozessoraufbau-Anzeigebit eines ansich bekannten Anordnungsregisters CFR (Konfigurationsregister) verbunden,und das obige Bit nimmt den Einschaltzustand an, wenn das System eine Multiprozessoranordnung besitzt. Folglich schaltet das UND-Glied A5 durch und schaltet ein UND-Glied A2 durch, wenn die Schlüsselzugriffsanforderung nicht abgegeben ist. Daher wird das Flipflop FF-A der Zentraleinheit CPUO von neuem gesetzt. Das heißt, das Flipflop FF-A sendet das Prioritätsbestimmungssignal der folgenden Zentraleinheit CPUl zu. Andererseits erzeugt, wenn eine Schlüsselzugriffsanforderung in der Zentraleinheit CPUO erzeugt ist, eine Schlüsselanforderungsgeneratorschaltung ein Signal mit dem Pegel "1", das über einen Inverter I₁ dem UND-Glied A2 zugeführt wird und das direkt einem UND-Glied A4 zugeführt wird. Daher wird das UND-Glied A2 gesperrt und wird das UND-Glied A4 freigegeben. In diesem Fall setzt demnach das Prioritätsbestimmungssignal von der Zentraleinheit CPU3 nicht das Flipflop FF-A, sondern setzt ein die Prioritätsverarbeitung anzeigendes Flipflop FF-B. Wenn

130065/0650

das Flipflop FF-B gesetzt ist, wird das Setz-Ausgangssignal dieses Flipflops dem Schlüsselspeicher 1 zugeführt, d.h., dem Schlüsselspeicher KSO der Zentraleinheit CPUO, zum Freigeben des Schlüsselspeichers 1, obwohl eine derartige Schaltungsverbindung in den Zeichnungen nicht im einzelnen dargestellt ist. Daher wird die Schlüsselverarbeitung in der Zentraleinheit CPUO durchgeführt. Wie erwähnt, wird die Schlüsselverarbeitung in den Zentraleinheiten CPU0-CPU3 durchgeführt während des Durchschaltens des Flipflops FF-B der Einheit CPUO, d.h., wenn die Einheit CPUO das Prioritätsbestimmung ssignal hält bzw. speichert. Wenn die Schlüsselverarbeitung zu Ende geht, wird das Flipflop FF-B durch ein Signal von einer Schlüsselverarbeitungsendesignal-Generatorschaltung rückgesetzt und wird simultan ein UND-Glied A3 durchgeschaltet. Das Ausgangssignal des UND-Glieds A3 schaltet das ODER-Glied durch und setzt daher das Flipflop FF-A. Wenn das System eine einzige Zentraleinheit enthält, zeigt das Multiprozessoraufbau-Anzeigebit "0". Folglich wird die Bit-Information über einen Inverter I_Q und das ODER-Glied

(dl

dem Flipflop FF-A zugeführt, um dieses Flipflop FF-A unbedingt zu setzen. Daher kann die Schlüsselverarbeitung für die entsprechende Zentraleinheit unbedingt zu jedem Zeitpunkt durchgeführt werden. Wenn das Flipflop FF-A gesetzt ist, beginnt das Prioritätsbestimmungssignal durch die Zentraleinheiten umzulaufen. Daher kann eine Kollision bezüglich der Priorität vermieden werden, wenn mehrere Zentraleinheiten simultan Schlüsselzugriffsanforderungen abgeben. Bei dem Übertragungssystem des Prioritätsbestimmungssignals gemäß Fig. 3 kann die Prioritätsbestimmungssignal-Auslöseschaltung in jeder Zentraleinheit zum Zweck einer Standardisierung vorgesehen sein. Selbstverständlich kann die obige Schaltung auch lediglich in einer bestimmten Zentraleinheit vorgesehen sein.

Der Schaltungsaufbau gemäß Fig. 2 und gemäß Fig. 3 zeigt

130065/0650

lediglich ein Ausführungsbeispiel der Erfindung. Selbstverständlich sind auch andere Ausführungsforraen möglich. Beispielsweise kann als Adreßschnittstellenleitung IF gemäß Fig. 2 eine Adreßschnittstellenleitung zum Löschen eines Speichers in einer Pufferspeicheranordnung verwendet werden, der in einem Datenverarbeitungssystem enthalten ist, wie er in der US-Patentanmeldung I36 k$2 vom 3.4.I98O entsprechend der JP-Patentanmeldung 4l II8/I979 erläutert ist. Da die Frequenz der Schlüsselzugriffsanforderung üblicherweise niedriger ist, als die Frequenz der Pufferlöschanforderung, wird die Verarbeitungsfähigkeit für die Pufferlöschung nicht verringert, wenn die Adreßschnittstellenleitungen für die Pufferlöschung weiter als Adreßschnitt Stellenleitungen IF verwendet werden. Wenn Schnittstellenleitungen für sowohl die Pufferlöschung als auch für die Übertragung der Schlüsselzugriffsanforderung verwendet werden, wird die Anzahl der Schnittstellenleitungen verringert, weshalb es möglich ist, ein System mit hohem Kostenwirkungsgrad, d.h., mit niedrigen Herstellkosten anzugeben.

130065/0650

Claims

IiJ Verfahren zum Bilden eines Multiprozessorsystems, dadurch gekennzeichnet,

a) daß mehrere Zentraleinheiten mit einem gemeinsamen Hauptspeicher vorgesehen werden,

b) daß ein Schlüsselspeicher in jeder der Zentraleinheiten vorgesehen wird, wobei der Schlusselspeieher Steuerinformation für den Hauptspeicher speichert,

c) daß eine Schnittstelleneinrichtung zum Anschließen der Zentraleinheiten in einer ringförmigen Anordnung vorgesehen wird,

d) daß erreicht wird, daß eine der Zentraleinheiten eine Schlüsselverarbeitung für den in der einen Zentraleinheit vorgesehenen Schlüsselspeicher durchführt, wenn die eine Zentraleinheit eine Schlüsselzugriffsanforderung abgibt^ und die in der Schlüsselzugriffsanforderung enthaltene Information,wie eine Adresse, eine Anweisung oder Daten einer folgenden Zentraleinheit über die Schnittstelleneinrichtung sendet, und

8l-(A524l-02)-MeKl

130065/0650

e) daß die in der Schlüsselzugriffsanforderung enthaltene Information der folgenden Zentraleinheit zugeführt wird, um zu erreichen, daß die folgende Zentraleinheit die Schlüsselverarbeitung für einen Schlüsselspeicher durchführt, der in der folgenden Zentraleinheit vorgesehen ist, und die in der Schlüsselzugriffsanforderung enthaltene Information einer Zentraleinheit zuführt, die sich an diese folgende Zentraleinheit anschließt, wenn die Schlüsselverarbeitung für den Schlüsselspeicher in dieser folgenden Zentraleinheit vollendet ist zum aufeinanderfolgenden Durchführen der Schlüsselverarbeitung für die jeweiligen Schlüsselspeicher,- die in den Zentraleinheiten vorgesehen sind.

2. Verfahren nach Anspruch 1,
dadur ch g ekennz e i chne t,

daß ein Prioritätssignal zwischen den Zentraleinheiten über die Schnittstelleneinrichtung zeitsequentiell umgewälzt wird, wobei das Prioritätssignal die Priorität unter mehreren Schlüsselzugriffsanforderungen bestimmt, die simultan in mehreren Zentraleinheiten erzeugt sind, und daß eine der Zentraleinheiten, die die Schlüsselzugriffsanforderungen erzeugt haben, das Prioritätssignal aufnimmt, um die in dieser Zentraleinheit erzeugte Schlüsselzugriff sanforderung gültig zu machen und daß diese Zentraleinheit das Prioritätssignal während einer Zeit hält bzw. speichert, bis die auf dieser Schlüsselzugriffsanforderung beruhende Schlüsselverarbeitung beendet ist.

- Verfahren nach Anspruch 2,
dadurch gekennzeichnet,

daß das Prioritätssignal ein Impuls eines Maschinenzyklus ist, der in einer bestimmten der Zentraleinheiten in dem Multiprozessorsystem erzeugt wird.

130065/0650

4. Verfahren nach einem der Ansprüche l-3j dadurch gekennzeichnet,

daß bei Erzeugen einer Speicherschlüsselsetz-Amforderung die Zentraleinheit, die die Schlüsselzugriffsanforderung erzeugt hat, eine Einrichtung verwendet für das Anzeigen, daß die Schlüsselverarbeitung aufgrund der Speicherschlüssel-

setz-A.nforderung durchgeführt wird, und daß der Inhalt der Speicherschlüsselsetz-A.nforderung, der zur Zentraleinheit zurückgeführt wird, nach Umwälzung durch die Zentraleinheiten in dem Multiprozessorsystem_/und der Inhalt dieser Einrichtung miteinander verglichen werden zur Beurteilung einer Koinzidenz, wobei die Schlüsselverarbeitung auf der Grundlage dieser Speicherschlüsselsetz-Anforderung bei Koinzidenz beendet wird.

5· Verfahren nach Ansprch 4,
dadurch gekennzeichnet,

daß bei Erzeugen einer SpeicherschlüsseleisiCüg-A-nforderung Schlüsseldaten, die aus den jeweiligen Schlüsselspeichern ausgelesen werden, die in den Zentraleinheiten vorgesehen sind, zur Zentraleinheit gesendet werden, die die Anforderung erzeugt hat.

6. Verfahren nach einem der Ansprüche 1-3 j dadurch gekennzeichnet,

daß die Schnittstelleneinrichtung Schnittstellenleitungen aufweist, die zwiscJhen den Sende- und Empfangsanschlüssen benachbarter Zentraleinheiten angeschlossen sind, und daß die Steuerinformation ein Schutzbit, ein Bezugsbit und ein Änderungsbit enthält.

7· Datenverarbeitungssystem, mit

a) einem Hauptspeicher (MS) und

b) mehreren Zentraleinheiten (CPU), die den Hauptspeicher gemeinsam haben,

gekennzeichnet durch

c) eine Schlüsselspeichereinrichtung (KS) in jeder der

130065/0650

Zentraleinheiten (CPU) zum Speichern von Steuerinformation für den Hauptspeicher (MS),

d) eine Verbindungseinrichtung zum Anschließen der Zentraleinheiten (CPU) in einer ringförmigen Anordnung und

e) eine Schlüsselverarbeitungs^Steuereinrichtung in jeder der Zentraleinheiten (CPU) zum Durchführen der Schlüsselverarbeitung für die Schlüsselspeichereinrichtung, die in einer der Zentraleinheiten vorgesehen ist, wenn eine Schlüsselzugriffsanforderung in der Zentraleinheit erzeugt wird_/ und zum Versorgen der Verbindungseinrichtung mit dem Inhalt der Schlüsselzugriffsanforderung, wie einer Adresse, eine Anweisung und Daten zur Zufuhr

dieses Inhalts zu einer anderen Zentraleinheit und zum Erreichen, daß die andere Zentraleinheit die Schlüsselverarbeitung für die Schlüsselspeichereinrichtung durchführt, die in dieser anderen Zentraleinheit vorgesehen ist.

8. Datenverarbeitungssystem nach Anspruch 7» dadurch gekennzeichnet,

daß die Schlüsselverarbeitunge-Steuereinrichtung eine Übertragungseinrichtung aufweist zum Übertragen des Inhalts der Schlüsselzugriffsanforderung, die von einer anderen Zentraleinheit über die Verbindungseinrichtung zugeführt ist₇ zur Schlüsselspeichereinrichtung,und daß die Schlüsselspeichereinrichtung eine Einrichtung zum Portschreiben von Schlüsseldaten in einem entsprechenden Bereich der Schlüsselspeichereinrichtung auf der Grundlage des Inhalts der Schlüsselzugriffsanforderung von der Übertragungseinrichtung enthält.

9· Datenverarbeitungseystea nach Anspruch 7 oder 8,, dadurch gekennzeichnet, daß die Schlüsselverarbeitungs-Steuereinrichtung eine Einrichtung zur Beurteilung der

130065/0650

Beendigung der Speicher.schlüsselsetz- und Speicheischlüssel-Einfüg-Verarbeitung enthält, wenn der Inhalt der Schlüsselzugriffsanforderung zur Zentraleinheit zurückkehrt, der diese Schlüsselzugriffsanforderung abgegeben hat.

10. Datenverarbeitungssystem nach Anspruch 7 oder 8, dadurch gekennzeichnet,

daß der Inhalt der Schlüsselzugriffsanforderung eine Anweisung und die Nummer einer Zentraleinheit zusätzlich zur Adresse, zur Anweisung und zu den Schlüsseldaten enthält.

11. Datenverarbeitungssystem nach Anspruch 10, dadurch gekennzeichnet,

daß jede der Zentraleinheiten eine Einrichtung zum Vergleichen deren Nummer mit der Nummer einer anderen Zentraleinheit aufweist, die über die Verbindungseinrichtung zugeführt ist, und daß die Verbindungseinrichtung, die jeder der Zentraleinheiten zugeordnet ist, eine Einrichtung zum Verhindern der Übertragung des Inhalts der Schlüsselzugriff sanf orderung an eine folgende Zentraleinheit enthält, abhängig von dem Vergleichsergebnis durch die Vergleichseinrichtung, die in einer entsprechenden Zentraleinheit vorgesehen ist.

12. Datenverarbeitungssystem nach Anspruch 11, dadurch gekennzeichnet,

daß die Schlüsselverarbeitungs-Steuereinrichtung mehrere kaskadengeschaltete Register (3-18) enthält, und daß die Adresse und die Nummer der Zentraleinheit, die in der Schlüsselzugriffsanforderung enthalten ist, zu aufeinanderfolgenden Registern synchron zueinander übertragbar sind.

13. Datenverarbeitungssystem, mit

130065/0650

a) einem Hauptspeicher (MS), und

b) mehreren Zentraleinheiten (CPU), die den Hauptspeicher gemeinsam haben,

dadurch gekennzeichnet,

daß jede Zentraleinheit (CPU) aufweist:

eine Schlüsselspeichereinrichtung (KS) zum Speichern von Steuerinformation für den Hauptspeicher einschließlich eines Schutzbit, eines Bezugsbit und eines Anderungsbit, eine Eingangseinrichtung (6,11,16), eine Ausgangseinrichtung (5 j IO,15), eine Einrichtung (23,2^,25) zum selektiven Verbinden der Eingangseinrichtung und der Ausgangseinrichtung, eine Einrichtung, die erreicht, daß die Zentraleinheit die Schlüsselverarbeitung für die Schlüsselspeichereinrichtungen, die in der Zentraleinheit enthalten sind, durchführt abhängig von einer Schlüsselzugriffsanforderung, die in der Zentraleinheit erzeugt ist, und zum Versorgen der Ausgangseinrichtung mit einer solchen Information, die in der Schlüsselzugriffsanforderung enthalten ist, wie eine Adresse und Schlüsseldaten zum Zuführen der Information zu einer anderen Zentraleinheit (3>8,13,4,9)I^»15) und

eine Einrichtung (20,21,22) zum Übertragen derlnformation, die in einer Schlüsselzugriffsanforderung enthalten ist, von der Eingangseinrichtung zu der Schlüsselspeichereinrichtung, wobei die Information der Eingangseinrichtung zugeführt ist, und

c) daß eine Verbindungseinrichtung vorgesehen ist, die zwischen der Eingangeeinrichtung und der Ausgangseinrichtung benachbarter Zentraleinheiten angeschlossen ist «um Verbinden der Zentraleinheiten zur Bildung einer ringförmigen Anordnung und zum Übertragen der Information, die in der Schlüsselzugriffsanforderung enthalten 1st zu einer folgenden Zentraleinheit.

13006S/06B0

Ik. Datenverarbeitungssystem nach Anspruch 7 oder 13, dadurch gekennzeichnet,

daß jede Zentraleinheit eine Einrichtung zum Empfang eines Signals zur Bestimmung der Priorität unter Schlüsselzugriff sanforderungen enthält, wobei eine bestimmte der Zentraleinheiten mit einer Einrichtung zum Auslösen des Prioritätsbestimmungssignals versehen ist, und daß die Empfangseinrichtung eine Einrichtung enthält, um zu erreichen, daß das Prioritätsbestimmungssignal durch die Zentraleinheiten über die Verbindungseinrichtungen umläuft, sowie eine Einrichtung zum Aufnehmen des Prioritätsbestimmungssignals, wenn Schlüsselzugriffsanforderungen simultan in mehreren der Zentraleinheiten erzeugt sind, um die Schlüsselzugriffsanforderung gültig zu machen, die in einer Zentraleinheit erzeugt ist, die das Prioritätsbestimmungssignal aufgenommen hat. und eine Einrichtung zum zeitweisen Halten baw. Zwischenspeichern des Prioritätsbestimmungssignals in der Zentraleinheit, bis die Schlüsselverarbeitung aufgrund der gültigen Anforderung beendet ist.

15. Datenverarbeitungssystem nach Anspruch 14, dadurch gekennzeichnet,

daß die Verbindungseinrichtung, die zwischen benachbarten Zentraleinheiten angeschlossen ist, durch eine Schnittstellenleitung gebildet ist, und daß die Schnittstellenleitung auch als Schnittstelle zum Durchführen eines Löschbetriebes für eine Pufferspeichereinrichtung in den Zentraleinheiten dient.

16. Datenverarbeitungssystem nach Anspruch Ik oder 15j dadurch gekennzeichnet*,

daß die Eingangs- und die Ausgang-seinrichtung durch mehrere Register gebildet sind, und daß die Eingangs- und Ausgangseinrichtung eine Adresse und die Nummer einer Zentral-

130065/06B0

einheit, die in einer Schlüsselzugriffsanforderung enthalten sind, zu aufeinanderfolgenden Registern synchron zueinander übertragen.

17- Datenverarbeitungssystem, mit
einem Hauptspeicher und

mehreren Zentraleinheiten, wobei zu dem Hauptspeicher von den Zentraleinheiten gemeinsam Zugriff erfolgt, dadurch gekennzeichnet,

daß eine Verbindungseinrichtung die Zentraleinheiten bezüglich Schlüsselinformation in einem Kreislauf anschließt, und

daß jede der Zentraleinheiten aufweist: eine Schlüsselspeichereinrichtung zum Speichern von Schlüsselinformation zur Steuerung des Hauptspeichers, wobei die Information ein Schutzbit, ein Bezugsbit und ein Änderungsbit enthält, wobei zur Schlüsselspeichereinrichtung abhängig von einer Schlüsselzugriffsanforderung Zugriff erfolgt, die von der Zentraleinheit abgegeben ist und

eine Schlüsselzugriffsanforderung-Übertragungseinrichtung zur Zufuhr der Schlüsselzugriffsanforderung zur Verbindungseinrichtung, um die Schlüsselzugriffsanforderung zur nächsten Zentraleinheit zu übertragen, wenn die Schlüsselzugriffsanforderung in der eigenen Zentraleinheit erzeugt ist oder von der vorhergehenden Zentraleinheit abgegeben ist, wodurch zu allen Schlüsselspeichereinrichtungen ein Zugriff derart erfolgt, daß die Schlüsselverarbeitung für jede Zentraleinheit durchgeführt wird.

l8. Zentraleinheit zur Verwendung in einem Multiprozessorsystem,
gekennzeichnet durch

130065/0650

a) eine Schlüsselspeichereinrichtung (KS) zum Speichern attributiver oder Ergänzungsinformation für den Speicherschutz für, Bezugnahme auf und Änderung in einem gemeinsam geteilten Hauptspeicher,

b) eine Schlüsselinformations-Übertragungseinrichtung (5₅ 10,15),

c) eine Schlusselinformations-Empfangseinrichtung (6,11,16),

d) eine Verbindungseinrichtung (23,24,25) zum Verbinden der Schlüsselinformations-Übertragungseinrichtung und der Schlüsselinformations-Empfangseinrichtung,

e) eine Einrichtung (3,8,13,4,9,14,18) zum Durchführen einer Schlüsselverarbeitung für die Schlüsselspeichereinrichtung abhängig von einer Schlüsselzugriffsanforderung in der Zentraleinheit und zum Versorgen der Schlüsselinf ormations-Ubertragungseinrichtung mit einer solchen Information, die in der Schlüsselzugriffsanforderung enthalten ist, wie einer Adresse, Daten, einer Anweisung und einen Befehl,

f) eine Übertragungeinrichtung (20,21,22) zum Versorgen der Schlüsselspeichereinrichtung mit Information, wobei die Information in einer Schlüsselzugriffsanforderung enthalten ist, die der Schlüsselinformations-Empfangseinrichtung zugeführt ist, und

g) Anschlüsse in der Schlüsselinformations-Ubertragungseinrichtung und der Schlüsselinformations-Empfangseinrichtung zur Verbindung mit der Schlüsselinformations-Empf angseinrichtung in einer anderen Zentraleinheit bzw. der Schlüsselinformations-Übertragungseinrichtung in einer weiteren Zentraleinheit.

130065/0650