DE1269393B - Mikroprogramm-Steuerwerk - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT int. Cl.:

G06f

Deutsche KL: 42 m3 - 9/14

πη

AUSLEGESCHRIFT

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

P 12 69 393.5-53
27. November 1965
30. Mai 1968

Die Erfindung bezieht sich auf ein Mikroprogramm-Steuerwerk einer programmgesteuerten Datenverarbeitungsanlage, das einen Mikroprogramm-Speicher zur Aufnahme von Mikrobefehlen und ein Adressenregister zur Speicherung der Folgeadresse eines aus dem Speicher entnommenen Mikrobefehls bis zur Entnahme des nächsten Mikrobefehls umfaßt.

Jeder Mikrobefehl eines derartigen, bekannten Steuerwerkes besteht im allgemeinen aus zwei Teilen, von denen der erste Teil oder Steuerteil eine verschlüsselte Steuerangabe darstellt, die die jeweils auszuführende Operation spezifiziert sowie die Adresse der Daten enthält, auf die sich diese Operation bezieht, und der zweite Teil oder Folgeadressierungsteil die Adresse des jeweils nächsten Mikrobefehls angibt, der beim Durchlauf des Mikroprogramms an der Reihe ist. Die Mikrobefehle werden bei den bekannten Anordnungen zumeist in Festwertspeichern gespeichert, da diese ein sehr schnelles Lesen gestatten und ein für eine bestimmte Operation festgelegtes Mikroprogramm, von Ausnahmefällen abgesehen, nicht mehr geändert wird, solange diese Operation durchzuführen ist. Ein Mikrobefehl wird aus einem solchen Speicher parallel, d. h. in seiner gesamten Länge in einer einzigen Abfrageoperation entnommen. Die Speicherausbildung ist daher so, daß jeweils eine von der Speicherbreite bestimmte feste Anzahl Bitstellen für einen Mikrobefehl zur Verfügung steht. Da die Kosten eines Festwertspeichers direkt von der Anzahl der Bitpositionen in jedem Speicherwort abhängig sind, ist es wünschenswert, sowenig Speicherpositionen wie möglich füi die Mikrobefehle und damit auch für das gesamte Mikroprogramm vorzusehen. Die Länge der Folgeadresse des nächsten Mikrobefehls ist bei den bekannten Mikroprogramm-Steuerwerken stets lang genug, um den Zugriff zu jedem Mikrobefehl innerhalb des Festwertspeichers zu ermöglichen. In einem Festwertspeicher mit 8000 bis 16 000 Mikrobefehlen wird daher bei diesen Anordnungen eine Adresse mit einer Länge von 14 Bitstellen gebraucht. Die Länge des Steuerteils eines Mikrobefehls kann zwischen einer einzigen Bitstelle bis zu einer beliebigen Anzahl von Bitstellen liegen, wobei die Begrenzung durch das Ausmaß der Steueroperationen erfolgt, die vom jeweiligen Mikrobefehl durchzuführen sind. Wird angenommen, daß die Länge des Steuerteils zwischen 3 und 11 Bitstellen liegt, so ist ersichtlich, daß ein Festwertspeicher mit 8000 bis 16 000 Speicherpositionen eine Mikrobefehlslänge von 11 + 14 = 25 Bitstellen braucht, um die Kombina-Mikroprogramm-Steuerwerk

Anmelder:

International Business Machines Corporation,

Armonk, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. E. Böhmer, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49

Als Erfinder benannt:

Thomas Ragland, New York, N. Y. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 4. Dezember 1964
(415 887)

tion des längsten Steuerteils und der Folgeadresse des nächsten Mikrobefehls unterzubringen. Diese Mikrobefehlslänge wird aber nur in wenigen Fällen voll ausgenutzt, da der Steuerteil oft weniger Bits benötigt, als er maximal haben könnte. Durch diesen Umstand bleibt wertvoller Speicherraum ungenutzt. Es hat sich gezeigt, daß in der normalen Folge der Arbeitsgänge in einer Datenverarbeitungsanlage jeweils aufeinanderfolgende Mikrobefehle in jeder spezifischen Unterroutine oft in aufeinanderfolgenden Speicherpositionen liegen. Dementsprechend unterscheidet sich die Adresse eines folgenden Mikrobefehls von der Adresse des vorhergehenden Mikrobefehls lediglich durch Wertdifferenzen in den niedrigen Adressenstellen. Es wurde außerdem festgestellt, daß viele Mikrobefehle nicht die Fähigkeit haben müssen, alle Positionen innerhalb des Festwertspeichers durch eine Folgeadresse adressieren zu können, sondern nur einen begrenzten Zugriff innerhalb bestimmter Zonen des Speichers je nach ihrer Speicherposition benötigen. Die vorliegende Erfindung nutzt diesen Umstand aus, indem sie einerseits für bestimmte Mikrobefehle die Adressier-» barkeit des nachfolgenden Befehls einschränkt und andererseits Maßnahmen vorsieht, die bisher ungenutzten Bitstellen von Mikrobefehlen mit kurzem

809 557/218

Steuerteil zur Folgeadressierung zu verwenden, wodurch deren Adressierleistung für nachgeordnete Befehle erheblich gesteigert werden kann.

Es ist bereits bekannt, die Programmbefehle einer programmgesteuerten Datenverarbeitungseinheit so aufzubauen, daß derjenige Teil eines Befehlswortes, der zur Identifizierung von Operandenadressen dient, auf Kosten des zur Operationssteuerung verwendeten Teiles ausgedehnt werden kann. Ein solches Befehlswort weist zwar stets eine konstante Länge auf, abei die Grenze zwischen Steuer- und Adressierungsteil ist verschieden. Um nun bei der Befehlsausführung eine richtige Verwendung der Stellen des Befehlswortes als Steuer- oder Adressierungsinformation sicherzustellen, ist im Befehlswort ein bestimmter Stellenbereich vorgesehen, der zur Steuer- bzw. Adressenlängensteuerung dient. Der Inhalt dieses Stellenbereiches wird einer besonderen Entschlüsselungsschaltung zugeführt, die bestimmt, welche Stellen des Befehlswortes Steuerinformationen enthalten oder Adressenstellen sind. Der Steuerteil des Befehlswortes wird dagegen in einer separaten Decodierschaltung interpretiert, die nur in einem Sonderfall unwirksam bleibt, der darin besteht, daß der gesamte Befehl bis auf den erwähnten Teillängen-Steuerbereich als Adresseninformation verwendet wird. Das Adressenbestimmungssignal dient in diesem speziellen Fall gleichzeitig als Operationssteuersignal.

Die Anordnung hat den Nachteil, daß von der verfügbaren Länge des Befehlswortes ein Teil für den Teillängensteuerbereich verlorengeht. Dadurch wird der Nutzen, der mit einer wirtschaftlichen Verwendung aller Stellen eines Befehlswortes erzielt werden soll, wieder in Frage gestellt. Die bekannte An-Ordnung beschränkt sich daher auch nur darauf, eine kleine Zahl (4) unterschiedlicher Teillängen (Kategorien) des Steuer- und Adressierungsteiles vorzusehen, um den Teillängensteuerbereich klein zu halten. Ein solches Vorgehen hat aber zur Folge, daß nur eine grobe Anpassung an die tatsächlichen Forderungen erzielt wird, die in bezug auf unterschiedliche Teillängen des Steuer- und Adressierungsteiles eines Befehlswortes konstanter Länge auftreten können,

Die Aufgabe vorliegender Erfindung besteht in der Angabe eines Mikroprogramm-Steuerwerkes, das von einer veränderbaren Grenze zwischen dem Steuer- und Folgeadressierungsteil eines Mikrobefehlswortes fester Länge Gebrauch macht, um eine bessere Ausnutzung des zur Verfügung stehenden Mikroprogramm-Speicherraumes zu erreichen, ohne dabei jedoch die erwähnten Nachteile in Kauf nehmen zu müssen. Erreicht wird dies gemäß der Erfindung im wesentlichen dadurch, daß die Ausgangssignale einer Operationssteuerteil-Decodierschaltung neben ihrer eigentlichen Aufgabe, nämlich der Steuerung der dem betreffenden Befehl zugeordneten Operation, zur wahlweisen Bestimmung der Größe des Adressierungsteiles dienen.

Eine solche Anordnung hat den Vorteil, daß alle Stellen im Mikrobefehlswort zur Aufnahme von Operationssteuerinformationen oder von Folgeadressen zur Verfugung stehen und daß trotzdem die Grenze zwischen dem Steuerteil- und dem Folgeadressierungsteil innerhalb eines vorgegebenen Bereiches kontinuierlich verändert werden kann, je nachdem, wie es die Verteilung von Operations-Steuer- und Adresseninformationen im betreffenden Befehlstyp verlangt.

Nach einem weiteren vorteilhaften Merkmal der Erfindung weist der Folgeadressenteil eine bestimmte Mindestlänge auf, wobei der Inhalt der im Bereich dieser Mindestlängen liegenden Folgeadressenstellen eines Mikrobefehls unter Umgehung der FoIgeadresserihSteuerschaltung dem Folgeadressenregister direkt zugeführt wird. Die Abtastschaltung und die Folgeadressen-Steuerschaltung sind auf einen Folgeadressen-Stellenbereich ausgelegt, der sich aus der Differenz zwischen einer durch die zu adressierende Speicherkapazität bestimmten Folgeadressen-Maximallänge und der festgelegten Mindestmenge ergibt.

Ein weiteres vorteilhaftes Merkmal der Erfindung wird darin gesehen, daß in das Mikroprogramm Verzweigungsbefehle einfügbar sind, die eine maximale Folgeadressenlänge aufweisen, und daß in diesem Fall die Folgeadressen-Steuerschaltung durch ein entsprechendes Steuersignal der Abtastschaltung über ihren vollen Stellenbereich wirksam gemacht wird.

Weitere Merkmale der Erfindung sind aus den Ansprüchen in Verbindung mit einem nachfolgend an Hand von Zeichnungen erläuterten Ausführungsbeispiel ersichtlich.

Fig. 1 ist ein Blockdiagramm eines Datenverarbeitungssystems gemäß vorliegender Erfindung;

Fig. 2 ist eine Darstellung verschiedener Anzeige-Mikrobefehle, wie sie das System nach F i g. 1 verwendet;

Fig. 3 ist ein ausführliches Blockdiagramm eines Teiles des Systems nach Fig. 1.

Das Datenverarbeitungssystem von F i g. 1 kann in zwei Hauptteile unterteilt werden: einen Datenverarbeitungs- und Speicherteil 10 und einen Mikrobefehlskontrollteil 12. Zum Datenverarbeitungs- und Speicherteil 10 gehören die gesamten Einrichtungen zur Ausführung von arithmetischen und logischen Operationen für die Daten eines Benutzers. Der Hauptspeicher 14 bildet das Kernstück dieses Teiles; er besitzt einen wahlfreien Zugriff und eine hohe Arbeitsgeschwindigkeit. Er kann beispielsweise als Speichermatrix mit magnetischen Kernen und wahlfreiem Zugriff ausgebildet sein, welche eine Vielzahl von Kernebenen besitzt. In F i g. 1 ist eine einzelne Ebene 16 dargestellt mit einer Anzahl von BitspeicherpositionenPl bis P 4. Das Auslesen und Einschreiben in den Hauptspeicher 14 wird über das Adressenregister 18 ausgeführt. Die aus dem Hauptspeicher 14 ausgelesenen Daten können in jedes einer Anzahl von Datenregistern eingeführt werden, wovon als Beispiel die Register Al bis R6 gezeigt sind. Die DatenregisterR1 bis R6 werden außerdem als allgemeine Register innerhalb des Verarbeitungssystems verwendet und können Daten von jeder Datenquelle innerhalb der Maschine annehmen. Außerdem können bestimmte Datenregister, z. B. Rl bis R3, kombiniert werden, um eine Hauptspeicheradresse zu bilden zur Einführung in das Adressenregister 18. Diese Eigenschaft wird noch ausführlicher beschrieben im Zusammenhang mit einem »Hol«-Mikrobefehl.

Der Verkehr von Daten und Befehlen zwischen den einzelnen Registern und anderen Teilen des Systems wird durch den Datensteuerteil 20 gesteuert. Dieser Teil des Systems enthält eine Vielzahl von

i 269 393

5 6

Sammelleitern und Torschaltungen, die die Eingänge R 6 gebracht werden sollen. Der 4-Bit-OP-Code und Ausgänge von nahezu allen Systemkomponenten (Bitstellen 15 bis 18) liefert die notwendige Verim Datenverarbeitungs- und Speicherteil 10 mitein- schlüsselung, so daß Steuerpotentiale gebildet werander koppeln. Außerdem ist mit dem Datensteuer» den zur Ausführung der Datenübertragung. Die Bits teil 20 der Hauptsteuerteil 22 verbunden, welcher 5 12 bis 14 bezeichnen das Register, von dem die Dadiejenigen Steuerfunktionen ausführt, wie z. B. aus- ten entnommen werden sollen, und Bits 9 bis 11 an, Mode-Steuerung usw., die nicht von dem Mikro- kennzeichnen das Register, in welches die Daten gebefehls-Steuerteil 12 ausgeführt werden, z. B. Em- führt werden sollen. Die verbleibenden Bits kenn- und Ausschalten des Systems, Betriebsarteinstellun- zeichnen die Adresse des nächsten auszuführenden gen usw. Der Taktgeber 24 gehört zum Haupt- io Mikrobefehls. Hier ist zu bemerken, daß diese steuerteil 22 und liefert die Haupttaktsignale, aus Adresse nur 8 Bits (Bitstellen 1 bis 8) umfaßt und denen alle erforderlichen Steuerpotentiale und Sperr- eine maximale Adressierungskapazität von 256 Speisignale gebildet werden. Mit dem Hauptsteuerteil 22 cherpositionen hat. Es hat sich herausgestellt, daß und dem Datensteuerteil 20 ist die arithmetische der Übertragungs-Mikrobefehl ein Typ ist, der keine Einheit 26 verbunden, die Datenverknüpfungen 15 große Adressierungskapazität mit freiem Zugriff arithmetischer oder logischer Art ausführt. braucht, und zwar wegen der Tatsache, daß ein solin dem Mikrobefehls-Steuerteil 12 werden alle eher Befehl normalerweise direkt oder nahezu direkt Mikrobefehle in einem Festwertspeicher 30 gespei- von dem nächsten auszuführenden Befehl gefolgt chert, der eine Breite von 18 Bitstellen aufweist, die wird. Auf diese Weise werden Bits nur in den niecl· parallel ausgelesen werden. Die genaue Art des ver- 20 rigen Bitpositionen gebraucht, um die Adresse der wendeten Festwertspeichers ist der Wahl freigestellt; nächsten Mikroinstruktion zu beschreibenx. Da jees kann z.B. ein Kartenkondensatorspeicher oder doch der Festwertspeicher 30 (Fig. 1) mehr als ein Transformatorspeicher verwendet werden. Außer- 8000 Speicherpositionen hat, von denen jede ein dem wurde die Speicherbreite von 18 Bitstellen Ie- Minimum von 14 Adressenbits braucht, müssen bediglich für illustrative Zwecke gewählt; es ist offen- 25 stimmte Adressierungsbits zur hohen Bitposition des sichtlich, daß der Festwertspeicher 30 so breit oder nächsten Befehlsadressenteils des Übertragungsso schmal wie erforderlich gemacht werden kann. Mikrobefehls hinzugeführt werden, um das Auffin-Wenn ein Kartenkondensatorspeicher benutzt wird, den des nächsten Mikrobefehls zu ermöglichen. Wie so werden dessen Karten vor dem Einfügen in den im folgenden beschrieben, wird dies dadurch erSpeicher gemäß den Mikrobefehlen, die darauf ge- 30 reicht, daß der Verlust von bestimmten Bits der vorspeichert werden sollen, gelocht. Wenn darum hergehenden Mikroinstruktionsadresse in der Adres-Adressen und Richtungsleitungen zwischen den Kar- senregister- und Torschaltung 32 verhindert wird, ten angeordnet sind, findet nur an solchen Stellen, Wenn daher der nächste Mikrobefehls-Adressenteil an denen Löcher gestanzt sind, ein kapazitiver An- des Übertragungs-Mikrobefehls in die entsprechenschluß statt, um das Auslesen von Daten zu errei- 35 den Bitpositionen des Adressenregisters und der chen. Gatter 32 eingeführt wird, werden die fehlenden Die Adressierung des Festwertspeichers 30 ge- hohen Bits durch die verbleibenden hohen Bits von schieht durch die Adressenregister- und Torschal- der vorhergehenden Adresse gestellt. Wie aus dem tung32. Wenn sich 8000 bis 16 000 gespeicherte Obengesagten ersichtlich, hat der Übertragungs-Mikroinstruktionen im Festwertspeicher 30 befin- 40 Mikrobefehl die Fähigkeit, jeden beliebigen von den, dann müssen mindestens 14 Bitstellen für 256 Mikrobefehlen anzusteuern innerhalb einer Adressendaten vorgesehen sein, um eine Mikroin- Gruppe von Mikrobefehlen, die durch die vorausstruktion finden zu können. Aus diesem Grund ist gehend eingestellten höherstelligen Mikrobefehlsdie Adressenregister- und Torschaltung 32 mit 14 bl·- Adressenbits gekennzeichnet sind. Es wird im folnären Kippstufen ausgestattet, die entweder in den 45 genden gezeigt werden, daß andere Mikrobefehle 1- oder 0-Zustand gebracht werden können, ent- stärkere oder geringere Ansteuerungsfähigkeit aufsprechend den vorliegenden Eingangssignalen. weisen.

Nach dem Lokalisieren und Auslesen eines Mikro- Der Speicher-Mikrobefehl in F i g. 2 bezeichnet befehls im Festwertspeicher 30 wird dieser in eine lediglich die Daten, die im Datenregister R 2 gespei-Datenregister- und Torschaltung 34 gebracht. Die 50 chert sind zur Speicherung auf Position P in Ebene Datenregister und Gatter 34 enthalten 18 binäre 16 des Hauptspeichers 14. Hier ist zu bemerken, daß Kippstufen, um alle Bits einer einzigen Mikroin- 7 Bits (Bitstellen 1 bis 7) zur Verfügung stehen für struktion gleichzeitig aufzunehmen. die nächste Mikrobefehls-Adresse, durch die nur Vor der Erläuterung der verbleibenden Teile des 128 Festwertspeicher-Positionen lokalisiert werden Mikrobefehls-Steuerteils 12 soll das Mikrobefehls- 55 können. Eine ähnliche Adressierungsfähigkeit erformat und verschiedene charakteristische Mikrobe- scheint im Holen-Mikrobefehl, der einen abgekürzfehle beschrieben werden. Ein Mikrobefehl ist in sei- ten OP-Code hat und die Datenregister R1, Rl und ner Grundstruktur ein Steuerwort, das aus zwei R 3 angibt, deren Inhalt in das Adressenregister 18 Hauptteilen besteht. Der erste dieser beiden Haupt- übertragen wird als Adresse für den Hauptspeicher teile ist der jeweilige Steuerteil, der einen OP-Code 60 14. Es hat sich gezeigt, daß arithmetische Mikro- und die laufenden Datenadressen enthält; der zweite befehle eine große Adressierfähigkeit für nachfol-Hauptteil ist der Positionsteil, der die Adresse der gende Mikrobefehle haben müssen. Aus diesem jeweils nächsten Mikroinstruktion anzeigt. Die Funk- Grund enthält die arithmetische und logische Eintion eines jeden dieser Teile eines Mikrobefehls wird heit 26 Register, die einen der Operanden, z. B. deutlich bei der Beschreibung der verschiedenen ty- 65 einen Addenden oder Augenden bei Additionen pischen Mikrobefehle in Fig. 2. Der »Übertragen aufnehmen, so daß durch den Additionsbefehl Ie- RS zu i?6«-Befehl führt die Bewegung von Daten diglich ein Datenregister zu bezeichnen ist, z. B. R4. aus, die vom Datenregister R S zum Datenregister Die Daten dieses Registers werden zu den in der

Einheit 26 enthaltenden Daten hinzugefügt, und das befehl unterzubringen, dann wird ein Verzweigungs-Resultat wird wieder im Register R 4 eingespeichert. Mikrobefehl in die Mikrobefehlsfolge eingefügt, der Dieser gesamte Arbeitsvorgang wird durch Steuer- die notwendige Festwertspeicher-Adressierfähigkeit Potentiale gesteuert, die sich aus der Entschlüsselung aufweist.

des »Addier«-OP-Codes ergeben. Der Addier-Mi- 5 In F i g. 3 wird die ausführliche logische Schaltung krobefehl hat daher eine erhöhte Anzahl Nächster- des Mikrobefehls-Steuerteils 12 von Fig. 1 gezeigt. Mikrobefehl-Adressenbitsteilen, nämlich 11, um die Die Datenregister- und Torschaltung 34 weist ein 2048 Festwertspeicher-Positionen zu lokalisieren. Datenregister 50 und eine Torschaltung 52 auf. Die Es kann die Situation eintreten, in welcher eine 14 niedrigstelligen Bits des Datenregisters 50 werden nachfolgende Mikrobefehlsadresse nicht innerhalb io über das Kabel 54 der Torschaltung 52 zugeführt, der Adressierkapazität des augenblicklichen Mikro- Die Torschaltung 52 besitzt eine Sperrsteuer-Einbefehls liegt. Für diesen Fall steht ein Verzweigungs- gangsleitung 56, die bei Erregung die 7 höherstelligen Mikrobefehl zur Verfügung, der die Fähigkeit hat, Bits und 7 niedrigstelligen Bits des Datenregisters 50 jede mögliche Position im Festwertspeicher 30 anzu- zu den Kabeln 36 bzw. 37 leitet, steuern. Dieser Mikrobefehl weist daher 14Adreß- 15 Die vier höherstelligen Bitpositionen im Datenbits für den folgenden Mikrobefehl auf. Auf diese register 50, die dem längstmöglichen OP-Code zuge-Weise können die vorhergehenden gespeicherten ordnet sind, werden über Kabel 42 dem OP-Decodie-Adressenbits der höheren Bitstellen in der Adressen- rer 64 zugeführt. Der OP-Decodierer 64 hat Ausregister- und Torschaltung 32 jederzeit ausgetauscht gangsleitungen 66, 68, 70, die dem entschlüsselten werden, indem lediglich die Verzweigungs-Mikro- 20 OP-Code entsprechen. Als Beispiele sind nur drei instruktion in der Operationsfolge eingefügt wird. Ausgangsleitungen eingezeichnet, nämlich Verzwei-Wie aus den oben gegebenen Ausführungen er- gungs-Ausgangsleitung 66, Addier-Ausgangsleitung sichtlich^ hat jeder Mikrobefehl eine Mindestfähig- 68 und Übertragungs-Ausgangsleitung 70. Jede diekeit, jede einer vorbestimmten Anzahl von Mikro- ser Ausgangsleitungen ist mit der Sperr- und Rückbefehls-Adressenpositionen anzusteuern innerhalb 25 Stellschaltung 38 verbunden, um die Übertragung der einer Gruppe von Positionen, wodurch stets ein vor- nächsten Mikrobefehls-Adressenbits von den Torbestimmtes Maß an Abzweigemöglichkeit vorliegt. schaltungen 52 zur Adressenregister- und Torschal-In dem dargestellten Beispiel werden mindestens tang 32 zu steuern. Außerdem werden die Ausgangs-7 nächste Mikrobefehls-Adressenbits einem Mikro- leitungen vom OP-Decodierer 64 über Kabel 72 zum befehl zugeteilt, so daß stets eine Gruppe von 128 30 Hauptsteuerteil 22 (F i g. 1) geleitet und außerdem verschiedenen Adressenpositionen zugänglich ist. In zur Adressentorschaltung 74. Ein anderer Eingang F i g. 1 sind hierzu die 7 niedrigen Bits der Daten- der Adressentorschaltung 74 wird durch das Kabel register- und Torschaltung 34 über das Kabel 36 76 gebildet, das die Bitpositionen 8 bis 16 des Datendirekt in die Bitpositionen 1 bis 7 der Adressen- registers 50 mit dieser Schaltung koppelt. Gemäß register- und Torschaltung 32 überführbar. Anderer- 35 dem speziellen OP-Code-Ausgang vom OP-Decodieseits werden die nächsthöheren 7 Bitpositionen der rer 64 überträgt die Adressentorschaltung 74 nur die Datenregister- und Torschaltung 34 über das Kabel Datenadressenbits vom Datenregister 50 zum Daten-37 in die Sperr- und Rückstellsteuerschaltung 38 ein- steuerteil 20, die tatsächlich in Verbindung mit dem geführt, die den Zustand der 7 höchsten Kippstufen jeweiligen Operationscode benötigt werden, der Adressenregister- und Torschaltung 32 steuert. 40 Wie schon erwähnt, enthalten die 7 niedrigsten Die Steuerung der Sperr- und Rückführschaltung 38 Bitstellen eines Mikrobefehls immer die niedrigstelliwird von der OP-Entschlüsselungsschaltung 40 vor- gen Adressenbits für den nächsten Mikrobefehl. Aus genommen. Der Eingang zur OP-Entschlüsselungs- diesem Grund werden die 7 niedrigstelligen Bits vom schaltung 40 wird durch das Kabel 42 gebildet, über Datenregister 50 durch die Torschaltung 52 zum das alle OP-Codebits geführt werden. Durch das 45 Kabel 36 gebracht und von dort direkt in die 7 nied-Entschlüsseln des speziellen Operationscodes be- rigsten Bitpositionen des Adressenregisters 78 einstimmt die Schaltung 40, welche Positionen der gestellt. Andererseits können die 7 höherstelligen Adressenregister- und Torschaltung 32 eingestellt ge- Bits entweder die Adressenbits des nächsten Mikrohalten werden müssen für den nächsten Adressie- befehls sein oder Datenadressenbits, die für den rungsumlauf; sie liefert demgemäß Steuerpotentiale 50 laufenden Mikrobefehl gebraucht werden, zur Sperr- und Rückstellschaltung 38. Außerdem lie- Die Entscheidung, welche Bits Datenadressenbits fert der OP-Decodierer 40 den entschlüsselten Opera- sind und welche Adressenbits des nächsten Mikrobetionscode und die zugehörigen Datenadressenbits fehls sind, wird getroffen, wenn der OP-Decodierer zum Teil 10 des Systems über das Kabel 44. 64 eine seiner Ausgangsleitungen erregt. Jede Aus-Das Einsparen von Raum im Festwertspeicher 30 55 gangsleitung vom OP-Decodierer 64, die einem wird somit dadurch erzielt, daß in das Festwert- Mikrobefehl entspricht, in welchem sich die nächsten Speicheradressenregister nur die niedrigstelligen Mikrobefehls-Adressenbits in das Feld der Daten-Adressenbits für die nächste Mikroinstruktion einge- Adressen erstrecken (die Bitpositionen 8 bis 14) wird lesen werden, die sich von denen einer vorhergehen- zu einer oder mehreren ODER-Schaltungen O 8 bis den Befehlsadresse unterscheiden. Das Festwertspei- 60 014 gebracht. Die Ausgänge von jeder der ODER-cher-Adressenregister speichert die hohen Bits von Schaltungen 08 bis 014 sind mit entsprechenden einer vorhergehenden Mikrobefehls-Adresse, so daß Gattern G 8 bis G14 sowie Rückstellgattern GR 8 bis stets alle notwendigen Bits zur Adressierung jeder GR14 verbunden. Eine Rückstellsteuerleitung 80 Stelle im Speicher zur Verfügung stehen. Wenn in liefert den anderen Eingang für jedes der Gatter einem Programm ein Punkt erreicht wird, an dem es 65 GR 8 bis GR14 und wird außerdem direkt an die unmöglich ist, einen OP-Code mit der benötigten binären Speicherpositionen 1 bis 7 des Adressen-Datenadressierfähigkeit zusammen mit der Adresse registers 78 angelegt. Der Ausgang von jedem der des folgenden Mikrobefehls in einem einzigen Mikro- Rückstellgatter GR 8 bis GjR 14 wird an seine ent-

sprechende binäre Speicherposition des Adressenregisters angelegt (Positionen 8 bis 14). Ebenfalls als Eingänge der binären Positionen 8 bis 14 im Adressenregister 78 dienen über Kabel 82 die entsprechenden Ausgänge der Gatter G 8 bis G14. Die zweiten Eingänge an die Gatter G 8 bis G14 sind mit dem Kabel 37 verbunden, das die 7 höherstelligen Bits der Torschaltung 52 überträgt.

Vor der Beschreibung der Wirkungsweise" der Schaltung wird auf Fig. 2 hingewiesen, die zeigt, daß, wenn ein spezieller OP-Code in einem Mikrobefehl einmal identifiziert ist, die Anzahl von Bitpositionen, die von der nächsten Mikrobefehlsadresse im laufenden Adressenfeld eingenommen wird, automatisch bekannt ist. In dem Übertragungs-Mikrobefehl wird z. B. nur 1 Bit des laufenden Datenadressenfeldes (Bit 8) durch eine Mikrobefehlsadressenstelle besetzt, während im Addier-Mikrobefehl die 4 niedrigsten Bitstellen des Datenadressenfeldes (Bitstellen 8 bis 11) auf diese Weise besetzt sind. Im Verzweigungs-Mikrobefehl werden alle Positionen des Datenadressenfeldes von den Adressenbits des nächsten Mikrobefehls eingenommen. Die Information über diese unterschiedliche Bitstellenverteilung wird dadurch gewonnen, daß jede Ausgangsleitung des OP-Decodierers 64 an bestimmte ODER-Schaltungen O 8 bis 014 angelegt wird, um die öffnung derjenigen Gatter zu bewirken, durch welche Mikrobefehls-Adressenbits geführt werden sollen. Es wird z. B. nur die niedrigste Bitstelle im Datenadressenfeld des Übertragungs-Mikrobefehls von einem Mikrobefehls-Adressenbit eingenommen. Aus diesem Grund beschickt die Übertragung-OP-Decodierausgangsleitung70 nur die ODER-Schaltung O 8, die wiederum das Gatter G 8 einstellt, um das neue Adressenbit hindurchzulassen. Andererseits beschickt die Addier-OP-Code-Ausgangsleitung 68 die ODER-Schaltungen O8 bis Oll auf Grund der Tatsache, daß die 4 niedrigstelligen Bits seines Datenadressenfeldes von den nächsten Adressenbits eingenommen werden. Die Ausgänge der ODER-SchaltungenO8 bis Oll stellen die entsprechenden Gatter G 8 bis GIl ein, um die entsprechenden Mikrobefehlsadressenbits durchzulassen. Die Verzweigungsausgangsleitung 66 öffnet dementsprechend über die ODER-Schaltungen 08 bis 014 alle Gatter G 8 bis G14, auf Grund der Tatsache, daß ihr gesamtes Adressenfeld von den Adressenbits des folgenden Mikrobefehls eingenommen wird. Einige (nicht gezeigte) OP-Code-Ausgangsleitungen, wie z. B. der Holen-OP-Code, beliefern keine der ODER-Schaltungen O 8 bis 014 auf Grund der Tatsache, daß sie keine Mikrobefehlsadressenbits in ihrem Datenadressenfeld enthalten.

Die ODER-Schaltungen 08 bis 014 steuern nicht nur, welche neuen Mikrobefehlsbits in das Adressenregister 78 eingebracht werden, sondern auch, welche Adressenbits von dem augenblicklichen Mikrobefehl zurückgehalten werden. Wenn eine der ODER-Schaltungen O 8 bis 014 ein Ausgangssignal erzeugt, das anzeigt, daß ein neues Adressenbit in das Adressenregister 78 eingebracht werden soll, dann wird das zugeordnete der Gatter GR 8 bis GR14 eingestellt, so daß es einen Rückstellimpuls abgibt. Jedes der Rückstellgatter GR 8 bis GR14, das nicht so eingestellt wird, verhindert, daß seine zugeordneten Registerpositionen des Registers 78 ein Rückstellsignal erhält. Auf diese Weise werden nur solche Adressenregisterpositionen, die neue Adressenbits aufnehmen sollen, zurückgestellt, während diejenigen, die keine neuen Adressenbits aufnehmen sollen, ihren augenblicklichen Zustand beibehalten.

Wenn die gesamte Mikrobefehls-Adresse des nächsten Befehls in das Adressenregister 78 eingebracht ist, wird ein Festwertspeicher-Lesen-Steuersignal über die Leitung 84 an den Decodierer 86 angelegt, welcher die binäre Adresse entschlüsselt und die entsprechende Speicherposition in Festwertspeicher 30

ίο lokalisiert.

Für eine Beschreibung der Wirkungsweise der Schaltung in F i g. 3 sei nun angenommen, daß sich eine neue Mikrobefehlsadresse im Adressenregister 78 befindet. Zuerst wird, wie vorausgehend erläutert, ein Festwertspeicher-Lesen-Signal über den Leiter 84 an den Decodierer 86 angelegt, welcher wiederum einen speziellen Mikrobefehl im Festwertspeicher 30

■ lokalisiert. Dadurch wird der betreffende Mikrobefehl aus dem Festwertspeicher 30 gelesen und in das

so Datenregister 50 gebracht. Danach wird der OP-Code dieses Mikrobefehls automatisch im OP-Decodierer 64 entschlüsselt, und eine der Ausgangsleitungen des OP-Decodierers 64 wird erregt. Wenn dies z. B. die Addier-OP-Ausgangsleitung 68 ist, liefern die ODER-Schaltungen O 8 bis 011 Ausgangssignale an die Gatter GR 8 bis Gi? 11. Diese Gatter werden dadurch geöffnet, so daß das Rückstellsignal die Positionen 8 bis 11 des Adressenregisters 78 rückstellen kann zur Vorbereitung für Einstellung der neuen Adressenbits 8 bis 11, die sich jetzt im Datenregister 50 befinden. Die Positionen 12 bis 14 des Adressenregister 78 werden nicht rückgestellt, da die Gatter GR12 bis Gi? 14 von den ODER-Schaltungen O12 bis 014 nicht geöffnet worden sind.

Anschließend wird ein Rückstellsignal über den Rückstelleiter 80 angelegt. Dieses Signal stellt Positionen 1 bis 11 im Adressenregister 78 zurück und bereitet sie dadurch für die neuen Mikrobefehls-Adressenbits vor. Die Adressenpositionen 12 bis 14 behalten ihren augenblicklichen Speicherzustand bei. Dann wird ein Steuersignal über die Steuerleitung 56 an die Torschaltung 52 angelegt, wodurch der Inhalt des Registers 50 an die Kabel 36 und 37 angelegt wird. Die 7 niedrigstelligen Bits im Adressenregister 50 werden automatisch in das Adressenregister 78 eingeführt, während die 7 höherstelligen Bits als Eingangssignale an die Gatter G 8 bis G14 angelegt werden. Die Ausgangssignale von den ODER-Schaltungen O8 bis Oll haben die Gatter G 8 bis GIl geöffnet, um die Adressenbits durchzulassen, die über die Sammelleitung an sie angelegt werden. Die Gatter G12 bis G14 werden nicht eingestellt, und daher erreichen die an diese Gatter angelegten Adressenbits nicht das Adressenregister

78. Dies ist das erwünschte Resultat, da, wie aus F i g. 2 ersichtlich, diese Bits Datenadressenbits des Addier-Mikrobefehls sind. Die durch die Gatter G 8 bis GIl geleiteten Bits werden über Kabel 82 an die Positionen 8 bis 11 des Adressenregisters 78 angelegt, wodurch die diese Positionen bildenden binären Kippstufen in entsprechende Speicherzustände gebracht werden. Die Kippstufen der Positionen 12 bis 14 verbleiben dagegen in dem Zustand, in welchem sie sich für die vorhergehende Mikrobefehls-Adresse befanden. Anschließend wird das Datenregister 50 zurückgestellt durch ein Steuersignal auf einer Steuerleitung 51, und die beschriebenen Vorgänge werden wiederholt.

809 557/218

Claims (5)

Patentansprüche:

1. Mikroprogramm-Steuerwerk mit einem Mikroprogrammspeicher, der Mikrobefehle, bestehend aus Steuer- und Folgeadressierungsteilen variabler Länge enthält, die sich zu einer festen Wortlänge ergänzen, und mit einer von den Mikrobefehlen steuerbaren Schaltung zur Bestimmung der Länge der Steuer- und Adressierungsteile, dadurch gekennzeichnet, daß die Ausgangssignale einer Operationssteuerteil-Decodierschaltung (64) neben ihrer eigentlichen Aufgabe, nämlich der Steuerung der dem betreffenden Befehl zugeordneten Operation, zur wahlweisen Bestimmung der Größe des Adressierungsteiles dienen.

2. Mikroprogramm-Steuerwerk nach Anspruch 1, dadurch gekennzeichnet, daß der Folgeadressierungsteil eine bestimmte Mindestlänge einnimmt, und daß der Inhalt der im Bereich dieser Mindestlänge liegenden Folgeadressenstellen eines Mikrobefehls unter Umgehung einer Folgeadressen-Steuerschaltung (38) dem Folgeadressenregister (32) direkt zugeführt wird.

3. Mikroprogramm-Steuerwerk nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Abtastschaltung (40) und die Folgeadressen-Steuerschaltung (38) auf einen Folgeadressen-Stellenbereich ausgelegt sind, der sich aus der Differenz zwischen einer durch die zu adressierende Speicherkapazität bestimmten Folgeadressen-Maximallänge und der festgelegten Mindestlänge ergibt.

4. Mikroprogramm-Steuerwerk nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß in das Mikroprogramm Verzweigungsbefehle einfügbar sind, die eine maximale Folgeadressenlänge aufweisen und daß in diesem Fall die Folgeadressen-Steuerschaltung (38) durch ein entsprechendes Steuersignal der Abtastschaltung (40) über ihren vollen Stellenbereich wirksam gemacht wird.

5. Mikroprogramm-Steuerwerk nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Folgeadressen-Steuerschaltung (38) eine Gruppe ODER-Schaltungen (O 8 bis 014) aufweist, die den Folgeadressenregisterstellen zugeordnet sind und die Folgeadressenlänge eines Mikrobefehls anzeigende Steuersignale in der entsprechenden Stellenzuordnung zugeführt erhalten, daß sie ferner eine erste Gruppe Und-Torschaltungen (GR 8 bis GR14) aufweist, die von den ausgewählten ODER-Schaltungen (08 bis 014) zur Übertragung eines Rückstellsignals zu den Folgeadressenregisterstellen vorbereitet werden, und weiterhin eine zweite Gruppe von Und-Schaltungen (G 8 bis G14) aufweist, die von den ausgewählten ODER-Schaltungen zur Übertragung des Inhalts der die Mindestlänge überschreitenden Folgeadressenstellen zu den Folgeadressenregisterstellen vorbereitet werden.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1101823.

Hierzu 1 Blatt Zeichnungen

809 557/218 5.68 © Bundesdruckerei Berlin