DE2261694A1

DE2261694A1 - Speichersystem

Info

Publication number: DE2261694A1
Application number: DE19722261694
Authority: DE
Inventors: James F Townsend
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1971-12-16
Filing date: 1972-12-16
Publication date: 1973-06-20
Also published as: US3753242A; GB1394597A; IT968862B; AU4752872A; NL7216317A; FR2165561A5; CA980010A; JPS5732373B2; AU464575B2; JPS4866938A

Description

Patentanwalt
8 München 22, üerrnstr. 15

München, den 16. Dezember 1972

Mein Zeichen: P 1515

Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham, Mass., V. St. A.

Speichersystem

Die Erfindung bezieht sich generell auf Speichersysteme, wie sie in einer Datenverarbeitungseinrichtung verwendet werden, und insbesondere auf Speichersysteme, die mehr als einen Speicher verwenden.

Die Integration eines Lesespeichers bzw. Festwertspeichers in eine Datenverarbeitungseinrichtung bzw. -anlage mit einem Hauptspeicher erfolgt gewöhnlich auf der Basis des Austausches mit einem Segment des Hauptspeichers. Dies bedeutet, daß ein Segment des Hauptspeichers nicht vorgesehen ist und daher auf Grund des Zusatzes des Lesespeichers nicht zur Verfugung steht. Gewöhnlich ist der Lesespeicher bzw. Festwertspeicher mit einer Vielzahl von Speicherplätzen versehen, und in Abhängigkeit von den jeweiligen Forderungen werden nicht sämtliche Speicherplätze des Lesespeichers ausgenutzt. Damit ist

3G982S/ÖÖ13

für die Lesespeicherfunktion bereitgestellter effektiver Speicherplatz, der nicht ausgenutzt wird, nutzlos vorgesehen, da er für die Hauptspeicherfunktion nicht ausgenutzt werden kann.

Der Erfindung liegt demgemäß die Aufgabe zu Grunde, eine verbesserte Integration erster und zweiter Speicher in ein Datenverarbeitungssystem zu schaffen. Im besonderen ist ein Speichersystem zu schaffen, welches einen Teil eines Hauptspeichers enthält, der von einem Lesespeicher derart überlagert ist, daß 1) der Lesespeicher und der überlagerte Teil des Hauptspeichers entsprechend einem bestimmten Muster freigebbar sind ₎ und/oder 2) daß der Lesespeieher unwirksam steuerbar und ein normaler Betrieb des gesamten Hauptspeichers freigebbar ist und/oder 3) daß der Lesespeicher freigebbar und der überlagerte Teil des Hauptspeichers unwirksam steuerbar ist, Schließlich ist ein Lesespeicher zu schaffen, dem irgendein Segment aus einer Vielzahl von Segmenten eines Hauptspeichers oder von Subsegmenten dieses Hauptspeichers in einem Datenverarbeitungssystem überlagert werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch ein Speichersystem, das dadurch gekennzeichnet ist,

a) daß ein erster Speicher mit einer Vielzahl von Speicherplätzen vorgesehen ist,

b) daß ein zweiter Speicher mit einer Vielzahl von Speicherplätzen vorgesehen ist, wobei die Adressen der Speicherplätze des zweiten Speichers den Adressen von Speicherplätzen des ersten Speichers entsprechen,

c) daß Einrichtungen vorgesehen sind, die eine gleichzeitige Adressierung des ersten und zweiten Speichers bewirken ,und

d) daß ein Steuerspeicher vorgesehen ist, der anzeigt, ob

309825/0Ö13

die Speicherplätze des ersten Speichers oder die des zweiten Speichers benutzt werden, wenn sowohl der erste Speicher als auch der zweite Speicher adressiert wird.

Gemäß einer bevorzugten Ausführungsform umfaßt das Speichersystem erste und zweite Speicher, deren jeder eine Vielzahl von Speicherplätzen enthält, wobei jeder Speicherplatz des zweiten Speichers Adressen besitzt, die den Adressen der Speicherplätze des ersten Speichers entsprechen. Ein Steuerspeicher ist dabei vorgesehen,- um anzuzeigen, ob die Speicherplätze des ersten Speichers oder die des zweiten Speichers auf die gleichzeitige Adressierung "beider Speicher hin auszunutzen sind. Das Speichersystem kann ferner Einrichtungen umfassen, die einen der Speicher,unwirksam zu schalten-gestatten, so daß nur einer der Speicher auf die Adressierung beider Speicher reagiert. In dem Fall, daß der zweite Speicher aus einer Vielzahl von Segmenten besteht, können der erste Speicher und eines der ausgewählten Segmente gleichzeitig adressiert werden, wobei der Steuerspeicher anzeigt, ob der erste Speicher oder das ausgewählte Segment zu benutzen ist, und zwar auf die gleichzeitige Adressierung des Speichers bzw. der Segmente hin.

An Hand einer Zeichnung wird nachstehend eine Anordnung gemäß der Erfindung beispielsweise erläutert. In der Zeichnung ist in einem Blockdiagramm ein die Erfindung verkörperndes Speichersystem gezeigt.

In der einzigen Zeichnungsfigur ist ein erster Speicher 10 gezeigt, der mit seinem Adressenregister 12 und seinem Ausgangspuffer 14 verbunden ist. Ein Hauptspeicher oder zweiter Speicher 16 ist als mit seinem Adressenregister 18 und seinem

30982^/0913

Ausgangspuffer 20 verbunden dargestellt. Mit dem Adressen-

* ^ *r, , λ _J „bzw.SteußnbefeKLsspeJ.cher _ . register 12 ist ein Sfeuerspeicher/zz verbunden. Der erste Speicher 10 kann ein Lesespeicher bzw. Festwertspeicher mit einer Vielzahl von Wortspeicherplätzen sein, nobel jedes Wort aus einer Vielzahl von Bits besteht. Der zweite Speicher 16 kann ein Speicher mit wahlfreiem Zugriff sein, der eine Vielzahl von Segmenten 1 bis N aufweist, deren jedes z.B. dieselbe Anzahl von Wortspeicherplätzen besitzt wie sie in dem ersten Speicher 10 enthalten sind. Nachstehend wird ein erstes Ausführungsbeispiel erläutert, gemäß dem jedes Segment des Speichers 16 eine größere Anzahl von Wortspeicherplätzen enthält als in dem Speicher 10 enthalten sind.

Die Adressenregister 12 und 18 sind dabei miteinander verbunden, um Eingangsadressen von ihrer jeweils zugehörigen Verarbeitungseinrichtung (nicht gezeigt) aufzunehmen. Der Steuerspeicher 22 ist als Speicher dargestellt, der seine Eingangsadresse über das Adressenregister 12 aufnimmt. Der Steuerspeicher 22 enthält eine Vielzahl von Bitspeicherplätzen, deren Anzahl gleich der Anzahl der Wortspeicherplätze ist, die in dem ersten Speicher 10 enthalten sind. Jeder Bitspeicherplatz in dem Speicher 22 zeigt auf seine Adressierung hin an, ob ein Wortspeicherplatz in dem Speicher 10 oder ein Wortspeicherplatz in einem Segment des Speichers zu benutzen ist. Demgemäß speichert der Steuerspeicher 22 einen binären "1"-Zustand, wenn der erste Speicher 10 zu benutzen ist, und einen binären "O"-Zustand, wenn der zweite Speicher zu benutzen ist.

Der erste Speicher 10 und ein Segment des zweiten Speichers sind somit während des normalen Betriebs des Systems überlagert, was bedeutet, daß auf die gleichzeitige Adressierung

309825/0913

oder beider Speicher hin entweder der Speicher 10/Üer Speicher 16 benutzt wird» Wird der die Lesespeichersperrung bewirkende ROM-Sperrschalter 24 geschlossen, so wird die Benutzung des ersten Speichers 10 gesperrt bzw. aufgehoben. Bei offenem Schalter 26 kann somit jeder Wortspeicherplatz des Speichers 16 benutzt werden. Bei offenem Schalter 24 und geschlossenem RAM-Sperrschalter 26 ist der zweite Speicher 16 hinsichtlich seiner Ausnutzbarkeit auf die ihn betreffende Adressierung hin gesperrt, und lediglich der erste Speicher wird unabhängig vom Inhalt des SteuerSpeichers 22 benutzt. Ein Segmentüberlagerungs-Auswahlschalter 28 wird dabei dazu benutzt, dasjenige Segment in dem Speicher 16 zu steuern, welches von dem ersten Speicher zu überlagern ist. Wenn die Anzahl an Wortspeicherplätzen in dem Speicher.10 geringer ist als die Anzahl von Wortspeicherplätzen in einem Segment des Speichers 16, dann wird ein Subsegment-Auswahlschalter 30 benutzt, um die Überlagerung des Speichers 10 mit dem ausgewählten Subsegment zu steuern. Die weitere in der Zeichnungsfigur dargestellte Logik wird dazu benutzt, den Betrieb des Speiehersystems gemäß der Erfindung zu steuern. Diese Logik wird am besten unter Bezugnahme auf die Arbeitsweise des Systems beschrieben werden*

Zum Zwecke der Veranschaulichung sei angenommen, daß der

erste Speicher 10 insgesamt 2 (etwa 2000) Wortspeicherplätze enthält und daß jedes Segment des Speichers 16 eine entsprechende Länge an Wortspeicherplätzen enthält. Demgemäß

11

enthält auch der Steuerspeicher 22 insgesamt 2 Bitspeicherplätze. Im Betrieb wird daher das System durch ein auf einer Leitung 32 auftretendes Zyklusauslösesignal freigegeben, wobei das Zyklusauslösesignal von der dem Speichersystem gemäß der Erfindung zugehörigen Datenverarbeitungseinrichtung her aufgenommen wird. Das Zyklusauslösesignal ist ein mit hohem

309825/0913 '

Pegel auftretendes Signal kurzer Dauer, das über einen Puffer 34 geleitet wird, um die Adressenregister 12 und 18 für die Aufnahme der Eingangsadressen von der Datenverarbeitungseinrichtung her freizugeben. Nach Auftreten eines Zyklusauslösesignals mit einem niedrigen Pegel sind die Register 12 und 18 bezüglich ihrer Adresseninhalte verrlqgelt, so daß keine weitere Bingangsinformation aufgenommen werden kann, und zwar solange nicht, bis das Zyklusauslösesignal wieder einen hohen Pegel annimmt. Die zu negativen Vierten hin verlaufende Flanke des Zyklusauslösesignals triggert eine erste monostabile Kippschaltung 36, wodurch an deren Q-Ausgang während einer ersten Zeitspanne ein Signal mit hohem Pegel auftritt. Am Ende der ersten Zeitspanne ändert sich der Pegel am Q-Ausgang der monostabilen Kippschaltung 36 von einem hohen Wert auf einen niedrigen Wert, wodurch eine monostabile Kippschaltung 38 getriggert wird, deren Q-Ausgang von einem niedrigen Pegel sich zu einem hohen Pegel während einer zweiten Zeitspanne ändert. Der Q"-Ausgang der monostabilen Kippschaltung 38 nimmt den entgegengesetzten Zustand des Q-Ausgangs an, wodurch der Verarbeitungseinrichtung das Intervall angezeigt wird, währenddessen gültige Ausgangsdaten von dem ersten Speicher 10 oder dem zweiten Speicher 16 vorliegen. Das das Vorliegen gültiger Ausgangsdaten betreffende Signal kann vom Ausgang eines Gatters bzw. Verknüpfungsgliedes 40 abgegeben worden sein, wenn es erwünscht sein sollte, ein derartiges Signal auf diejenigen Fälle zu beschränken, in denen der Speicher 10 ausgewählt wird. In einem solchen Fall würde ein gesondertes, gültige Ausgangsdaten betreffendes Signal erzeugt werden, wenn der Speicher 16 benutzt wird. Der Q-Ausgang der Kippschaltung 38 ist mit dem einen Eingang des durch ein NAND-Glied gebildeten Verknüpfungsgliedes 40 verbunden. Ein weiteres Eingangssignal erhält das NAND-Glied 40

309825/0913

über den Segmentüberlagerungs-Auswahlschalter 28. Dieser Auswahlschalter 28 ist_ dabei so geschaltet, daß er eine von dem Adressenregister 18 aufgenommene zweite Adresse aufnimmt, die anzeigt, welches der N-Segmente des Speichers 16 adressiert wird. Der Schalter 28 kann" z.B. ein in eine Vielzahl von Stellungen einstellbarer Schalter sein, der in der Weise arbeitet, daß er das Auftreten.eines hohen Pegels auf der Leitung 42 verhindert, wenn das adressierte Segment des Speichers 16 dasselbe ist wie das Segment, das von dem ersten Speicher 10· zu überlagern ist. Die Leitung 42 ist mit dem D-Eingang eines Flipflops 44 verbunden, welches in der Weise arbeitet, daß das auf der Leitung 42 auftretende Signal zu dem Q-Ausgang dieses Flipflops 44 hingeleitet wird, wenn ein Taktsignal aufgenommen wird. Das dritte Eingangssignal des NAND-Gliedes 40 wird von dem Steuerspeicher 22 über NAND-Glieder 46 und 48 geliefert. Wie oben angedeutet, liefert der Steuerspeicher 22 eine binäre 1 oder ein Signal mit hohem Pegel, wenn eine Lesespeicherstelle adressiert ist, und eine binäre 0 oder ein Signal mit niedrigem Pegel, wenn ein RAM-Speicherplatz adressiert wird. Das NAND-Glied 46 liefert ein Ausgangssignal mit niedrigem Pegel, wenn seine sämtlichen Eingangssignale mit einem hohen Pegel auftreten. Befindet sich der Schalter 24 in der dargestellten offenen Stellung, so führt die Leitung 50 über den Widerstand 52 von der +V. führenden Schaltungsklemme her einen hohen Pegel. In diesem Zusammenhang sei derzeit angenommen, daß das Ausgangssignal des Schalters 30,auf der Leitung 54 ebenfalls mit einem hohen Pegel auftritt. Wenn ein Signal mit niedrigem Pegel am Ausgang des NAND-Gliedes 46 auftritt, wird am Ausgang eines Verstärkers 56 ferner ein Signal mit niedrigem Pegel erzeugt. ,Bin an zumindest einem Eingang des NAND-Gliedes 48 auftretendes Signal mit einem niedrigen Pegel führt daher zur Abgabe eines Signals mit einem hohen Pegel vom Ausgang des betreffenden

3 0 9825/0913

NAND-Gliedes 48. Ein am Ausgang des Verstärkers 56 auftretendes Signal mit einem niedrigen Pegel schaltet den Ausgangspuffer 20 des zweiten Speichers 16 ab, wodurch das Auftreten eines Ausgangssignals an der Anschlußklemme 58 gesperrt ist. Der Ausgangspuffer 20 wird sonst durch die Speicherlogik 64 freigegeben, die dem Speicher 16 zugehörig bzw. zugeordnet ist. Bei an sämtlichen Eingängen des NAND-Gliedes 40 liegenden Signalen mit hohem Pegel tritt am Ausgang dieses NAND-Gliedes 40 ein Signal mit einem niedrigen Pegel auf, wodurch über ein weiteres NAND-Glied 60 ein Signal mit einem hohen Pegel erzeugt wird. Hierdurch wird der Ausgangspuffer 14 des Speichers 10 freigegeben, so daß Daten an der Ausgangsklemme 62 aufgenommen werden.

Bei in den aus der Zeichnung ersichtlichen Stellungen befindlichen Schaltern 24 und 26 ist somit während des Betriebs des Speichersystems gemäß der Erfindung der Puffer 14 dann freigegeben bzw. in Betrieb gesetzt, wenn die von dem Register 18 her aufgenommene Segmentadresse dasjenige Segment anzeigt, welches von dem Segmentüberlagerungs-Auswahlschalter 28 ausgewählt ist, und dann, wenn der Steuerspeicher 22 anzeigt, daß ein Wortspeicherplatz des Speichers 10 für den bestimmten adressierten Speicherplatz zu benutzen ist. In einem solchen Fall ist daher der Puffer 14 freigegeben, und der Puffer 20 ist abgeschaltet. Wenn der Steuerspeicher 22 anzeigt, daß ein Wortspeicherplatz des Speichers 16 zu benutzen ist, dann wird der Puffer 14 über die Verknüpfungsglieder 46, 48, 40 und 60 abgeschaltet. Bei normalem Betrieb des zweiten Speichers 16, und zwar unabhängig von der von dem Cteuer speicher 22 her erfolgenden Anzeige, ist der Schalter 2k geschlossen, so daß ein mit niedrigem Pegel auftretendes Signal, wie es durch das Symbol für ,.chaltungserde angedeutet ist, dem einen Eingang

3098 2 5/0913

Verknüpfungsgliedes 46 zugeführt wird» Dies führt zur Abgabe eines Signals 'mit hohem Pegel am Ausgang des V erkämpf ungsglie des 46, -wodurch der Puffer 20 über den Verstärker 56 freigegeben wird. Dadurch wird am Ausgang des Verknüpfungsgliedes 48 ein Signal mit niedrigem Pegel erzeugt, so daß über die Verknüpfungsglieder 40 und 60 der Puffer 14 abgeschaltet wird. Damit ist der Puffer 14 unabhängig vom Inhalt des SteuerSpeichers 22 abgeschaltet. Der Speicher 16 kann durch den Schalter 26 abgeschaltet werden, welcher im geschlossenen Zustand ausgangsseitig das an seinem Eingang liegende, durch ein Erdschaltungssymbol veranschaulichte Signal mit niedrigem Pegel abgibt. Dieses am Ausgang des Schalters 26 auftretende Signal mit niedrigem Pegel schaltet •den Puffer 20 ab und gibt .den Ausgangspuffer 14 des Speichers 10 frei. Der Ausgangspuffer 14 wird freigegeben, da das mit niedrigem Pegel auftretende Signal am Eingang des mit dem Schalter 26 verbundenen Verknüpfungsgliedes 48 zur Abgabe •eines Signals mit hohem Pegel· am Ausgang dieses Verknüpfungsgliedes führt, und zwar unabhängig von dem Inhalt des Steuerspeichers 22, so daß das Verknüpfungsglied 40 dann freigegeben bzw. übertragungsfähig gemacht ist, wenn natürlich die Q-Ausgänge des Flipflops 44 und der Kippschaltung 48 jeweils ebenfalls ein Signal mit hohem Pegel führen.

Es dürfte nunmehr ersichtlich sein, wie die drei Grundbetriebsarten des Speichersystems gemäß der Erfindung erzielt werden. Zusammenfassend läßt sich feststellen, daß in einer ersten Betriebsart die Speicher 10 und 16 selektiv unter dem Steuereinfluß seitens des Steuerspeichers. 22 freigegeben werden. Bei einer zweiten Betriebsart wird der Speicher 10 abgeschaltet, und der Speicher 1S Hvlrd freigegeben, und zwar unabhängig vom Inhalt des SteuerSpeichers 22. Bei einer dritten Betriebsart

309825/09 13

wird der Speicher 10 freigegeben, und der Speicher 16 wird abgeschaltet, und zwar ohne Rücksicht auf die Anzeige des Steuerspeichers 22. Es dürfte somit ersichtlich sein, daß die drei Betriebsarten mit einer minimalen Zahl von Elementen zum Zwecke der Erzielung eines Systembetriebs erreicht werden, der in Abhängigkeit von den gesamten Systemanforderungen einen hohen Grad an Flexibilität aufweist.

Im Zuge der obigen Erläuterung ist angenommen worden, daß die Anzahl der Wortspeicherplätze in dem Speicher 10 gleich der Anzahl an Wortspeicherplätzen in jedem Segment des Speichers ist. In vielen Anwendungsfällen sind die Speichersegmente in Grundstufen der Anzahl der Wortspeicherplätze vorgesehen. Eine typische Anzahl von Wortspeicherplätzen für ein Segment eines Speichers beträgt etv/a 4000 Worte. Wenn der erste Speicher 10 z.B. für gerade 2000 Worte vorgesehen ist, dann muß die obere Hälfte oder die untere Hälfte des in dem Speicher 16 ausgewählten Segments derart bezeichnet werden, daß der. Speicher sich mit dem ausgewählten Segment überlappt. Dies wird durch den Subsegment-Auswahlschalter 30 und den invertierenden Verstärker 31 erreicht, der mit den Grundadresseneingangsleitungen und dem Verknüpfungsglied 46 verbunden ist. In diesem Zusammenhang sei insbesondere angenommen, daß die Grundadresse über 12 Leitungen zugeführt wird, wodurch eine Adresse für 4000 Wortspeicherplätze zur Verfügung steht. Ohne den 3ubse—sment-Auswahlschalter 30 und den Anschluß dieses Schalters zeigt sich, daß der Speicher 10 sowohl die obere Hälfte als auch die untere Hälfte des ausgewählten Segments des Speichers 16 überlappt. Dies ist deshalb der Fall, weil der Speicher 10 auf die Adressierung seitens der elf Leitungen niedrigster Wertigkeit der Grundadresse reagiert, wobei diese elf Leitungen niedrigster Wertigkeit eine Adresse für etwa 2000 Wortspeicherplätze bereitstellen. Wenn die Grundadresse für das .

309825/0913

226Ί69Α

Register 18 in der Anzahl über etwa 2000 Worte ansteigt, d.h. dann, wenn die nächste Leitung der zwölf Leitungen aktiviert wird, beginnt der Speicher 10 mit dem Zyklus von neuem, wobei er mit der ersten Adresse beginnt. Durch Verbinden der Leitung 70 mit der höchstwertigen Leitung oder ' der zwölften Leitung der Grundadresse ist die die zwölfte Leitung darstellende höchstwertige Leitung kennzeichnend

11

für einen Wert von 2 , wodurch eine Auswahl zwischen der oberen Hälfte und der unteren Hälfte des ausgewählten Seg-'^s ments erzielt werden kann. Die Leitung 70 ist mit dem oberen Anschluß des Schalters 30 verbunden, und außerdem ist die Leitung 70 nit dem Eingang des invertierenden Verstärkers verbunden, dessen Ausgang mit dem unteren Anschluß des Schalters 30 verbunden ist. Der Ausgang des Schalters 30 ist mit dem einen Eingang des Verknüpfungsgliedes 46 verbunden, so daß in dem Fall, daß dieser Ausgang über die Leitung 54 ein Signal mit hohem. Pegel abgibt, ein WortSpeicherplatz des Speichers 10 bezeichnet werden kann. Tritt jedoch auf der Leitung 54 ein Signal mit niedrigem Pegel auf, so ist der Speicher 10 abgeschaltet. Ist daher die untere Hälfte eines Segments in dem Speicher 16 für die Überlappung mit dem Speicher 10 erwünscht, so muß der Subsegment-Auswahlschalter 30 zu dem unteren Anschluß hin umgeschaltet werden. Da in diesem Fall die unteren 2000 Worte des Segments adressiert sind, führt hierbei die Leitung 70 ein Signal mit einem niedrigen Pegel,-wodurch am Ausgang des Verstärkers 31 ein Signal mit hohem Pegel auftritt und damit auch auf der Leitung 54. Hierdurch wird die Benutzung des Speichers 10 potentiell freigegeben. Sind die oberen 2000 Worte eines Segmentes in dem Speicher 16 adressiert, so führt die Leitung 70 ein Signal mit einem hohen Pegel-Ist in diesem Fall der Schalter 30 "noch mit dem unteren

209825/0913

Anschluß verbunden, so tritt am Ausgang des Verstärkers 31 ein Signal mit einem niedrigen Pegel auf, wodurch die Benutzung des Speichers 10 verhindert wird. Uird der Schalter zu seinem oberen Anschluß hin umgeschaltet, so tritt auf der Leitung 54 ein Signal mit einem hohen Pegel auf, wodurch die Benutzung des Speichers 10 potentiell freigegeben wird. Ss dürfte somit ersichtlich sein, daß die Anordnung des Subsegment-Auswahlschalters 30 so getroffen sein kann, daß unterschiedliche Teile eines Segments in dem Speicher 16 ausgewählt werden können. So können z.B. in einem System, dessen Segment etwa 4000 Wortspeicherplätze enthält, in 1000 I/ortspeicherplätze unterteilte Subsegniente diskret für den Betrieb mit dem Speicher 10 ausgewählt werden.

abschließend sei noch bemerkt, daß die der Erfindung zu Grunde liegende Aufgabe nicht nur durch die vorstehend

en
beschriebenen Anordnung wirksam gelöst wird, sondern daß auch bestimmte Änderungen bei den obigen Anordnungen ohne Abweichung vom Erfindungsgedanken vorgenommen werden können. In diesem Zusammenhang sei bemerkt, daß sämtliche vorstehend beschriebenen Anordnungen lediglich als beispielhaft zu betrachten sind, die die Erfindung in keiner Weise beschränken sollen. So können z.B. die Adressenregister 12 und 18 auf ein gemeinsames Register für die Speicher 10 und 16 reduziert werden. Ferner braucht die Eingangsadresse für den Speicher 22 nicht dem Ausgang des Registers 12 zugeführt zu werden. Eine derartige Eingabe on den Speicher 22 kann direkt von der Verarbeitungseinrichtung zu einem gesonderten Register für den Steuerspeicher 22 hin vorgesehen sein, oder aber es kann eine Koppelung von einem gemeinsamen Adressenregister für joden der Speicher vu. gesehen sein. Es dürfte ferner einzusehen sein, daß der Stcuorspoichcr 22 als Toil

309825/0913

des Speiehers ΊΟ umfaßt sein Kann, "was feedewfeetV daß -elm gesonderter Bitspeicfeerplatz in jedem "ibrtspBieherplatz ■des ■ SpAioheiT s 10 ibfiire itgß stellt τι/ird land daß -dann von "dem gesonderten Bit&pei:ciie2pplat2 die AnzergB festgelegt few, feestiraiiit w±rä-, ob das Ausgangssignal xles Speicxhers ί0. (bei abgedecktem "bzw. maskiertem gesondertem Bi _;platz) oder da.s Ausgangs signal des Speichers 16 zm list. Sine derartige Anzeige wird dann zu dem glied 146 hin geleitet, womit ein wirksamer Betrieb «rreioht werden -kann. Es dürfte femer einzusehen sein, daß wrschiedene Gatterfunkti-onen durch :verschiede ne Kombinationen von Yerknupfungsgliectern und weiteren Elementen otae ATdweichung vom Erfindungsgedanken ausgeführt werden können.

8 25/0913

Claims

»Ρ a t e η t a η js ρ r ü c Ji s

Speichersystem., dadurch gekenEgeichnet,,

a) daß ein erster Speicher (10) mit einer ¥ielzahl von Speicherplätzen vorgesehen ist,

ib.) daß ein zweiter Speicher (16) mit einer Vielzahl von Speicherplätzen vorgesehen ist, wobei die Adressen der Speicherplätze des zweiten Speichers (16) den Adressen der Speicherplätze des ersten Speichers (10) entsprechen,

c) daß Einrichtungen (12,18) vorgesehen sind,, die den ersten Speicher (10) und den zweiten Speicher (iß) gleichzeitig adressieren, und

d) daß ein Steuerspeicher (22) vorgesehen ist, der anzeigt, ob die Speicherplätze des ersten Speichers (10) oder des zweiten Speichers (16) in dem Fall zu benutzen sind, daß sowohl der erste Speicher (10) als auch der zweite Speicher (16) adressiert ist.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß der C>t euer speicher (22) gleichzeitig mit dem ersten Speicher (10) und dem zweiten Speicher (16) adressiert wird.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß Einrichtungen (24) vorgesehen sind, die den ersten Speicher (1O) derart abzuschalten gestatten, daß nur der zv/eite Speicher (16) auf die Adressierung beider Speicher (10, 16) anspricht.

4. System nach Anspruch 2, dadurch gekennzeichnet, daß Einrichtungen (26) vorgesehen sind, die den zweiten Speicher (16) derart abzuschalten gestatten, daß nur der erste Speicher (10) auf die Adressierung beider Speicher (10,16) anspricht.

30982Β/09Ί3

System nach Anspruch 2, dadurch gekennzeichnet,

a) daß der zweite Speicher (16) eine Vielzahl von Segmente-η umfaßt, deren jedes eine Vielzahl von Speicherplätzen aufweist, wobei die Anzahl der Speicherplätze in dem ersten Speicher (10) gleich der Anzahl der Speicherplätze in einem der Segmente ist,

b) daß Einrichtungen (30) vorgesehen sind, die eines der Segmente des zweiten Speichers (16) auszuwählen gestatten, und

e) daß Einrichtungen vorgesehen sind, die sowohl den ersten Speicher (10) als auch das ausgewählte Segment des zweiten Speichers (16) gleichzeitig adressieren.

System nach Anspruch 2, dadurch gekennzeichnet,

a) daß der zweite Speicher (16) eine Vielzahl von Segmenten enthält, deren jedes eine Vielzahl von Speicherplätzen 'aufweist, wobei die Anzahl der Speicherplätze.

in dem ersten Speicher (10) geringer ist als die Anzahl der Speicherplätze in einem.der Segmente,

b) daß Einrichtungen zur Auswahl eines der Segmente des zweiten Speichers (16) vorgesehen sind,

c) daß in diesen Einrichtungen Anordnungen vorgesehen sind, die gleichzeitig sowohl den ersten Speicher (10) als auch das ausgewählte Segment des zweiten Speichers (16) zu adressieren gestatten, und

d) daß Einrichtungen (24) vorgesehen, sind, die die Benutzung des ersten Speichers (10) in dem Falüjzu verhindern gestatten, daß die für die Adressierung vorgesehenen Anordnungen einen bestimmten Teil des ausgewählten Segments adressieren.

309825/0913

7. Speichersystem, dadurch gekennzeichnet,

a) daß ein erster Speicher (10) mit einer Vielzahl von Wortspeicherplätzen vorgesehen ist, deren jeder eine Vielzahl von Bitspeicherplätzen aufweist,

b) daß ein zweiter Speicher (16) mit einer Vielzahl von Wortspeicherplätzen vorgesehen ist, deren jeder eine Vielzahl von Bitspeicherplätzen aufweist,

c) daß ein Steuerspeicher (22) mit einer Vielzahl

von Bitspeicherplätzen vorgesehen ist, wobei die Anzahl der Bitspeicherplätze in dem Steuerspeicher (22) gleich der Anzahl an Wortspeicherplätzen in dem ersten Speicher (10) ist und wobei jeder BitSpeicherplatz in dem Steuerspeicher (22) einen ersten Binärzustand oder einen zweiten Binärzustand anzeigt,

d) daß Adressierungseinrichtungen (12,18) für eine im wesentlichen gleichzeitige Adressierung der Uortspeicherplätze des ersten Speichers (10)unddes zweiten Speichers (16) und der Bitspeicherplätze des Steuerspeichers (22) vorgesehen sind,

e) daß Einrichtungen (24) vorgesehen sind, die die Benutzung des adressierten Wortspeicherplatzes in dem ersten Speicher (10) in dem Fall freigeben, daß der adressierte Bitspeicherplatz des Steuerspeichers (22) den ersten Binärzustand anzeigt, und

f) daß Einrichtungen (26) vorgesehen sind, die die Benutzung des adressierten Wortspeicherplatzes in dem zweiten Speicher (16) in dem Fall freigeben, daß der adressierte Bitspeicherplatz des Steuerspeichers (22) den zweiten Binärzustand anzeigt.

309826/091 3

8. System nach Anspruch 7, dadurch gekennzeichnet,

a) daß Einrichtungen (24) zur Erzeugung eines ersten Signals vorgesehen sind,

b) daß eine auf dieses erste Signal ansprechende Verknüpfungseinrichtung (46,48) vorgesehen ist, die mit dem Steuerspeicher (22) verbunden ist, und

c) daß die Benutzung des ersten Speichers (10) auf das Auftreten des ersten Signals hin ohne Rücksicht auf den Binärzustand verhindert ist, wie er durch den adressierten Bitspeicherplatz des SteuerSpeichers (22) angezeigt ist.

9. System nach Anspruch 8, dadurch gekennzeichnet,

a) daß Einrichtungen (26) zur Erzeugung eines zweiten Signals vorgesehen sind,

b) daß die Verknüpfungseinrichtung (46,48) dieses zweite Signal zugeführt erhält und

c) daß die Benutzung des zweiten Speichers (16) auf das Auftreten des zweiten Signals hin ohne Rücksicht auf den Binärzustand verhindert ist, wie er durch den adressierten Bitspeicherplatz des Steuerspeichers (22) angezeigt ist.

10. System nach Anspruch 7, dadurch gekennzeichnet, daß der erste Speicher (10) ein Lesespeicher (ROM) ist und daß der zweite Speicher (16) der Hauptspeicher einer Datenverarbeitungsanlage ist.

11. System nach Anspruch 7, dadurch gekennzeichnet, daß die Anzahl an WortSpeicherplätzen in dem ersten Speicher (10) gleich der Anzahl an WortSpeicherplätzen in dem zweiten Speicher (16) ist.

309825/0913

12. System nach Anspruch 7» dadurch gekennzeichnet!

a) daß der zweite Speicher (16) eine Vielzajil von Segmenten enthält, deren jedes eine Vielzahl von Wortspeicherplätzen aufweist, deren Anzahl gleich der Anzahl an Wortspeicherplätzen in dem ersten Speicher (10) ist,

b) daß Einrichtungen (64, 18) für die Auswahl eines der Segmente vorgesehen sind,

c) daß Einrichtungen vorgesehen sind, die dag eine Segment der Segmente bezeichnen, welches gleichzeitig mit dem ersten Speicher (10) durch AdressieitangBeinrichtungen (12, 18) zu adressleren ist, und

d) daß Einrichtungen (24) vorgesehen sind, die die Benutzung des ersten Speichers (10) in der durch,den Steuerspeicher (22) angezeigten Weise in dem Fall freizugeben gestatten, daß das ausgewählte Segment und dfis bezeichnete Segment ein und dasselbe Segment sind.

13. System nach Anspruch 7» dadurch gekennzeichnet»

a) daß die Anzahl an WortSpeicherplätzen in de» ersten Speicher (10) geringer ist als die Anzahl an fortspeicherplätzen in dem zweiten Speicher (16) ';tt&d

b) daß Einrichtungen (24) vorgesehen sind, die die Benutzung des ersten Speichers (10) in dem Fftll verhindern, daß die Adressierungseinrichtungen (10) einen bestimmten Teil des zweiten Speichers (16) adressieren.

14. System nach Anspruch 7, dadurch gekennzeichnet,

a) daß die Anzahl an Wortspeicherplätzen in dem ersten Speicher (10) halb so groß ist wie die Anzahl an Wortspeicherplätzen in dem zweiten Speicher (16),

b) daß Einrichtungen (24) vorgesehen sind, die die Benutzung des ersten Speichers (10) in dem Fall verhindern,

309825/0913

daß eine erste Hälfte des zweiten Speichers (16) adressiert ist, und

c) daß Einrichtungen (24) vorgesehen sind, die die Benutzung des durch den Steuerspeicher (22) bezeichneten ersten Speichers (10) in dem Fall freigeben, daß eine zweite Hälfte des zweiten Speichers (16) adressiert ist.

15. System nach Anspruch 7> dadurch gekennzeichnet, daß die von den Adressierungseinrichtungen (12:18) gelieferte Adresse die Adresse eines Speicherplatzes in dem zweiten Speicher (16) ist.

16. Speichersystem, dadurch gekennzeichnet,

a) daß ein erster Speicher (10) mit einer Vielzahl von Speicherplätzen vorgesehen ist,

b) daß ein zweiter Speicher (16) mit einer Vielzahl von Speicherplätzen vorgesehen ist,"wobei die Adressen jedes Speicherplatzes des zweiten Speichers (16) den Adressen der Speicherplätze des ersten Speichers (10) entsprechen,

c) daß Einrichtungen (14,20) vorgesehen sind, die Darstellungen eines Speicherplatzes in jedem der beiden Speicher (10,16) liefern, und

d) daß ein Steuerspeicher (22) vorgesehen ist, der eine Anzeige liefert, ob die Speicherplätze des ersten Speichers (10) oder des zweiten Speichers (16) zu benutzen sind.

17. System nach Anspruch 16, dadurch gekennzeichnet, daß die Darstellungen bezüglich der Speicher (10,16) identisch sind.

309626/0913

Vf

Leerseite