DE2310631B2 - Speicherhierarchie fur ein Datenverarbeitungssystem - Google Patents

Speicherhierarchie fur ein Datenverarbeitungssystem

Info

Publication number
DE2310631B2
DE2310631B2 DE2310631A DE2310631A DE2310631B2 DE 2310631 B2 DE2310631 B2 DE 2310631B2 DE 2310631 A DE2310631 A DE 2310631A DE 2310631 A DE2310631 A DE 2310631A DE 2310631 B2 DE2310631 B2 DE 2310631B2
Authority
DE
Germany
Prior art keywords
data
ring
read
write
shifting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2310631A
Other languages
English (en)
Other versions
DE2310631C3 (de
DE2310631A1 (de
Inventor
Vincent Anthony Vestal Cordi
Ted Young Endwell Nickel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2310631A1 publication Critical patent/DE2310631A1/de
Publication of DE2310631B2 publication Critical patent/DE2310631B2/de
Application granted granted Critical
Publication of DE2310631C3 publication Critical patent/DE2310631C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0875—Organisation of a plurality of magnetic shift registers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99953—Recoverability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99955—Archiving or backup

Description

Die Erfindung betrifft ein Datenverarbeitungssystem, in dem eine Vielebenenspeicherhierarchie Hochgeschwindigkeits-, Zwischengeschwindigkseits- und Niedriggeschwindigkeitsspeichcr in drei . verschiedenen Hierarchie-Ebenen umfaßt
Im allgemeinen sind in einer Vielebenenspeirherhierarchie Anordnungen und Systemarten mit unterschiedlichen Geschwindigkeiten und Speicherkapazitäten so- 2i wie Kosten pro Speicherzelle in einer Weise organisiert, daß sich nach außen das Bild einer großen, schnellen Einzelebenenspeichereinheit ergibt. Die sogenannte virtuelle große und schnelle Speicherhierarchis ist so realisiert, daß für sie ein Bruchteil der Kosten anfällt, die «1 bei Verwendung der schnellsten Zugriffstechnik an sich erforderlich wären. Da der zentrale Prozessor in typischer Weise nur Zugriff zur schnellsten Speicherebene hat, wird ein Speicherbereitstellungs- und Verteilungsverfahren benötigt, um eine Datenübertra- J3 gung von Speicherebene lu Speicherebene in brauchbarer Weise zu gewährleisten. Ein solches Verfahren besteht darin, den auf jeder Ebene zur Verüfgung stehenden Speicherbereich der Hierarchie in Blöcke fester Größe, genannt Seiten, aufzustellen, wobei jede Speicherseite ihre eigene Adresse in jeder Ebene besitzt.
Wird Information aus dem System angefordert, die nicht in der schnellsten Speicherebene vorliegt, dann muß sie aus tiefer liegenden Ebenen der Speicherhierar- v, chie in einei· Seitenoperation hervor gefördert werden. Wie allgemein üblich, sind die schnelleren Speicherebenen immer voll besetzt, so daß im oben angeführten Fall vorhandene Information also erst beseitigt werden muß, um sie durch neue Information zu ersetzen. Dies gilt für alle Ebene in der Hierarchie. Bei der Entscheidung, welche Sei.e entfernt werden muß, kann zweckmäßigerweise so verfahren werden, daß gewissermaßen laufend über die Seitenbenutzung Buch geführt wird und daß jeweils die Seite ausgewechselt wird, die am v> wenigsten in unmittelbarer Vergangenheit, also kürzlich, benutzt worden ist. Diese Auswechselungsstragegie wird als KAWB-AIgorithmus bezeichnet. Bei Verwendung üblicher Speichertechnologien zur Erfüllung dieser Aufgabe jedoch ist der Aufwand in den mi niedrigeren Speicherebenen mit größerer Kapazität sehr hoch, da viele Seiten tabelliert werden müssen.
Es werden also Speicheranordnungen zweckmäßig sein, die neben hoher Kapazität auch einen relativ schnellen Zugriff genauen. , ,
Die Aufgabe der Erfindung besteht deshalb dann, eine Vielcbenenspeieherh crarchie der obengenannten Art bereit zu stellen, die in 'jinfaeher Weise aufzubauen und in zuverlässiger Weise unter geringstem Aufwand zu betreiben ist.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Speicherelemente in jeder Ebene in Blocks gleicher Größe zur Speicherung van Datenseiten aufgeteilt sind, wobei jede Seite auf jeder Ebene ihre eigene Adresse hat, der Prozessor Zugriff nur zum Hochgeschwindigkeitsspeicher, also jcur schnellsten Ebene hat, programmgestaltende Mittel sowohl für Datenzugriffsanorderungen als auch zum Auswechseln von kürzlich am wenigsten benutzten Datenseiten in einer Ebene mit neuen Datenseiten von anderen Ebenen vorgesehen sind, und daß der Zwischengeschwindigkeitsspeicher enthält:
eine größere Anzahl Schieberegister unter Ausnutzung von magnetischen zylindrischen Einzelwanddomänen zjr Informationsdarstellung, die je eine Lese-Schreibstelle zum Zugriff der Schieberegister bei Lose- und Schreiboperationen, je zu einem ersten Ring gekoppelte N-1 waitere Stellen zum Verschieben der Daten ohne Belegen der Lese-Schreibstelle und Mittel zum Einsetzen und Beseitigen der Lese-Schreibstelle in den bzw. aus dem ersten Ring aufweisen, so daß sich ein zweiter Ricg für die Übertragung der Daten von irgend einer der N-1 übrigen Stellen in die Lese-Schreibstelle bildet; Mittel die im Ansprechen auf Datenzugriffsanforderung Daten im zweiten Ring in eine erste Richtung verschieben, um die angeforderten Daten auf die Lese-Schreibstelle zu übertragen;
eine Zähleinrichtung zum Verschieben der Daten in entgegengesetzter Richtung in die übrigen Stellen des ersten Rings, u.vn die Daten nach der Reihenfolge der häufigsten kürzlichen Benutzung umzuordnen;
bei zu erfolgendem Seitenwechsel wirksame Steuermittel zum Verschieben der Datenseiten um eine Stelle in entgegengesetzter Richtung im ersten Ring und um eine Stelle in erster Richtung im zweiten Ring, um kürzlich am wenigsten benutzte Daten in die Lese-Schreibstelle zum Zwecke der Auswechselung zu verschieben und
Steuermittel zum Verschieben der Datenseiten um eine Stelle in entgegengesetzter Richtung im ersten Ring, um die Daten entsprechend einer häufigsten kiirzlichen Benutzung neu zu ordnen.
In vorteilhafter Weiterbildung ist die Erfindung ferner gekennzeichnet durch ein dem Niedriggeschwindigkeitsspeicher zugeordnetes Verzeichnis enthaltend:
e:n« Anzahl von Schieberegistern unter Ausnutzung von magnetischen zylindrischen Einzelwanddomänen zur Informationsdarstellung, um in entsprechenden Registerstellen eine symbolische Adresse und eine Einheitenadresse für in der Anordnung gespeicherte Datqnseitcn zu speichern, wobei jedes Register eine Lese- und Schreibstelle, die in einem ersten Ring zusammengeschlossenen übrigen Stellen und Mittel zum Koopeln der Lese-Schreibstelle und der übrigen Stellen zu einem zweiten Ring aufweist,
sowie Mittel die auf Datenzugriffsanforderung Daten in einer ersten Richtung im zweiten Ring verschieben, wobei in einem Vergleicher jede symbolische Adresse in der Lese-Si:hreibstcllc mit einer Suchareumentarlressr vergleichbar ist
und Mittel zum Auslesen der entsprechenden Einheitenadressen für den Zugriff der Daten im Niedriggeschwindigkeitsspeicher bei Übereinstimmungsanzeige durch den Vergleicher.
Um den Schieberegisterinhalt so zu ordnen, daß die am meisten kürzlich benutzten Daten in der Lese-Schreibstation in der Stelle N, die zweitmeisten kürzlich benutzten Daten in der Stelle N— I, und schließlich die am wenigsten kürzlich benutzten Daten in der Stelle 1 bereit gehalten werden, dient also folgender Algorithmus:
1. Werden Daten an der Lese-Schreibstation angefordert, dann muß zunächst ein erster Verschiebungspfad einschließlich der Lese-Schreibstation benutzt werden, um in einer ersten Richtung, zum Beispiel links, so viele Verschiebungsschritte anzuwenden,
Haß das angeforderte Βί·. in <Ü6 L?S?-Schr?ibste!!?
/Vgelangen kann.
2. Ein zv/eiter Verschiebungspfad bei ausgeschlossener Lese-Schreibstation Anwendung findet, um die gleiche Verschiebeschrittanzahl in entgegengesetzter Richtung, zum Beispiel rechts, anzuwenden.
Dies resultiert immer in dynamischer Ordnung mit dem am wenigsten kürzlich benutzten Bit, das in der am weitesten entfernt liegenden Stelle von der Lese-Schreibstelle gespeichert ist.
Zur Anwendung des KAWB-Algorithmus auf eine Speicherebene mit N Seiten muß die Länge des Registers N Bitstellen enthalten und die Breite (Anzahl der Adreßbitregister, die in parallel betrieben werden) muß K sein, worin N = 2* ist Alle Registerringe werden synchron fortgeschaltet und die entsprechenden Bitstellen in jedem Ring ergeben zusammen jeweils den Inhalt einzelner Datenseiten mit ihren Adressen.
Bei Seitenaufruf werden die Seiten und ihre Adressen in diesen Ringen dynamisch umgeordnet, wobei oben erläuterter Algorithmus Anwendung findet. Muß jedoch eine Seite ausgetauscht werden, dann ist die Seite und Adresse in Stelle 1 auszulesen, um die auszutauschende Seite eingeben zu können. Diese Seite wird dann an die erste Stelle der Register gebracht, wobei alle ursprünglich in Stelle / bewahrten Seiten in die Stelle /-1 übertragen werden. Dies läßt sich durch Anwendung des folgenden verbesserten Schiebealgorithmus durchführen:
1. Um eine Position nach rechts verschieben, indem der zweite Verschiebungspfad Anwendung findet, der die gewünschte Seite von Stelle 1 in die Stelle N-1 überführt.
2. Schiebe eine Stelle nach links unter Anwendung des ersten Verschiebungspfades der die gewünschte Seite von der Stelle /V— 1 auf die Lese-Schreibstelle yVüberträgt
3. Schiebe um eine Stelle nach rechts unter Anwendung des zweiten Verschiebungspfades, um die Seiten mit ihren Adressen umzuordnen.
Die Erfindung wird anhand von Ausführungsbeispielen mit Hilfe der nachstehend aufgeführten Zeichnungen im folgenden näher erläutert. Es zeigt
F i g. 1 eine schematische Darstellung der Speicherhierarchie unter Anwendung vorliegender Erfindung,
Fig.2 ein erfindungsgemäßes Speichersystem mit Datendarstellung durch magnetische zylindrische Einzelwanddomänen.
Im Schema nach F i g. 1 zur Darstellung einer mehr
oder weniger üblichen Speicherhierarchie sind ein
Die Anordnung 9 in F i g. 2 enthält mehrere Schieberegister 101 bis 10-D. 11-1 bis 11-Af und 12, die Hochgeschwindigkeitsspeicher 5, ein Zwischenspeicher 9a, bestehend aus einem gemäß vorliegender Erfindung verbesserten Schieberegister, ein Niedriggeschwindigkeitssp«:icher 6, wie z. B. ein Plattenspeicher, und ein Verzeichnisspeicher 9b. der ebenfalls gemäß der Erfindung verbesserte Schieberegister enthält, vorgesehen. Ein zentraler Prozessor 7 besitzt als einzige Datenzijgriffsmöglichkeit einen Zugriff zu den im Hochgeschwindigkeitsspeicher 5 gespeicherten Daten, und zwar über Datensammelleitung 8. Die Daten werden seitenweise eingeteilt, d. h. in Seiteninkremente zwischen den verschiedenen Speicherebenen 5,9a, 6 der Speicherhierarchie übertragen, um unter an sich bekannter Programmsteuerung die Leitungsfähigkeit des Gesamtsystems zu steigern.
alle vorzugsweise zur Betriebsweise mit magnetischen zylindrischen Einzelwanddomänen wie an anderer Stelle im einzelnen beschrieben, ausgelegt sind. Da diese Schieberegister in ihrer Ausführung selbst nicht zur Erfindung gehören, sollen sie hier auch nicht näher beschrieben werden. Die Register 10-1 bis 10-D speichern Daten entsprechend ihren jeweiligen Bitpositionen. Als Teil eines Zwischenspeichers 9a in Fig. 1 speichern die Register 10-1 bis 10-Dzur Datenverarbeitung Lrtiutzte Datenseiten. Andererseits enthalten die Register 10-1 und IOD Einheitenadressen, wie z. B. für Steuereinheit, Antrieb, Abfühlkopf, Zylinder. Spur usw. solcher Daten, wenn das Register 9 lediglich ein Verzeichnis, wie z. B. 9b. für einen Niedriggeschwindigkeitsspeicher anstelle eines Zwischenspeichers in einer Hierarchie darstellt.
Die entsprechenden Bitpositionen der Register 11-1 bis 11- K speichern die Adressen oder Bezeichner der Daten in den entsprechenden Bitpositonen der Register 10-1 bis 10-D. Wenn der Speicher 9 als Speicherebene 9a Verwendung findet, speichern die Register 11-1 bis H-Af die Registeradressen der Seiten. Wird die Anordnung 9 als Verzeichnis 9b verwendet, dann speichern die Register 11-1 bis H-Af virtuelle Adressen und die Register 10-1 bis 10-D speichern entsprechende echte Adressen bzw. Einheitenadressen der Datenseiten in Speicher 6.
Das Register 12 arbeitet als Zähler, der die Neuordnung der Daten, wie weiter noch ausgeführt, steuert.
Alle Register 10-1 bis 10-D, IM bis U-K und 12 enthalten jeweils die Stellen 1 bis N. Die Stellen Λ/der Register 10-1 bis 10-D stellen Lese-Schreibstellen dar, die mit den Eingangs- und Ausgangstorschaltungen 15 und 16 verbunden sind
Die Stellen Λ/der Register 11-1 bis 11-fliegen an den Eingangstorschaltungen 15 und außerdem an der Ausgangsvergieichseinheit 17. Suchargumente in Form entsprechender Adressen werden über Sammelleitung 18 auf die Vergleichseinheit 17 übertragen, um nach ausgewählten Daten in der Anordnung 9 zu suchen. Geeignete Steuereinheiten 19 steuern das Verschieben der Datsn in der Anordnung 9 über Verschiebepfadeiinks-201 bis 20-D, 21-1 bis 2i-K und 22, einschließlich aller Stellen im Schieberegister. Die Steuereinheiten 19 steuern außerdem die Verschiebepfade-rechts-23-1 bis 23-D, 24-1 bis 24- K und 25. wie es bereits ebenfalls an anderer Stelle beschrieben ist. Die Pfade 23-1 bis 23-D und 24-1 bis 24-/f schließen nicht die Lese-Schreibstellen Λ/eiri.
Der Anordnung 9 sind Verknüpfungsglicdcr 30 zugeordnet, die Z'isammen mit den Steuereinheiten 19 betrieben werden, um einen verbesserten KAWB-Algorithmus auszuführen, wenn das Auswechseln einer Seile erforderlich ist. F.in Anforderung für eine neue Seite hai > ein Signal auf der Setz-Leitung 31 zur Folge, die die Verrieg'.'lungsschaltung 32 setzt. Die Verriegelungsschaltung 32 bereitet ein UND-Glied 33 zur Erzeugung eines Schiebcn-rechts-Signals auf Leit'ing 34 im Ansprechen auf einen ersten Taktgeberimpuls auf u> Leitung 35 vor. Die Leitung 34 liegt am Setz-Eingang einer Verriegelungsschaltung 36, die im Setz-Zustand ihrerseits ein UND-Glied 37 vorbereitet, um ein Schiebcn-Iinks-Signal auf Leitung 38 im Ansprechen auf einen zweiten Taktgeberimpuls auf Leitung 33 überzeu- ι ι gen. Die Leitung 38 ist außerdem mit dem Rücksetz-Eingang der Verriegelungsschaltune 36 und mit dem Setz-Eingang einer Verriegelungsschaltung 40 verbunden. Die Verriegelungsschaltung 36 bereitet in ihrem Rückselz-Zustand ein UND-Glied 33 vor, um auf m Leitung 34 im Ansprechen auf einen dritten Taktgeberimpuls auf Leitung 35 einen zweiten Schieben-rechts-Impuls auf Leitung 34 abzugeben. Die Verriegelungsschaltung 40 im Setz-Zustand und der zweite Schiebenrechts-lmpuls machen das UND-Glied 41 wirksam, so ?s daß die Verriegelungsschaltung 32 zurückgesetzt wird. Ein Signal auf der Ausgangsleitung 42 der Verriegelungsschaltung 40 leitet ein übliches Seiten-Programm zum Auswechseln der Daten in den Stellen N der Register 10-1 bis 10-Dund 11-1 bis U-Af ein. in
Die Betriebsweise der Anordnung 9 soll nunmehr beschrieben werden. Jedesmal, wenn neue Daten und ihre Adressen in die Stellen N der Register 10-1 bis IOD und 11-1 bis 11- K eingegeben sind, sind die Daten und Adresse, falls vorhanden, in Registerstellen 1 bereits ^ vorher in die Stellen N, wie noch weiter unten beschrieben wird, zum Auswechseln übertragen worden, und die Daten sowie Adressen in den Stellen Λ/bis 2 sind umgeordnet worden, d. h. in die Stellen N- 1 bis 1 verschoben worden. *o
Sind angeforderte Daten in Anordnung 9 gesucht worden, dann wird die Adresse der angeforderten Daten über Leitung 18 auf die Vergleichereinheit 17 übertragen. Die Steuerkreise 19 verschieben die Daten Schritt um Schritt unter dem Einfluß der Taktgeberim- «i pulse auf Leitung 35 in die Schieben-Iinks-Weiterleitungspfade 20-1 bis 20-A 21-1 bis 21 K und 22. Nach jedem Schritt vergleicht die Vergleichereinheit 17 die Adresse in den Stellen Nder Register 11-1 bis H-K mit der Adresse auf Leitung 18. Ergibt sich Übereinstim- so mung, dann veranlaßt ein Impuls auf Leitung 28, daß die Daten von den Stellen /Vder Register 10-1 bis 10-D über Ausgangstorschaltungen 16 übertragen werden. Ergibt sich keine Obereinstimmung, dann veranlaßt ein Impuls auf Leitung 29 die Kontrolleinheiten 19, Daten in den Registern 10-1 bis IOD, 11-1 bis W-K und 12 um einen weiteren Schritt zu verschieben.
Nachdem die Daten über Ausgangstorschaltungen im Ansprechen auf eine Obereinstimmung ausgegeben sind, leiten die Steuereinheiten 19 eine dynamische w Umordnung der Daten und Adressen in die Stelle N— 1 bis 1 unter Steuerung des Registers 12 ein. Wenn die ersten Daten und ihre Adressen in die Stellen N der Anordnung 9 während einer Initialisierungsoperaiion eingegeben worden sind, wird ein 1 -Bit in die Position 1 des Registers 12 über Leitung 26 eingegeben, wohingegen alle anderen Stellen O-Bits speichern.
Dieses 1-Bit bleibt immer in Stelle 1 des Registers 12,
wenn Daten dynamisch geordnet werden. Werden so z. B. zweite Daten in die Anordnung 9 eingegeben, dann werden die ersten Daten um eine Stelle zu den Stellen 1 (mit Hilfe des unten beschriebenen KAWB-Algorithmus) über Schiebcn-Iinks-Weiierleitungspfadc und dann um eine Position zur Position /V-1 durch die Schieben-rechts-Weiterleitungspfade übertragen. Das I -Bit im Register 12 wird um eine Stelle nach links und anschließend um eine Stelle nach rechts, d. h. zurück, in die Stelle 1 übertragen. Damit wird auf der Feststellungsleitung 27 angezeigt, daß die dynamische Umordnung abgeschlossen ist.
Zunächst sei vorausgesetzt, daß nachdem jede Stelle der Anordnung 9 untersucht worden ist. wobei das 1 Bit wiederum in Stelle I des Registers 12 ist, keine Übereinstimmung angezeigt worden ist. Die Kontrolleinheiten 19 iniziicren den KAWB-Algorithmus, indem die Verriegelungsschaltung 32 gesetzt wird. Drei Schritte werden aufeinanderfolgend ausgeführt, wie es oben bereits im Zusammenhang mit der Schaltung 30 beschrieben worden ist, d. h. Verschieben um eine Position rechts, Verschieben um eine Position links. Verschieben um eine Position rechts.
Nachstehendes Beispiel veranschaulicht diese Operation unter der Annahme von vierstelligen Registern, mit geordneten Datenseiten
ABCD in den Registern N. N- 1,/V-2 und I worin bedeuten:
A = am meisten kürzlich benutzt, B = am zweitmeisten kürzlich benutzt, C = am drittmeisten kürzlich benutzt, D = am wenigsten kürzlich benutzt.
Nach Anwendung von Schritt 1 des Algorithmus (Verschieben rechts) ergibt sich die Reihenfolge
ADBC
nach Anwendung von Schritt 2 des Algorithmur (Verschieben links) ergibt sich die Reihenfolge
DBCA
die Ausleseadresse ist gespeichert in D. um den Auswechselvorgang einzuleiten.
Nach Anwendung des Schritts 3 (Schieben rechts) ergibt sich die Reihenfolge
DABC
worin bedeuten:
D — am meisten kürzlich benutzt (aber durch neue Daten zu ersetzen), A=am zweitmeisten kürzlich benutzt, B= am drittmeisten kürzlich benutzt, C= am wenigsten kürzlich benutzt
So kann nach zwei Schritten die Adresse der KAWB-Seite ausgelesen werden, um den Auswechslungsvorgang einzuleiten; und nach drei Schritten befinden sich die Seitenadressen in korrekter neuer Reihenfolge, um weitere Prozeduraufrufe abzuwarten. Es wird darauf hingewiesen, daß eine vollständige Umordnung drei Schritte beansprucht, ungeachtet der Länge »N« der Ringe. Zum Erzielen des gleichen Ergebnisses wären unter Anwendung des früher beschriebenen Algorithmusses zwei (n— X) Schritte erforderlich, was beachtlich zeitraubend wäre, wenn viele Seiten zu erfassen sind Es ist außerdem offensichtlich, daß der Algorithmur. auf jede Speicherart
Anwendung rinden kann, die in der Lage ist, die Erfordernisse der Links- und Rechtsverschiebung zusammen mit einer statischen Informalionsbeibehal- tung durchzuführen.
In einem bevorzugten Ausführungsbeispiel wird eine Vielzahl von hier nicht gezeigten Registerspeichcrn 9 parallel betrieben, und /war als Speicher, wie 9;» oder als
10
Verzeichnis wie 9ö(F i g. 2). Dies hat den Vorteil, daß bei Parallelbetricb'-weise schneller gesucht werden kann, und ergibt die Möglichkeit, Seiten mit der höchsten Gebrauchshäufigkeit verschiedenen Speichern 9 zuzuordnen und den Betrieb anderer Speicher /ii erlauben, wenn einer dadurch belegt ist, weil er auf hierin zu erfolgende Datenauswcehslung wartet.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche;
    1, Datenverarbeitungssystem, in dem eine Vielebenenspeicherhierarchie Hochgeschwindigkeits-, Zwischengescbwindigkeits- und Niedriggeschwindigkeitsspeicher in drei verschiedenen Hierarchie-Ebenen umfaßt, dadurch gekennzeichnet, daß die Speicherelemente in jeder Ebene in Blocks gleicher Größe zur Speicherung von Datenseiten ι ο aufgeteilt sind, wobei jede Seite auf jeder Ebene ihre eigene Adresse hat,
    der Prozessor (7) Zugriff nur zum Hochgeschwindigkeitsspeicher (5), also zur schnellsten Ebene hat, programmgestaltende Mittel sowohl für Datenzugriffsanforderungen, als auch zum Auswechseln von kürzlich am wenigsten benutzten Datenseiten in einer Ebene mit neuen Datenseiten von anderen Ebenen vorgesehen sind,
    und daß der Zwischengeschwindigkeitsspeicher (9a) enthält:
    eine größere Anzahl Schieberegister (10-1 bis 10-D; 11-1 bis W-K; 12) unter Ausnutzung von magnetischen zylindrischen Einzelwanddomänen zur Informationsdarstellung, die je eine Lese-Schreibstelle (N) zum Zugriff der Schieberegister bei Lese- und Schreiboperationen, je zu einem ersten Ring gekoppelte (TV-I) weitere Stellen zum Verschieben der Daten ohne Belegen der Lese-Schreibstelle (N) und Mittel zum Einsetzen und Beseitigen der jo Lese-Schreihstelle (N) in den bzw. aus dem ersten Ring aufweisen, so daß sich ein zweiter Ring für die Übertragung der Daten von irgendeiner der N-1 übrigen Stellen in die Lv-se-Schreibstelle (TVJbildet; Mittel, die im Ansprechen auf , Jatenzugriffsanfor- J5 derung Daten im zweiten Ring in erste Richtung verschieben, um die angeforderten Daten auf die Lese-Schreibstelle (N)zu übertragen; eine Zähleinrichtung (12) zum Verschieben der Daten in entgegengesetzter Richtung in die übrigen -to Stellen (N-1) des ersten Rings, um die Daten nach der Reihenfolge der häufigsten kürzlichen Benutzung umzuordnen; bei zu erfolgendem Seitenwechsel wirksame Steuermittel zum Verschieben der Datenseiten um eine Stelle in entgegengesetzter 4ΐ Richtung im ersten Ring und um eine Stelle in erster Richtung im zweiten Ring, um kürzlich am wenigsten benutzte Daten in die Lese-Schreibstelle (N) zum Zwecke der Auswechslung zu verschieben, und κ/
    Steuermittel zum Verschieben der Datenseiten um eine Stelle in enigegengesetzer Richtung im ersten Ring, um die Daten entsprechend einer häufigsten kUrzlichen Benutzung neu zu ordnen. 2. Anordnung nach Anspruch 1, gekennzeichnet v< durch ein dem Niedriggeschwindigkcitsspeicher (6) zugeordnetes Verzeichnis(96/1 enthaltend: eine Anzahl von Schieberegistern unter Ausnutzung von magnetischen zylindrischen Ein/.clwanddomänen zur Informationsdarstellung, um in w> entsprechenden Regisfefslellefi eine symbolische Adresse und eine Einheitenadresse für in der Anordnung gespeicherte Datcnscitcn zu speichern, wobei jedes Register eine Lese- ,ind Schreibstelle
    die in einem ersten Ring /iisan mengesclilossenen (N- I) übrigen Stellen und
    Mittel /um Koppeln der jewe '·:.ίί· I.ese-Schrcib-
    stelle (N) und der übrigen Stellen zu einem zweiten Ring aufweist,
    sowie Mittel, die auf Datenzugriffsanforderung Daten in einer ersten Richtung im zweiten Ring verschieben, wobei in einem Vergleicher (17) jede symbolische Adresse in der Lese-Schreibstelle (N) mit einer Sachargumentadresse vergleichbar ist, und Mittel (16) zum Auslesen der entsprechenden Einheitenadressen für den Zugriff der Daten im Niedriggeschwindigkeitsspeicher (6) bei Obereinstimmungsanzeige durch den Vergleicher (17),
    3. Anordnung nach Anspruch 1, gekennzeichnet durch Mittel zum Verschieben der Daten im Ansprechen auf Obereinstimmungsanzeige durch den Vergleicher (17) im ersten Ring in entgegengesetzer Richtung, um die Adressen in der Reihenfolge der häufigsten kürzlichen Benutzung neu zu ordnen.
    4. Verfahren unter Anwendung der Aaordnung nach Anspruch 1 bis Anspruch 3, dadurch gekennzeichnet, daß in ein magnetisches Einzelwanddomänenschieberegister mit N Stellen, einem ersten Ring bestehend aus entsprechend gekoppelten (N-X) Stellen und einem zweiten Ring.jn den zusätzlich die Stelle N eingekoppelt ist neue Daten unter Ausgabe der im Register bereits vorhandenen Daten über die Lese-Schreibstelle (Λ#eingegeben werden, daß die Daten \m Register geordnet, bzw. umgeordnet werden, um Zugriff zu den am meisten kürzlich benutzten Daten im Register bei minimaler Zeitverzögerung zu erhalten, indem die Daten sowohl im zweiten Ring in der ersten Richtung um eine solche Stellenanzahl verschoben werden, daß die gewünschten Daten in die Lese-Schreibstelle (N) gelangen, als auch anschließend um eine gleiche Stellenanzahl in entgegengesetzter Richtung im ersten Ring verschoben werden, und daß die am wenigsten kürzlich benutzten Daten um eine Stelle in entgegengesetzter Richtung im ersten Ring bei Verschieben <^«r Daten um eine Stelle in erster Richtung im zweiten Ring verschoben werden, indem so die kürzlich am wenigsten benutzten Daten auf Lese-Schreibstelle ^!gebracht werden, um die Daten um eine Stelle in entgegengesetzer Richtung im ersten Ring verschoben werden, so daß die Daten gemäß der häufigsten kürzlichen Benutzung umgeordnet werden.
    5. Verfahren unter Anwendung der Anordnung nach Anspruch 1 bis Anspruch 3, dadurch gekennzeichnet, daß in einem Seiteneinteilungssystem zum Betrieb eines dynamisch geordneten Speichers eine Anzahl magnetischer Einzelwanddomänen-Schieberegister mit jeweils N Stellen synchron betrieben w'rd, wobei jeweils N- I Stellen zu einem ersten Ring sowie die N- I Steilen plus der Stelle N zu einem zweiten Ring gekoppelt sind, daß nach gewünschten Daten in den Registern gesucht wird, indem die Daten Schritt für Schritt in erster Richtung durch den zweiten Ring unter nach jedem Schritt erfolgendem Vergleich der Datenadressenbits in die jeweiligen Lese-Schreibstellen (N) mit einer Suchargumentadressc verschoben werden; daß nach jeweiliger Übereinstimmung die Daten /um Auslesen in die I.cse-Sehrcibsielle (N) verschoben, sowie in den Registern in die Reihenfolge der am häufigsten kürzlichcn Benutzung umgeordnet werden, indem die Daten ί·η ersten Ring in CMlgegengesetzer Richtung um eine solche Slellenun/iihl verschoben werden, die Bleich dcricniecn ist.
    um die gewünschten Daten in die Lese-Schreibstelle ^übertragen zu können, und daß bei Nichtübereinstimmung die am wenigsten kürzlich benutzen Daten durch Verschieben um eine Stelle in entgegengesetzer Richtung im ersten Ring und um eine Stelle in erster Richtung im zweiten Ring auf die Lese-Schreibstelle (N) übertragen werden und sowohl durch Verschieben der Daten um eine Stelle in entgegengesetzter Richtung im ersten Ring die Daten entsprechend der !häufigsten ι ο kürzlichen Benutzung umgeordnet als audh Daten in der Lese-Schreibsteile (N) durch neue Daten ersetzt werden.
DE2310631A 1972-04-13 1973-03-02 Speicherhierarchie für ein Datenverarbeitungssystem Expired DE2310631C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24375272A 1972-04-13 1972-04-13

Publications (3)

Publication Number Publication Date
DE2310631A1 DE2310631A1 (de) 1973-10-18
DE2310631B2 true DE2310631B2 (de) 1980-06-26
DE2310631C3 DE2310631C3 (de) 1981-04-16

Family

ID=22919979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2310631A Expired DE2310631C3 (de) 1972-04-13 1973-03-02 Speicherhierarchie für ein Datenverarbeitungssystem

Country Status (6)

Country Link
US (1) US3737881A (de)
CA (1) CA993554A (de)
DE (1) DE2310631C3 (de)
FR (1) FR2180297A5 (de)
GB (1) GB1381434A (de)
IT (1) IT981194B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3950732A (en) * 1974-05-14 1976-04-13 International Business Machines Corporation Single technology text editing system
US3967263A (en) * 1974-05-14 1976-06-29 International Business Machines Corporation Text editing system
DE2543589C2 (de) * 1975-09-30 1982-11-04 Siemens AG, 1000 Berlin und 8000 München Hierarchisch aufgebautes, mehrstufiges Speichersystem und Verfahren zu dessen Betrieb
DE2641722C3 (de) * 1976-09-16 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller Adressierung
JPS53129923A (en) * 1977-04-20 1978-11-13 Hitachi Ltd Control system for input/output device
US4277826A (en) * 1978-10-23 1981-07-07 Collins Robert W Synchronizing mechanism for page replacement control
US4868734A (en) * 1984-04-30 1989-09-19 Unisys Corp. Variable rate improvement of disc cache subsystem
US5241666A (en) * 1979-06-04 1993-08-31 Unisys Corporation Variable rate improvement of disc cache subsystem
JPS5758292A (en) * 1980-09-25 1982-04-07 Fanuc Ltd File deleting method for bubble cassette memory
US4361878A (en) * 1980-10-27 1982-11-30 Control Data Corporation Degradable LRU circuit
US4419725A (en) * 1980-11-14 1983-12-06 Sperry Corporation Cache/disk subsystem with tagalong copy
US4394732A (en) * 1980-11-14 1983-07-19 Sperry Corporation Cache/disk subsystem trickle
US4423479A (en) * 1980-11-14 1983-12-27 Sperry Corporation Cache/disk subsystem with acquire write command
JPS58501296A (ja) * 1981-08-18 1983-08-04 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Ｌｒｕペ−シング・バツフア・プ−ルを通してデ−タ・ベ−スのデマンド・アクセスを行なう際のスラツシング減少
US4511994A (en) * 1982-09-27 1985-04-16 Control Data Corporation Multi-group LRU resolver
GB8311813D0 (en) * 1983-04-29 1983-06-02 West G A W Coding and storing raster scan images
US5224217A (en) * 1988-12-30 1993-06-29 Saied Zangenehpour Computer system which uses a least-recently-used algorithm for manipulating data tags when performing cache replacement
US5109496A (en) * 1989-09-27 1992-04-28 International Business Machines Corporation Most recently used address translation system with least recently used (LRU) replacement
JP3586887B2 (ja) * 1994-06-10 2004-11-10 松下電器産業株式会社 情報記録再生装置およびデータキャッシュ方法
US6457737B1 (en) 1999-05-21 2002-10-01 Icb, Llc Collapsible cart with shelf
US6925529B2 (en) * 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
US11537306B2 (en) * 2021-03-12 2022-12-27 Micron Technology, Inc. Cold data detector in memory system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670313A (en) * 1971-03-22 1972-06-13 Ibm Dynamically ordered magnetic bubble shift register memory
US3701132A (en) * 1971-10-27 1972-10-24 Bell Telephone Labor Inc Dynamic reallocation of information on serial storage arrangements

Also Published As

Publication number Publication date
DE2310631C3 (de) 1981-04-16
IT981194B (it) 1974-10-10
FR2180297A5 (de) 1973-11-23
CA993554A (en) 1976-07-20
US3737881A (en) 1973-06-05
GB1381434A (en) 1975-01-22
DE2310631A1 (de) 1973-10-18

Similar Documents

Publication Publication Date Title
DE2310631C3 (de) Speicherhierarchie für ein Datenverarbeitungssystem
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE2455803C2 (de) Mehrprozessor-Datenverarbeitungsanlage
DE2227882C2 (de) Virtuelle Speicheranordnung
DE3804938C2 (de) Bildverarbeitungseinrichtung
DE1901343C3 (de) Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE2261694A1 (de) Speichersystem
DE2432608C3 (de) Speicheranordnung fur eine Datenverarbeitungseinrichtung
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE2364254B2 (de) Schaltungsanordnung fuer datenverarbeitende geraete
DE1774052B1 (de) Rechner
DE2221442A1 (de) Assoziativspeicher
DE2703559A1 (de) Rechnersystem
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
DE2558417A1 (de) Datenverarbeitungssystem
DE2233193A1 (de) Stapel-speichersystem
DE19924288B4 (de) Integrierter Speicher
DE2556357A1 (de) Adressiereinrichtung
DE2235883B2 (de) Datenverarbeitungseinrichtung
DE2525287B2 (de) Assoziativspeicher
DE2750126B2 (de)
EP0771463B1 (de) Verfahren und vorrichtung zum speichern und drehen von bitmustern
EP0039796B1 (de) Steuerschaltung für einen Metallpapierdrucker-Schreibkopf mit auf einer Schräge angeordneten Elektroden
DE3016269C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee