DE2641722C3 - Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller Adressierung - Google Patents
Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller AdressierungInfo
- Publication number
- DE2641722C3 DE2641722C3 DE2641722A DE2641722A DE2641722C3 DE 2641722 C3 DE2641722 C3 DE 2641722C3 DE 2641722 A DE2641722 A DE 2641722A DE 2641722 A DE2641722 A DE 2641722A DE 2641722 C3 DE2641722 C3 DE 2641722C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- page
- buffer
- page buffer
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Description
Die Erfindung bezieht sich auf ein hierarchisch geordnetes Speichersystem für eine datenverarbeitende
Anlage mit virtueller Adressierung, das einen peripher zugeordneten Seitenspeicher als Hintergrundspeicher
und einen Arbeitsspeicher mit einem Hauptspeicher und einem Pufferspeicher geringer Kapazität und Zugriffszeit besitzt.
Die hierarchische Gliederung von mehreren Teilspeichern zu einem mehrstufigen Speichersystem großer
Kapazität und einer günstigen mittleren Zugriffszeit wird inzwischen vielfach verwendet, um nicht nur bei
Großrechenanlagen, sondern auch bei mittleren und sogar kleineren datenverarbeitenden Anlagen eine
beachtliche Leistungssteigerung zu erhalten. Derartige Speicherarchitekturen sind z. B, in »Elektronische
Rechenänlägen«, 1967 auf Seite 122 bis 128 in einem
Aufsatz »Pufferspeicher-Architekturen« in ihren Eigenschaften ausführlich dargestellt.
In der Zeitschrift »Umschau 75«, Seiten 621 bis 626 ist
eine hierarchisch geordnete Speicheranordnung für eine datenverarbeitende Anlage mit virtueller Adressierung
bekannt, die einen Hintergrund-, einen Haupt- und einen Pufferspeicher enthält und fünf Speicherebenen aufweist. Dabei ist der dort dargestellte Registerspeicher
mit einem schnellen Arbeitsregister eines Prozessors vergleichbar, während die niedrigsten Hierarchiestufen
Magnetband- und Magnetplattenspeicher sind, die in ihrer Funktion als Hintergrundspeicher bekannt sind.
Das zwischen diesen Hierarchieebenen liegende Arbeitsspeichersystem ist zweistufig ausgebildet
Aus der DE-OS 23 10 631 ist außerdem eine dreistufige Speicherhierarchie, bestehend aus einem
ίο Hochgeschwindigkeitsspeicher, einem Zwischenspeicher und einem Niedriggeschwindigkeitsspeicher bekannt Die Speicherelemente sind dabei in jeder Ebene
in Blocks gleicher Größe zur Speicherung von Datenseiten aufgeteilt, wobei jede Seite auf jeder Ebene
!5 ihre eigene Adresse hat Der Prozessor selber hat nur
Zugriff zum Hochgeschwindigkeitsspeicher. Außerdem sind programmgestaltende Mittel sowohl für Datenzugriffsanforderungen als auch zum Auswechseln von
kürzlich am wenigsten benutzten Datenseiten in einer
Ebene mit neuen Datenseiten von anderen Ebenen
vorgesehen, wobei der Zwischengeschwindigkeits- und der Niedriggeschwindigkeitsspeicher mit einer größeren Anzahl Schieberegister unter Ausnutzung von
magnetischen zylindrischen Einzelwanddomänen zur
In allen hierarchisch gegliederten, mehrstufigen Speichersystemen sind die vollständigen Programme
der einzelnen, simultan in der datenverarbeitenden Anlage ablaufenden Prozesse nur in der niedrigsten
Speicherstufe, hier als Seitenspeicher bezeichnet, abgelegt Jeder Teifspeicher der höheren Hierarchiestufe enthält nur mehr Teile dieser Programme. Deshalb
sind die Ladestrategien für diese Speichersysteme wesentlich und bestimmen weitgehend ihre Eigenschaf-
J5 ten.
Üblicherweise adressieren bei einem solchen Speichersystem der Zentralprozessor oder auch mehrere Prozessoren der datenverarbeitenden Anlage bei
einem Speicherzugriff zunächst der. Teilspeicher der
höchsten Hierarchiestufe. Erst bei einem sogenannten
»Miss«, d. h. wenn das gesuchte Speicherwort dort nicht enthalten ist, wird zu der nächstniedrigeren Hierarchiestufe zugegriffen.
unterschiedliche Folgen haben kann, sei hier zunächst folgendes definiert: Bis auf den Seitenspeicher, der als
Hintergrundspeicher aufzufassen ist, werden alle Teilspeicher der höheren Hierarchiestufe als Arbeitsspeichersystem bezeichnet, in dem ein Miss in einer
höheren Hierarchiestufe immer noch einen unmittelbaren Zugriff zu der nächstniedrigeren Hierarchiestufe
erlaubt. Erst ein Miss im gesamten Arbeitsspeichersystem erfordert einen Seitenwechsel, d. h. ein Holen einer
Speicherseite aus dem Seitenspeicher.
Diese Speicheroperation »Seitenwechsel« ist jedoch sehr umfangreich, da sie vielfach erst ein Auslagern
einer bisher im Arbeitsspeichersystem abgelegten Speicherseite erfordert, um für die fehlende Speicherseite Platz zu schaffen. Wegen des dabei erforderlichen
Zeitaufwandes bedingt ein solcher Seitenwechsel auch gleichzeitig einen Prozeßwechsel, d. h. ein Ablösen des
gerade in Bearbeitung befindlichen Prozesses durch einen Folgeprozeß, um den anfordernden Prozessor
nicht im Wartezustand halten zu müssen und damit die
Leistungsfähigkeit der datenverarbeitenden Anlage zu
sehr zu senken.
Diese Nachteile der Ladestrategie eines Seitenwechsels auf Anforderung haben zu dem Vorschlag geführt,
jedem Prozeß, sobald er einen inaktivierten Prozeß
ersetzt, wieder seinen bisher aktuellen Speicherbereich im Arbeitsspeichersystem zur Verfügung zu stellen. Dies
bedeutet zunächst nur, fPr einen Prozeß zu Beginn eines neuen Bearbeitungszeitraums die Anzahl der Seitenrahmen im Hauptspeicher bereitzuhalten, die er im
vorhergehenden Bearbeitungszeitraum für Speicherseiten benötigte, zu denen ein Speicherzugriff erfolgte. Das
hat den Vorteil, daß für einen Prozeß beim Prozeßwechsel im Arbeitsspeichersystem zunächst genügend
Speicherplatz verfügbar ist, denn eine zwischen überschriebene Speicherseite kann unmittelbar aus dem
Seitenspeicher geholt werden, ohne zuvor eine Speicherseite aus dem Arbeitsspeichersystem auslagern
zu müssen.
Darüber hinaus wurde aber auch bereits vorgeschlagen, einem erneut in Bearbeitung genommenen Prozeß
seinen bisher aktuellen Speicherbereich unmittelbar, d. h. die im Programmablauf vorher benötigten
Speicherseiten selbst gleich zu Beginn des neuen Bearbeitungszeitraums zur Verfugung zu stellen. Diese
Ladestrategie vermindert erheblich die Anruhl der
Seitenmiss, die einen Seitenwechsel verursachen. Ein Miss kann dann nur noch auftreten, wenn sich in einem
Bearbeitungszeitraum der bereitgestellte aktuelle Speicherbereich in seinem Umfang ändert Völlig
auszuschalten ist damit ein Seiten- und darauf auch beruhender Prozeßwechsel allerdings nicht
Nun genügt es nicht, nur einem aktiven Prozeß seinen
aktuellen Speicherbereich in der niedrigsten Hierarchiestufe des Arbeitsspeichersystems, vielfach als Hauptspeicher bezeichnet, bereitzustellen. Vielfach erweist es
sich auch als zweckmäßig, darüber hinaus auch die aktuellen Speicherbereiche anderer gerader inaktiver
Prozesse dort noch bereitzuhalten, weil diese z. B. nur
auf den Eintrag einer Speicherseite aus dem Seitenspeicher oder auf die Beendigung einer Ein-/Ausgabe-Operation von einem peripheren Gerät der datenverarbeitenden Anlage warten.
Dazu kommt weiterhin, daß das Betriebssystem der datenverarbeitenden Anlage selbst einen relativ großen
Teil der Kapazität des Arbeitsspeichersystems belegt, da verschiedene Betriebssystemfunktionen speicherresident gehalten werden müssen, weil sie häufig
aufgerufen werden. Im Multiprogramm-Betrieb datenverarbeitender Anlagen mit virtueller Adressierung sind
dies insbesondere auch die Seitenwechsel- und Adreßübersetzungsroutinen mit der Vielzahl von für jeden
Prozeß gesondert geführten Adreßübersetzungstafeln, die auch durch das Betriebssystem der datenverarbeitenden Anlage verwaltet werden.
So wird hereits bei heutigen datenverarbeitenden Anlagen je nach Ausbaustufe und Anzahl der simultan
zu verarbeitenden Prozesse eine Arbeitsspeicherkapazität von einigen MB benötigt. Die für speicherresidente
Systemfunktionen benötigte Speicherkapazität kann dabei ohne weiteres in der Größenordnung von 100 KB
liegen. Da bei hierarchisch geordneten Speichersystemen jeder Teilspeicher einer höheren Hierarchiestufe
immer wieder nur einen Teilbereich der nächstniedrigen Hierarchiestufe übernimmt, bedeutet dies eine Hauptspeicherkapazität in der Größenordnung von MB.
Derartig große Hauptspeicher sind aber so teuer, daß man hier versuchen muß, die Voraussetzungen dafür zu
schaffen, auch billigere Speichermedien, wie z. B. CCD-Speicher, verwenden zu können. Beim heutigen
Stand der Technologie fiab^n diese billigeren Speichermedien jedoch ganz allgemein um eine Größenordnung
längere Zngriffszejten, die dann die Leistung des datenverarbeitenden Systems stark beeinträchtigen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein hierarchisch geordnetes Speichersystem der eingangs
■> genannten Art zu schaffen, das es von seiner Struktur
her erlaubt, für den Hauptspeicher ein kostengünstiges Speichermedium trotz einer längeren Zugriffszeit ohne
Verminderung der Systemleistung zu verwenden, wobei die Zugriffszeit der genannten Speicherhierarchie
ίο gegenüber der bekannten Anordnungen erhöht wird
Die erfindungsgemäße Lösung dieser Aufgabe ist gekennzeichnet durch einen als langsamen Speicher
ausgebildeten Hauptspeicher mit einer ausreichenden Speicherkapazität zum Speichern der aktuellen
Speicherbereiche aller laufenden Prozesse, die im Multiprogramm-Betrieb simultan verarbeitet werden,
durch einen in der Speicherhierarchie zwischen den prozessornahen Pufferspeicher und den Hauptspeicher
eingeschobenen und als schnellen Speicher ausgebilde
ten Seitenpuffer, in dem neben sr-r.icherresidenten
Systemfunktionen die aktuellen Speicherbereiche eines aktiven Prozesses und seines Folgeprozesses in einem
Bearbeitungszeitraum speicherbar sind und durch einen Mikroprozessor, der selbständig, lediglich ausgelöst
durch das Betriebssystem der datenverarbeitenden Anlage, den Speicherplatz im Seitenpuffer verwaltet
und den Transport der Programmdaten zwischen dem Hauptspeicher und dem Seitenpuffer bei Prozeßwechseln steuert sowie durch einen Zentralprozessor, dem
JO ein Adreß-Speicher zugeordnet ist, der über ein
Kanalwerk, über das benötigte Speicherdaten bei der Aktivierung eines Programms in den Hauptspeicher und
den Seitenpuffer geladen werden, Zugriff zu dem Seitenspeicher hat und durch die Serienschaltung vom
Zentralprozessor, Pufferspeicher, Seitenpuffer, Mikroprozessor und Hauptspeicher.
Dieses Speichersystem besteht aus einem dreistufigen Arbeitsspeichersystem und einem Seitenspeicher. F.rsteres enthält einen Seitenpuffer, in dem während des
Bearbeitungszeitraumes eines Prozesses bereits der aktuelle Speicherbereich des in der Warteschlange
folgenden Prozesses eingestellt werden kann. Bei einem Prozeßwechsel stehen daber die Programmdaten des
nächsten Prozesses bereits im Seitenpuffer. Dieser kann
trotzdem relativ klein sein, da er außer den Seitcnrahmcn für zwei aktuelle Speicherbereiche von Prozessen
von beispielsweise 128 KB nur noch eine entsprechende
Kapazität für einige wenige, immer wieder schnell benötigte Betriebssystemroutinen enthalten muß. Für
den Seitenpuffer reicht daher eine Kapazität von 256 bis 512 KB aus, so daß man dafür auch noch kostengünstig
ein schnelleres Speichermedium verwenden kann. Im Grunde beschränkt sich die Systemzugriffszeit bei einer
derartigen Struktur des Arbeitsspeichersystems auf die
Zugriffszeit zu den beiden Arbeitsspeicherstnfen Pufferspeicher und Seitenpuffer, so daß auch hier etwa die
gleiche Leistung wie bei einem zweistufigen Arbeitsspeichersystem mit schnelleren Speichermedien erreichbar ist.
Ein weiterer wesentlicher Vorteil dieser erfindungsgemäßen Lösung besteht darin, daß sich ein derartig
ausgebildetes Speichersystem ohne weiterem auch durch bereits bestehende Betriebssysteme verwalten läßt. Das
ist hier darauf zurückzuführen, daß der Speicherplatz im
Seitenpuffer durch Hnen eigenen Mikroprozessor
verwaltet wird. Er führt dafür notwendige Tabellen selbständig, nimmt durch diese Lösung bedingte,
zusätzliche Einträge in vom Betriebssystem geführten
Systemtabellen vor und steuert den Transport der Programmdaten zwischen dem Hauptspeicher und dem
Seitenpuffer. Für das Betriebssystem gleicht daher dieses dreistufige Arbeitsspeichersystem scheinbar
einem zweistufigen Arbeitsspeichersystem, bestehend aus einem schnellen Pufferspeicher und einem Hauptspeicher. Die erfindungsgemäße Änderung der Struktur
des Arbeitsspeichersystems erfordert daher jedenfalls nur so geringfügige Anpassungen im Betriebssystem der
datenverarbeitenden Anlage, daß der Aufwand dafür vernachlässigbar ist.
Besonders vorteilhaft kommen die Eigenschaften dieser Lösung im Vergleich zu bekannten Speichersystemen bei einer Weiterbildung der Erfindung zum
Ausdruck, die dadurch gekennzeichnet ist, daß der Hauptspeicher als CCD-Speicher und der Seitenpuffer
als MOS-Speicher ausgebildet ist. Bei diesen Speichermedien kann der Hauptspeicher besonders kostengünstig mit einer entsprechenden Speicherkapazität ausgestattet werden und zugleich der Seitenpuffer infolge
seiner geringeren Kapazität aus einem teueren Speichermedium aufgebaut werden, das jedoch eine
günstige Zugriffszeit ermöglicht.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Dabei
zeigt
Fig. I schematisch ein Blockschaltbild einer datenverarbeitenden Anlage mit einem erfindungsgemäß
ausgebildeten Speichersystem.
F i g. 2 ein Blockschaltbild für eine zweistufige
Übersetzungseinrichtung zum Übersetzen von virtuellen in reelle Adressen mit den entsprechenden
Adreßübersetzungs-Tafeln.
F i g. 3 bis 6 weitere Systemtafein, die bei der Speicherplatzverwaltung bzw. zum Steuern von
Speicheroperationen benötigt werden,
F i g. 7 anhand eines Blockschaltbildes schematisch einen Vorgang des Blockierens von Speicherseiten im
Arbeitsspeichersystem, die gegen ein Auslagern in den Seitenspeicher geschützt v. erden müssen.
F i g. 8 den umgekehrten Vorgang des Freigebens blockierter Speicherseiten,
Q Kpi
Bereitstellens von Steuerinformationen über einen
abzulösenden Prozeß,
Fig. IO in einem Blockschaltbild den Vorgang des Sicherstellens von Programmdaten des abzulösenden
Prozesses und des Bereitstellens von Steuerinformationen über den Folgepfozeß und
F i g. 11 in einem Blockschaltbild die Steuerung des
Bereitstellens des aktuellen Speicherbereiches eines Folgeprozesses b~i einem Prozeßwechsel.
In F i g. I ist schematisch eine datenverarbeitende
Anlage für virtuelle Adressierung mit einem hierarchisch aufgebauten Speichersystem anhand eines
Blockschaltbildes dargestellt. Ein stellvertretend für mehrere Prozessoren angegebener Zentralprozessor
ZP, dem ein kleiner Adreßspeicher A TM zugeordnet ist,
verkehrt mit einem dreistufigen Arbeitsspeichersystem, bestehend aus einem schnellen Pufferspeicher CA
geringer Kapazität und kurzer Zugriffszeit, einem Seitenpuffer SPin MOS-Technik und einem Hauptspeicher HSP in CCD(Charge-Coupled-Devices)-Technik.
Die beiden obersten Hierarchiestufen enthalten je eine Hit/Miss-Logik HML, die festzustellen erlaubt, ob ein
Speicherzugriff aus dem jeweiligen Speicher bedient werden kann. Zwischen dem Seitenpuffer SP und dem
Hauptspeicher HSP ist ein Mikroprozessor MP
dargestellt, um schematisch anzudeuten, daß dieser den
Wechselplattenspeicher aufgebaut ist und die Programme aller gerade bearbeiteten Prozesse vollständig
speichert. Zu ihm kann nur über ein dem Zentralprozessor ZP zugeordnetes Kanalwerk KW zugegriffen
werden, über das benötigte Speicherdaten bei der
ίο Aktivierung eines Programms in den Hauptspeicher
HSPund den Seitenpuffer SPgeladen werden.
Hierarchisch angeordnete Arbeitsspeichersysteme erlauben bekanntlich die Leistungsfähigkeit eines oder
mehrerer schneller Prozessoren der datenverarbeiten-
:> den Anlage dadurch auszunutzen, daß möglichst viele
Speicherzugriffe aus einem Speichermedium mit möglichst kurzer Zugriffszeit bedient werden. Mit Rücksicht
auf die Kosten für ein schnelles Arbeitsspeichersystem und die gegenläufige Forderung nach einer kurzen
2i) mittleren Zugriffszeit sollen bei dem dargestellten
dreistufigen Arbeitsspeichersystem in einem Programmlauf nur ca. 95% der Speicherzugriffe aus dem
schnellen Pufferspeicher CA und die restlichen 5% möglichst vollständig aus dem Seitenpuffer SP bedient
.'■ werden können.
Dazu muß im Pufferspeicher SP der jeweils aktive Speicherbereich eines Prozesses enthalten sein, mit dem
man denjenigen Ausschnitt aus seinem virtuellen Speicher bezeichnet, zu dem in einem Bearbeitungszeit-
iii raum zugegriffen wird. Die Größe dieses Bereiches ist
selbstverständlich programmabhängig. Häufig umfaßt er etwa 32 Speicherseiten, wie Untersuchungen ergeben
haben. 64 Speicherseiten mit jeweils 2KB werden deshalb sicherlich nur in seltenen Fällen überschritten.
'.'· Deshalb werden hier einem aktiven, d. h. durch die
datenverarbeitende Anlage gerade zu bearbeitenden Prozeß in einem Teil T3 bzw. 7" 4 des Seitenpuffers SP
128 KB, d. h. 64 Speicherseiten zur Verfügung gestellt,
die beiden ersten Teile Tl bzw. 7*2 des Seitenpuffers SP
i" sind dem Betriebssystem vorbehalten, wie in der
Zeichnung durch Schraffuren angedeutet ist.
allp abtiupn <^rw*irhprhprpir»hp Hpr im Milltinrnaramm.
• ■ Dann ist bei einem Prozeßwechsel nur ein Datentransport zwischen Hauptspeicher HSPund Seitenpuffer SP
erforderlich. Auch dieser Aufbau verhindert nicht, daß Änderungen im aktiven Speicherbereich eines Prozesses zu einem Seitenfehler führen, bei dem eine
j' Speicherseite erst aus dem Seitenspeicher SSP in den
Hauptspeicher HSP übertragen werden muß. Diese Speicherseite ersetzt dabei eine nicht mehr beiioligte
oder die am längsten im Hauptspeicher HSP stehende Speicherseite des aktiven Speicherbereiches dieses
"·"· Prozesses.
Diese Speicherstruktur erfordert eine entsprechende Speicherplatzverwaltung. die im folgenden erläutert
werden soll. Es wurde bereits darauf hingewiesen, daß die beiden schraffierten Teile TX bzw. T2 des
«' Seitenpuffers SP für Speicherdaten aktiver Prozesse
nicht zugänglich sind. Der erste Teil TX des
Seitenpuffers SP ist häufig benutzten, deswegen speicherresident gehaltenen Betriebssystemfunktionen
der datenverarbeitenden Anlage vorbehalten. Der
>■■'< zweite Teil T2 im Seitenpuffer SP ist für die
Programme und Tabellen von Betriebssystemfunktionen reserviert, die der Speicherpiatzverwaitung, wie der
Adreßübersetzung oder einem Seitenwechsel dienen.
Einen großen Anteil nehmen dabei die Systemprogramme und Tabellen für die Adreßübersetzung ein, da
bekanntlich jedem Prozeß eigene Übersetzungstafeln zum Übersetzen virtueller in reelle Speicheradressen
zugeordnet sind.
Die als solche bekannte Übersetzungsroutine wird nachfolgend nur insoweit anhand von Fig. 2 angedeutet,
all sie zum Verständnis im vorliegenden Fall erforderlich ist. Eine vollständige virtuelle Adresse
VAD besteht aus einer virtuellen Blocknummer VBN, einer virtuellen Seitennummer VSN und einer Wortadressc
WA. die hier in einem SpeichcradreBregister gespeichert sein soll. Zu der hier als Beispiel
angedeuteten zweistufigen Adreßübersel/ting gehören zwei verschiedene Arten von Übersetzungstabellen, die
virtuellen Blocktafeln VßTund die virtuellen Seitentafeln
VST. Erstere sind in F i g. 2 als eine einzige Tabelle dargestellt. Zu ihnen kann mit Hilfe einer in einem
Register nieder^slc'.er! Bssis1"*.'''*;;*** VaT-B 7U"C'*rii~
fen werden. Die Blocktafeln VBT enthalten in konsekutiver Folge eine Eintragszeile für jede virtuelle
Blocknummer VBN jedes von π Prozessen. Die Eintragszeile enthält im wesentlichen eine Basisadresse
VST-B für eine von mehreren virtuellen Seitentafeln VST. die Analog den Blocktafeln aufgebaut sind und in
konsekutiver Reihenfolge jeder virtuellen Scitcnrmnimer
VSN eine reelle Seitennummer RSN zuordnen, die einen Seitenrahmen des Hauptspeichers HSP bezeichnet.
Bei wiederholten Zugriffen zu einer Speicherseite wird n' ht jedesmal die Adresse neu übersetzt. Dafür ist
eine übersetzte reellle Seitennummer RSNauch in einer
Eintragszcile eines Adreßspeichers A TM zwischengespeichert.
Diese Eintragszeile wird mit einer Zwischenspeicheradresse ZAD adressiert, die aus einem Teil der
virtuellen Blocknummer VBN und der virtuellen Seitennummer VSN gebildet ist. Die Eintragszeile im
Adreßspeicher ATM enthält neben der reellen Seitennummer RSN, die zusammen mit der Wortadressc WA
nun eine vollständige reelle Speicheradresse RAD ergibt, weitere Kennzeichnungseinträge, die fallweise
auch bei anderen Systemtabellen verwendet und im ein/einen noen erläutert werden. Diese Adretiuoersetzungstafeln
VßTund VSTsollen im zweiten Teil Tl des
Seitenpuffers SPabgelegt sein, der Adreßspeicher A TM
jedoch ist im allgemeinen als eigener, kleiner Speicher aufgebaut und dem Zentralprozessor — wie in F i g. I
angedeutet — unmittelbar zugeordnet.
Die virtuellen Seitentafeln VST beschreiben an sich mittelbar den aktuellen Inhalt des Hauptspeichers HSP.
Es ist heute jedoch vielfach üblich, die Seitenzuordnung im Hauptspeicher durch eine einzige Systemtabelle, die
Seitenzuordnungstabelle HSA /"unmittelbar zu definieren,
die in F i g. 3 schematisch dargestellt ist. Sie enthält eine der Anzahl der Seitenrahmen des Hauptspeichers
HSP entsprechende Anzahl von Eintragszeilen, die in konsekutiver Folge durch die zugeordnete reelle
Seitennummer /?5/Vadressierbar sind. In jeder Eintragszeile ist die Belegung des Seitenrahmens entsprechenden
reellen Speicherseite durch eine Prozeßnummer PR und die virtuelle Adresse der enthaltenen Speicherseite,
d. h. durch eine virtuelle Blocknummer VBN und eine virtuelle Seitennummer VS/Vbeschrieben.
Im vorliegenden Fall enthält der zweite Teil TI des
Seitenpuffers SP eine weitere, der Seitenzuordnungstabeüe
HS/47" für den Hauptspeicher HSP vergleichbare
Tabelle, die die aktuelle Belegimg des Seitenpuffers SP
wiedergibt Diese Seitenzuordnungstabelle SPA T für den Seitenpuffer SP ist in Fig. 4 schematisch dargestellt.
Ihre Eintragszeilen bezeichnen nach reellen Adressen der Seitenrahmen im Datenteil des Seitenpuffers
SP geordnet, die dort gerade enthaltenen Speicherseiten mit Hilfe der Prozeßnummer PR und der
reellen Seitennummer RSN.
Diese vorstehend beschriebenen Tabellen dienen der Organisation eines Speicherzugriffes einschließlich des
Umladens von Speicherseiten in eine höhere bzw. niedrigere Hierarchiestufe des Speichersystems. Daneben
gibt es weitere, vom Betriebssystem verwaltete Systemtabellen, die jedoch hier nur angedeutet werden,
wenn sie im vorliegenden Fall mitverwendet werden.
Dies gilt z.B. für eine in Fig. 5 schematisch dargestellte Prozeßnummerntabelle PNT, die einen
Überblick über die zu verarbeitenden Prozesse unabhängig von ihrem aktiven oder inaktiven Zustand
erlaubt. Jedem durch seine Prozeßnummer PR bezeich-
Eintragszeile zugeordnet. Diese enthält neben der Basisadresse ATM-B für die prozeßbezogenen Einträge
im Adreßspeicher ^TMund weiteren Kennzeichnungsbits vor allem auch eine reelle Basisadresse PBT-B für
einen Block mit Steuerdaten. der in einer weiteren Systemtabelle, der in F i g. 6 schematisch dargestellten
Prozeßsteucrblock-Tabelle PBT enthalten ist. Diese Systemtabelle enthält alle Steuerdaten für einen
Pro/eßwcchsel. Im vorliegenden Zusammenhang bedeutet
dies vor allem, daß in dem einem Prozeß zugeordneten Prozeßsteuerblock unter anderem der
bisher aktuelle Speicherbereich des Folgepro/esses PR anhand der reelen Seitennummern RSN aufgelistet ist,
deshalb sind nur hier interessierende Einträge aufgeführt.
Die vorstehende Erläuterung des Inhalts des Seitenpuffers .5P wäre ohne Hinweis auf die den Programmdaten
zugänglichen Teile dieses Speichers unvollständig. Wie erwähnt, ist im Seitenpuffer SPfür den Speicherbereich
eines gerade aktiven Prozesses eine Speicherkapazität von beispielsweise 128KB vorgesehen. Nun
muß aber bei einem Prozeßwechsel der zu aktivierende Speicherbereich des Folgeprozesses sequentiell zu dem
Hauptspeicner m>r in den Seitenputter SH über eine
z. B. nur 8 Byte breite Schnittstelle übertragen werden. Um trotzdem Wartezeiten bei einem Prozeßwechsel zu
vermeiden und auch hier einen Vorteil gegenüber der bisherigen Ladestrategie des Ladens einer Speicherseite
auf Anforderung zu erreichen, soll der aktuelle Speicherbereich für einen Folgeprozeß bereits während
der Bearbeitung des vorhergehenden Prozesses in den Seitenpuffer SPeingetragen werden. Aus diesem Grund
sind zwei gleichgroße Teile 7"3 und 7~4 des Seitenpuffers
SP für die aktuellen Speicherbereiche zweier aufeinanderfolgender Prozesse vorgesehen, so daß zu
jedem Zeitpunkt ein Teil zur Programmbearbeitung und ein weiterer Teil zum Laden des Folgeprozesses zur
Verfügung steht. So wird die Zugriffszeit des dreistufigen Arbeitsspeichersystems aus Pufferspeicher CA,
Seitenpuffer SP und Hauptspeicher HSP, auf die Zugriffszeit eines zweistufigen Speichersystems mit
Pufferspeicher CA und Seitenpuffer SPreduzierL
Für ein derartiges hierarchisch ausgebautes Arbeitsspeichersystem eine völlig neue Speicherplatzverwaltung
zu schaffen, wäre wegen des Aufwandes an dafür neu zu erstellender Software unzweckmäßig. Daher
muß sich die Speicherp'.a'zverwakup.g für den Seitenpuffer
SPund den Hauptspeicher HSPm Betriebssysteme für vorhandene hierarchisch aufgebaute Arbeits-
Speichersysteme mit einem Cache und einem Hauptspeicher ohne weiteres einfügen lassen. Die Verwaltung
des Speicherplatzes im Seitenpuffer SP übernimmt daher ein eigener Mikroprozessor MP. Dessen Aufgabe
ist es insbesondere, den aktuellen Speicherbereich des jeweiligen Folgeprozesses zu laden und Speicherseiten
im Seitenpuffer 3P im Falle von Ein-/Ausgabe-Operationen oder bei Seitenwechseln gegen ein Überschreiben
zu blockierei. Der Mikroprozessor MP wird durch
Signale des Zentralprozessor ZP aktiviert, die dieser aufgrund eines bestehenden Betriebssystems abzugeben
vermag. Weitere Steuersignale für den Mikroprozessor MP werden aus den bereits erwähnten Kenn/eichmingsbits
in den Einträgen der Systemtabellen abgelei
let. Die Bedeutung dieser Kennzeichnungsbits soll daher nunmehr erläutert werden:
Der vollständige Satz dieser Kennzeichnungsbits ist z. B. in der in F i g. 4 dargestellten Seitenzuordnungstabelle
SPAT für den Seitenpuffer SP enthalten. Ein
net. definiert eine noch bevorstehende Ein/Ausgabe-Operation
der zugehörigen Speicherseite, wenn es im Zustand »I« ist. Mit einem zweiten Kennzeichnungsbit,
im folgenden das RE/A-Bit genannt, wird im Zustand »1« bezeichnet, daß ein solcher Eingabe- oder
Aiisgabetransfer bereits abgeschlossen ist. Ein drittes Kennzeichnungshit, das sogenannte W-Bh kennzeichnet
im Zustand »I« .Speicherseiten, in die bei einer Programmbearbeitung eingeschrieben wurde. Das vierte
Kennzeichnungsbit, das hinfort als V-Bit bezeichnet wird, definiert im Zustand »I« die zugehörige
Eintragszeile als gültig und bezeichnet so z. B. in der Seitenzuordnungstabelle SPA 7*des Seitenpuffers SPdie
Speicherseiten des momentan laufenden Prozesses.
Aus der Kombination dieser Kennzeichnungsbits lassen sich drei Zustände für Speicherseiten ableiten:
.Speicherseiten, die an einem Ein/Ausgabe-Transfer teilnehmen sollen, sind durch die Kombination E/A = 1.
W = O und V = 0 zu erkennen. Der aktuelle Speicherbereich eines Prozesses ist durch die Kombination
E/A = 1,W= 1 oder 0 und V = I beschrieben. Eine dritte Kombination E/A = 0. W = I oder 0 und V = O
bezeichnet diejenigen Sp^icherseiten im Seitenpuffer SP, die zum Ersetzen, d. h. zum Überschreiben im
Seitenpuffer SPfreigegeben sind.
Wie die vom Zentralprozessor ZP gelieferten Signale für einen Prozeßwechsel SPW oder eine
Ein-ZAusgabe-Operation SE/A zusammen mit den erläuterten Kennzeichnungsbits vom Mikroprozessor
MP zur Steuerung der Speicherplatzverteilung im Seitenpuffer SP verwendet werden, soll nun im
folgenden erläutert werden. Mikroprozessoren können dabei in ihrer prinzipiellen Struktur und Funktion als
bekannt vorausgesetzt werden. Wegen des Umfangs der vom Mikroprozessor zu steuernden Datentransfers
wird für vorliegenden Anwendungsfafl — nach heutiger
Technik — allerdings wohl nur ein bipolarer, deshalb verhältnismäßig schneller Mikroprozessor in Frage
kommen. Wegen dieser funktionell unbedeutenden Einschränkung wird hier die Funktion des Mikroprozessors
MP nur insoweit beschrieben, daß daraus ohne weiteres die entsprechenden Prozessorroutinen abzuleiten
sind. Auf seinen hardwaremäßigen Aufbau wird nur eingegangen, wenn es zur Darstellung dieser Funktion
notwendig ist.
Weiterhin sollen hier nicht alle Ursachen für einen Prozeßwechse! im Multiprogramm-Betrieb im einzelnen
dargestellt und alle Kriterien entwickelt werden, die
bei einem Prozeßwechsel den Folgeprozeß bestimmen. Dies alles ist bekanntlich Aufgabe des Betriebssystems
einer datenverarbeitenden Anlage. Hier ist nur interessant, daß unter anderem auch Ein-/Ausgabe-Operationen
oder das Holen von Speicherseiten in den Seitenpuffer Ursachen für einen Prozeßwechsel sein
können, der dem Mikroprozessor /Wüber entsprechende Steuersignale SE/A bzw. SPWmitgeteilt wird.
Sie haben verschiedene Voraussetzungen in bezug auf das Arbeitsspeichersystem. Bei einem Seitenwechsel
muß die Speicherseite vielfach erst aus dem Hauptspeicher HSP in den Seitenpuffer SP eingetragen werden,
da bekanntlich aufgrund des Ersetztingsalgorithmus dafür immer solche Seiten ausgewählt werden, zu denen
am längsten nicht zugegriffen wurde. Bei Ein/Ausgabe-Operationen hingegen wird die betroffene Speichersoite
normalerweise dem aktiven Speicherbereich de-, laufenden Prozesses angehören und sich aus diesem
Grunde bereits im Seitenpuffer SP befinden. Trotzdem
nen teilnehmen, genau einmal zusätzlich zugegriffen,
damit sie in jedem Fall im Seitenpuffer SPbereitstehen.
Für Ein/Ausgabe-Operationen noch benötigte .Speicherseiten dürfen an einem Seitenwechsel nicht
teilnehmen, d. h. nicht vorher in den Seitenspeicher SSP ausgelagert werden. Dies wird bei bekannten Arbeitsspeichersystemen
mit Hilfe der die Belegung im Hauptspeicher HSPbeschreibenden Seitenzuordnungstabelle
HSA T erreicht. Dort wird vom Betriebssystem jede Speicherseite, die an einer Ein-/Ausgabe-Operation
teilnimmt, durch Setzen des E/A-Bits bezeichnet. Damit sind diese Seiten zwar gegen ein Auslagern in
den Seitenspeicher SSP geschützt, hier aber ist jedoch noch nicht sichergestellt, daß sie auch bis zur
Beendigung der Ein-/Ausgabe-Operation im Seitenpuffer
SP gehalten werden. Das gleiche gilt auch für .Seitenrahmen im Seitenpuffer SP. die umgekehrt zum
Eintragen von Speicherseiten aus dem Seitenspeicher SSPnoch benötigt werden.
Wie dieser Blockierungsvorgang von Speicherseiten nun bei vorliegendem Arbeitsspeichersystem abläuft, ist
in Fig. 7 schematisch dargestellt. Der durch ein Signal
für einen Prozeßwechsel SPW angestoßene Mikroprozessor MP greift bei diesem Blockierungsvorgang zu
mehreren in Mikroprozessorregistern MP-R abgelegten Einträgen mit Basisadressen für Systemtabellen zu.
Dabei holt der Mikroprozessor MP aus einem dieser Register zunächst die Basisadresse HSAT-B für die
Seitenzuordnungs-Tabelle HSAT des Hauptspeichers HSP und greift dort mit Hilfe einer in einem
Adreßregister A DR stehenden reellen Speicheradresse RSNi zu der /-ten Eintragszeile dieser Systemtabelle zu.
In Fig. 7 ist dies schematisch so dargestellt, daß die Basisadresse HSAT-B der Seitenzuordnungstabelle
HSA T mit der reellen Speicherseitennummer RSNi zu einer vollständigen Speicheradresse ergänzt wird.
Aus der se adressierten Eintragszeile der Seitenzuordnungstabelle
HSAT, deren E/A-Bit vom Betriebssystem gleich 1 gesetzt ist, wird vom Mikroprozessor MP
zunächst ein Eintrag SPA entnommen. Dieser stellt zusammen mit einer in einem weiteren Mikroprozessorregister
MP-R stehenden Basisadresse SPAT-B für die Seitenzuordnungstabelle SPAT des Seitenpuffers SP
eine vollständige Speicheradresse für einen Eintrag im Seitenpuffer SP dar. In dieser so adressierten Eintragszeile der Seitenzuordnungstabelle SPA Tdes Seitenpuffers
SPwird das E/A-Bit nun durch den Mikroprozessor MPgesetzt und damit das Auslagern dieser Speichersei-
Il
te aus dem Seitenpuffer SP blockiert. Darüber hinaus wird aber auch noch im Adreßnpeicher ATM das
E/A-Bit durch den Mikroprozessor MP gesetzt. Die
Adresse für die entsprechende Eintragszeile dieses AdreOspeichers A TM ergibt sich aufgrund der Pro;:essornummer
PK und der in einem weiteren Mikroprozessorregister
MP-R stehenden Basisadresse PNT-B für die Prozeßnummerntabelle PNT, In dieser isi die Basisadresse
A TM-B für den AdreBspeicher A TM enthalten,
dessen entsprechende Eintragszeile, wie anhand von Fig. 2 erläutert, über eine Zwischenadresse ZAD
adressiert wird.
Der umgekehrte Vorgang des Freigebens blockierter .Speicherseiten nach dem Durchführen einer Hin/Ausgabe-Opera:ion
ist in Fig. 8 dargestellt. Hierbei wird vom Betriebssystem durch den Zentralprozessor die
Seiten/.iiordnungstabelle IISAT des Hauptspeichers
HSPadressiert und aufgrund der reellen Scitennummcr
RSN, eine Eintragszeile ausgewählt und in ihr das
Der Mikroprozessor MP, der die Seitenzuordnungstabelle SPAl des Seitenpuffer SP selbständig führt,
fragt diese daraufhin ab, welche Einträge durch ein gesetztes E/A-Bit gekennzeichnet sind. Aus den
gekennzeichneten Eintrags/eilen entnimmt er die reelle Seitennummer RSNund setzt diese mit der Basisadresse
HSAT-B für die Seitungszuordnungstabelle HSATdes
Hauptspeichers HSP zu einer vollständigen Speicheradresse zusammen und adressiert so eine Eintragszeile
in dieser Systemtabelle. Dor· wird das E/A-Bit ausgelesen. Ist es bereits rückgesetzt, wird in eier
Seitenzuordnungstabelle SPAT des Seitenpuffers SP durch den Mikroprozessor MP das RE/A-Bit gesetzt
und damit die Blockierung der entsprechenden Speicherseite des Seitenpuffers SP aufgehoben. Das
E/A-Bit im AdreBspeicher 4 7"V/ wird nicht geändert.
Dieser Eintrag im AdreBspeicher A TM wird erst beim Auslagern von Speicherseiten geändert.
Diese Vorgänge laufen für Ein-/Ausgabe- bzw. Seitenwechsel-Operationen in gleicher Weise ab. Nicht
mehr benötigte E/A-Speicherseiten werden erst dann in den Hauptspeicher HSP ausgelagert, wenn im Seitenpuffer
SP Speichemlatz benötigt wird. Schließlich ist
noch hinzuzufügen, daß nur bei den genannten Ursachen für einen Prozeßwechsel Speicherseiten im
Seitenpuffer SP blockiert werden müssen, während sonst sofort damit begonnen werden kann, den aktiven
Speicherbereich des Folgeprozesses einzustellen.
In den Fig. 9 und IO ist nun dargestellt, wie dieser
Vorgang bei einem Prozeßwechsel abläuft. Es müssen zunächst alle freigegebenen Seitenrahmen des Vorgängerprozesses
bezeichnet werden. Dies geschieht in den entsprechenden Eintragszeilen im Adreßspeicher .4 7"M.
Wie in F i g. 9 dargestellt, entnimmt der Mikroprozessor MPaus diesen Einträge« jeweils die Seitenpuffera^-esse
SPA, d. h. die Adresse einer Eintragszeile in der Seitenzuordnungstabelle SP,47"des Seitenpuffers SP für
die zu überschreibenden Speicherseiten, die reellen Seitennummern /?5/Vunddas W-BtL
Der Mikroprozessor MP holt dazu aus einem der
Mikroprozessor-Register MP-R die Basisadresse PNT-Bfür die Prozeßnummerntabelle PNTund liest aus
deren entsprechender Eintragszeile für den Vorgängerprozeß PRi die Basi: adresse A TM-B für die zu diesem
Prozeß gehörenden Einträge im Adreßspeicher -47M Sequentiell werden aus diesen die reelle Seitennummer
RSN, die Seitenpufferadresse SPA und das W-Bit in eine
Zeile eines Datenpuffers MP-P des Mikroprozessors
MP ausgelesen. Zugleich wird der gelesene Eintrag im Adreßspeicher ATMdurch den Mikroprozessor MPmh
dem Rücksetzen des V-Bits als ungültig gekennzeichnet. Damit sind die Informationen über die freizugebenden
Speicherseiten gewonnen.
In Fig. 10 ist nun einerseits dargestellt, ,vie dieses
Informationen weiterverarbeitet werden und andererseits, wie die Informationen über den aktiven Speicherbereich
des Folgeprozesses gewonnen werden. Zunächst ist zu unterscheiden, ob in die freigegebenen
Speicherseiten im Laufe der Bearbeitung des Vorgängerprozesses eingeschrieben wurde oder nicht. Der
Mikroprozessor Mf'Wcsl dazu sequentiell die Einträge
in seinem Datenpuffer MPPund überprüft das W-BiI.
rs.ir wenn dieses im Zustand »I« ist, muß die zugehörige
Speicherseite aus dem Seitenpuffer SP in den Hauptspeicher HSP übertragen werden, weil sich ihr
Inhalt geändert hat. Die beiden dafür notwendigen Speicheradressen, die Seitenpuffer- und die Hauptspeicherauresse,
werden, wie bereits mehrfach beschrieben, mit hier nun nicht mehr dargestellten Basisadressen
aus der Seitenpufferadres.se SPA bzw. der reellen Seitennummer RSNgebildet. Dann kann der Inhalt der
durch die reelle Seitennummer RSN definierten Speicherseite des Vorgängerprozesses vom vom Seitenpuffer
SP in den Hauptspeicher HSP transferiert werden.
Im logischen AbIa.if der Darstellung gemäß Fig. 10
ist nun dargestellt, deß sich daran die Bestimmung der Informationen über die einzustellenden Speicherseiten
des Folgeprozessts anschließt. Dies ist in diesem zeitlichen Ablauf jedoch nicht unbedingt notwendig,
weil die Bildung dieser Informationen an sich vom Auslagern der freigegebenen Speicherseiten in den
Hauptspeicher HSP unabhängig ist. Für die vom Mikroprozessor ,W/Pbenötigten informationen über den
Folgeprozeß 'vjrd vom Zentralprozessor ZP die
Basisadresse BPT-B für einen Steuerblock in der Prozeßsteuetblock-Tabelle PBT geliefert, da das Betriebssystem
der datenvenrbeitenden Anlage den Folgeprozeß bestimmt. Mit dieser Basisadressc kann
der Mikroprozessor MP zu dem so definierten Prozeßsteuerblock PBT-n zugreifen um in Fi & in
durch eine mit mp bezeichnete Steuerleitung anp :deutet
ist. Aus diesem Prozeßsteuerblock liest der Mikroprozessor MP die Prozeßnummer PR* des
Folgeprozesses, sowie die dort aufgelisteten reellen Seitennummern RSN'und trägt sie ebenfalls in seinen
Datenpuffer MP-P ein. Damit besitzt der Mikroprozessor auch die Informationen über den für den
Folgeprozeß einzustellenden aktiven Speicherbereich.
In Fig. rl ist dargestellt, wie dieser Vorgang der Einstellung des aktiven Speicherbereiches für einen
Folgeprozeß abläuft. Der Mikroprozessor MP liest sequentiell die Einträge seines Datenpuffers MP-P mit
den reellen Speicherseitennummern RSN*des durch die
Prozeßnummer PR bezeichneten Folgeprozesses aus und transferiert sie in eine Eintragszeile der Seitenzuordnungstabelle
SPA Toes Seitenpuffers Sf. Adressiert wird diese Eintragszeile mit der einen freigegebenen
Seitenrahmen im Seitenpuffer SP bezeichnenden Adresse SPA, die, wie in F i g. 9 dargestellt ist, ebenfalls
in einem Eintrag des Datenpuffers MP-P steht Dabei wird dieser Eintrag durch Setzen des V-Bits als gültig
bezeichnet- Parallel dazu muß die Seitenzuordnungstabelle HSA T des Hauptspeichers HSP vervollständigt
werden. In die mit einer reellen Seitennummer RSN*des
Folgeprozesses ermittelte Eintragszeile dieser Tabelle
wird vom Mikroprozessor MP die Seiteapufferadresse
SiM*dieser Speieberseite des Folgeprozesses eingetragen.
Nun fehlt nur noch die Ergänzung des Adreßspeichers ATM, Die Adv^ssen für die Eintragszeilen dieses
Speichers werden analog zu der Erläuterung in Fig.2 jeweils aus den virtuellen Adressen gebildet, die in der
Seitenzuordnungstabelle HSAT des Hauptspeichers HSP stehen. In die adressierten Einträge werden die
reellen Seitennummern RSN*bzw. die Seitenpuffer-
adressen SPA*der Speicherseiten des Folgeprozesses
durch den Mikroprozessor MP eingetragen und dann auch diese neuen Einträge durch Setzen des V-Bits als
gültig gekennzeichnet Analog zu dem Vorgang des Auslagerns von Speicherseiten läuft dazu parallel
während der Bearbeitung eines Prozesses die Einstellung der Speicherseiten im Seitenpuffer SP für den
Folgeprozeß durch Obertragen des Inhalts einer ausgewählten Speicherseite aus dem Hauptspeicher
HSP in den Seitenpuffer SP.
Hierzu S Blatt Zeichnungen
Claims (2)
- Patentansprüche;U Hierarchisch geordnetes Speichersystem for eine datenverarbeitende Anlage mit virtueller Adressierung, das einen peripher zugeordneten Seitenspeicher als Hintergrundspeicher und einen Arbeitsspeicher mit einem Hauptspeicher und einem Pufferspeicher geringer Kapazität und Zugriffszeit besitzt, gekennzeichnet durch einen als langsamen Speicher ausgebildeten Hauptspeicher (HSP) mit einer ausreichenden Speicherkapazität zum Speichern der aktuellen Speicherbereiche aller laufenden Prozesse, die im Multiprogrammbetrieb simultan verarbeitet werden, durch einen in der Speicherhierarchie zwischen den prozessornahen Pufferspeicher (CA) und den Hauptspeicher eingeschobenen und als schnellen Speicher ausgebildeten Seitenpuffer (SP), in dem neben speicherresidenten Systemfunktionen die aktuellen Speicherbereiche eines aktives Prozesses und seines Folgeprozesses in einem Bearbeitungszeitraum speicherbar sind und durch einen Mikroprozessor (MP) der selbständig, lediglich ausgelöst durch das Betriebssystem der datenverarbeitenden Anlage, den Speicherplatz im Seitenpuffer verwaltet und den Transport der Programmdaten zwischen dem Hauptspeicher und dem Seitenpuffer bei Prozeßwechseln steuert sowie durch einen Zentralprozessor (ZPjI dem ein Adreßspeicher (ATM) zugeordnet ist, der über ein Kanal werk (KW) über das benötigte Speicherdaten bei der Aktivierung eines Programmes in den Hauptspeicher (HSP) und den Seitenpuffer (SP) geladen werden, Zugsiff zu dem Seitenspeicher (SSP) hat und durch die Serienschaltung von Zentralprozessor (ZP) Puffersp* icher (CA) Seitenpuffer (SfJl Mikroprozessor (MP) und Hauptspeicher (HSP)
- 2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Hauptspeicher (HSP) als CCD-Speicher und der Seitenpuffer (SP) als MOS-Speicher ausgebildet ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2641722A DE2641722C3 (de) | 1976-09-16 | 1976-09-16 | Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller Adressierung |
US05/832,237 US4130870A (en) | 1976-09-16 | 1977-09-12 | Hierarchially arranged memory system for a data processing arrangement having virtual addressing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2641722A DE2641722C3 (de) | 1976-09-16 | 1976-09-16 | Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller Adressierung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2641722A1 DE2641722A1 (de) | 1978-03-23 |
DE2641722B2 DE2641722B2 (de) | 1981-02-05 |
DE2641722C3 true DE2641722C3 (de) | 1981-10-08 |
Family
ID=5988089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2641722A Expired DE2641722C3 (de) | 1976-09-16 | 1976-09-16 | Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller Adressierung |
Country Status (2)
Country | Link |
---|---|
US (1) | US4130870A (de) |
DE (1) | DE2641722C3 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5454536A (en) * | 1977-10-08 | 1979-04-28 | Fujitsu Ltd | Data processor |
DE2837241C2 (de) * | 1978-08-25 | 1982-05-06 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum Sichern von Daten gegen unberechtigten Zugriff |
US4277826A (en) * | 1978-10-23 | 1981-07-07 | Collins Robert W | Synchronizing mechanism for page replacement control |
US4290104A (en) * | 1979-01-02 | 1981-09-15 | Honeywell Information Systems Inc. | Computer system having a paging apparatus for mapping virtual addresses to real addresses for a memory of a multiline communications controller |
GB2052117B (en) * | 1979-07-04 | 1982-10-20 | Int Computers Ltd | Data processing systems |
US4354225A (en) * | 1979-10-11 | 1982-10-12 | Nanodata Computer Corporation | Intelligent main store for data processing systems |
JPS5764383A (en) * | 1980-10-03 | 1982-04-19 | Toshiba Corp | Address converting method and its device |
US4520441A (en) * | 1980-12-15 | 1985-05-28 | Hitachi, Ltd. | Data processing system |
US4410941A (en) * | 1980-12-29 | 1983-10-18 | Wang Laboratories, Inc. | Computer having an indexed local ram to store previously translated virtual addresses |
US4989137A (en) * | 1984-07-12 | 1991-01-29 | Texas Instruments Incorporated | Computer memory system |
EP0176941B1 (de) * | 1984-09-28 | 1989-08-09 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Löschen von Speichereinträgen in einem Adressumsetzungsspeicher |
ATE45826T1 (de) * | 1984-09-28 | 1989-09-15 | Siemens Ag | Datenverarbeitungsanlagen mit virtueller speicheradressierung fuer eine vielzahl von benutzern. |
JPS61190638A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 仮想計算機のフアイル制御方式 |
US4758951A (en) * | 1985-04-09 | 1988-07-19 | Tektronix, Inc. | Method for translating virtual addresses into real addresses |
US4774653A (en) * | 1985-08-07 | 1988-09-27 | Hewlett-Packard Company | Hybrid hardware/software method and apparatus for virtual memory address translation using primary and secondary translation buffers |
JPH06105435B2 (ja) * | 1985-10-25 | 1994-12-21 | 株式会社日立製作所 | 情報処理装置による記憶管理機構 |
US5317717A (en) * | 1987-07-01 | 1994-05-31 | Digital Equipment Corp. | Apparatus and method for main memory unit protection using access and fault logic signals |
US5269009A (en) * | 1990-09-04 | 1993-12-07 | International Business Machines Corporation | Processor system with improved memory transfer means |
US5943690A (en) * | 1997-04-07 | 1999-08-24 | Sony Corporation | Data storage apparatus and method allocating sets of data |
US6535917B1 (en) * | 1998-02-09 | 2003-03-18 | Reuters, Ltd. | Market data domain and enterprise system implemented by a master entitlement processor |
US8088006B2 (en) * | 2005-02-11 | 2012-01-03 | Neff Gregor N | Card game system and method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3412382A (en) * | 1965-11-26 | 1968-11-19 | Massachusetts Inst Technology | Shared-access data processing system |
US3461434A (en) * | 1967-10-02 | 1969-08-12 | Burroughs Corp | Stack mechanism having multiple display registers |
US3546677A (en) * | 1967-10-02 | 1970-12-08 | Burroughs Corp | Data processing system having tree structured stack implementation |
US3665487A (en) * | 1969-06-05 | 1972-05-23 | Honeywell Inf Systems | Storage structure for management control subsystem in multiprogrammed data processing system |
US3614745A (en) * | 1969-09-15 | 1971-10-19 | Ibm | Apparatus and method in a multiple operand stream computing system for identifying the specification of multitasks situations and controlling the execution thereof |
JPS5040738B1 (de) * | 1970-06-11 | 1975-12-26 | ||
US3737881A (en) * | 1972-04-13 | 1973-06-05 | Ibm | Implementation of the least recently used (lru) algorithm using magnetic bubble domains |
US3858182A (en) * | 1972-10-10 | 1974-12-31 | Digital Equipment Corp | Computer program protection means |
US4035778A (en) * | 1975-11-17 | 1977-07-12 | International Business Machines Corporation | Apparatus for assigning space in a working memory as a function of the history of usage |
-
1976
- 1976-09-16 DE DE2641722A patent/DE2641722C3/de not_active Expired
-
1977
- 1977-09-12 US US05/832,237 patent/US4130870A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4130870A (en) | 1978-12-19 |
DE2641722B2 (de) | 1981-02-05 |
DE2641722A1 (de) | 1978-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2641722C3 (de) | Hierarchisch geordnetes Speichersystem für eine datenverarbeitende Anlage mit virtueller Adressierung | |
DE2415900C3 (de) | Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen Rechenanlagen | |
DE2350215C2 (de) | Rechenanlage | |
DE2350884C2 (de) | Adreßumsetzungseinheit | |
DE2227882C2 (de) | Virtuelle Speicheranordnung | |
DE3151745C2 (de) | ||
DE69635865T2 (de) | Adressentransformation in einem cluster-computersystem | |
DE2241257B2 (de) | Datenverarbeitende Anlage | |
DE2617408A1 (de) | Datenverarbeitungsgeraet | |
DE3438869A1 (de) | Computersystem mit adressumwandlung | |
DE1524129A1 (de) | Datenverarbeitungssystem mit gemeinsamem Zugang | |
DE1956604A1 (de) | Datenverarbeitungsanlage mit einem Speichersystem | |
DE2302074A1 (de) | Speicherschutzanordnung in einem multiprozessorsystem | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
DE1549531A1 (de) | Digitale Rechenanlage | |
DE19848742C2 (de) | Registerumbenennung bei einem Prozessor, der Instruktionen ausserhalb der sequentiellen Reihenfolge bearbeiten kann | |
EP0075714B1 (de) | Onchip Mikroprozessorcachespeicher und Verfahren zu seinem Betrieb | |
EP0265636A1 (de) | Multiprozessor mit mehreren mit Cache-Speichern ausgerüsteten Prozessoren und einem gemeinsamen Speicher | |
DE3832758A1 (de) | Computerisierte arbeitsstation | |
DE2525287A1 (de) | Assoziativspeicher | |
EP1675010A2 (de) | Verfahren zur Aktualisierung von Einträgen von Adressumsetzpuffern in einem Mehrprozessor-Computersystem | |
DE10107102B4 (de) | Verfahren und Anordnung zur Instruktionswortgenerierung bei der Ansteuerung von Funktionseinheiten in einem Prozessor | |
DE2927451A1 (de) | Verfahren und vorrichtung zur gewaehrleistung der informationskohaerenz zwischen den vorspeichern und weiteren speichern eines informationsverarbeitungssystems mit mehrfachverarbeitung | |
EP0556430B1 (de) | Verfahren zur Steuerung eines Peripheriesystems | |
DE3903066A1 (de) | Datenverarbeitungssystem mit cache-speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |