DE2556357A1

DE2556357A1 - Adressiereinrichtung

Info

Publication number: DE2556357A1
Application number: DE19752556357
Authority: DE
Inventors: Edward George Drimak; Thomas Arthur Metz
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-06-06
Filing date: 1975-12-13
Publication date: 1976-12-16
Also published as: JPS51150242A; GB1529917A; US4020470A; FR2314536A1

Description

2iiutlich.es Ak ten ζ eichen.

Neuanme lduny

Aktenzeichen der Anmelder in: EN 974 033

Adressiereinrichtunq

Die Erfindung betrifft eine Adressiereinrichtung für einen Arbeitsspeicher in einer Datenverarbeitungsanlage, dessen Speichersteilen eine Vielzahl von Infon.iationsbytes speichern.

Der Zugriff bei bekannten Arbeitsspeichern erfolgte bisher jeweils zu einer ganzen Speicherzeile, d.h. zu allen in dieser Zeile (Speicherstelle) gespeicherten Informationsbytes. In Arbeitsspeichern, die aus einer Vielzahl von Speicherchips aufgebaut sind- wird dabei jeweils eine ganze logisch zusammenhängende Speicherstelle ausgelesen, ürn den Bedarf nach einer variablen Informatiorismenge bei einem einzigen Zugriff zum Arbeitsspeicher zu decken, ist man auch dazu übergegangen, zugleich zwei Speicherzeilen des Arbeitssspeichers auszulesen. Um einen solchen parallen Zugr-iff zu zwei Speicherzeilen durchführen zu können, sind zwei getrennte Zugriffseinrichtungen notwendig, von denen jede bei einer Leseoperation eine Zeile des Speichers ausliest. Durch die notwendige Duplizierung der Zugriffseinrichtungen kommt diese Methode sehr teuer.

609851/0941

25563b?

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Adressiereinrichtung für einen Arbeitsspeicher anzugeben, mit der ein gleichzeitiger Zugriff zu verschiedenen Speicherctellen des Arbeitsspeichers möglich ist.

Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruches beschriebenen Merkmale gelöst.

Dadurch daß bei einem einzigen Zugriff zum Arbeitsspeicher die ausgelesenen Datenbytes teilweise von einer ersten Speicherstelle j und teilweise von einer zweiten Speicherstelle stammen- wird eine ■ größere Flexibilität bei der ausgelesenen Datenmenge erzielt. Die-* se Möglichkeit ist besonders dann vorteilhaft,, wenn aus dem Arbeitsspeicher Hauptspeicheraäressen ausgelesen werden, die aus ^; einer Blockbezeichnung und einer Byteverschiebung bestehen,, wie es bei der virtuellen Speicheraöressierung allgemein üblich ist. Hierbei tritt nämlich oft der Fall auf, daß sich mehrere aufeinanderfolgende Zugriffe zu Daten innerhalb desselben Informationsblocks im Hauptspeicher beziehen. Zur Angabe der aufeinanderfolgenden Hauptspeicheradressen wäre in diesem Falle also nur die einmalige Angabe der Blockbezeichnung und die aufeinanderfolgenden Angaben der Byteverschiebungen notwendig. Nach der Erfindung ist es möglich, die Blockbezeichnung (Segmentnamen) in einer einzigen Speicherzeile zu speichern und zu adressieren sowie die Verschiebungsadressen in zusätzlichen Speicherzeilen zu speichern und aufeinanderfolgend zu adressieren. Auf diese Weise wird für die zweite und die darauffolgenen Hauptspeicheradressen innerhalb desselben Speicherblocks Speicherraum im Arbeitsspeicher eingespart _f da die Blockbezeichnung nur einmal gespeichert werden muß.

609851/0941

EN 974 033

Die Erfindung soll nun anhand eines Ziusführungsbeispielen näher beschrieben v/erden. Es zeigen:

Fig. 1 einen bekannten Arbeitsspeicher ,·

Fig. 2 einen erfindungsgemäßen Arbeitsspeicher,

Fig. 3 eine andere Darstellung des erfindungsge-

mäßen Arbeitsspeicher _f.

Fig. 4 eine Steuereinrichtung für die in Fig. 3

gezeigte Adressierung und

Fig. 5 eine Mikrowortsteuerung.

In Fig. 1 ist die logische Anordnung- eines bekannten Arbeitsspeichers dargestellt. Der gezeigte Speicher weist pro Zeile 16 I3ytes auf und enthält 64 solcher Zeilen. Eine bevorzugte Verwendung eines solchen Arbeitsspeichers besteht in der Spei~ cherung von Hauptspeicheradressen. So ist z.B. in der Zeile 100 der Name eines Steuerblocks in den Bytes 2 bis 7, die mit H bezeichnet sind, gespeichert. In weiteren Bytes 8 -- B ist eine Verschiebeadresse innerhalb dieses Steuerblocks gespeichert,, die mit d1 in Fig. 1 bezeichnet ist. Die weiteren Zeilen dieses Speichers enthalten, wie gezeigt, dieselbe Blockadresse,- jedoch verschiedene Verschiebungsadressen d2 und d3 in den Zeilen 101 und 102. Bei einem Zugriff zu diesem Speicher wird irgendeine der gezeigten Zeilen in das B-Register 103 zur weiteren Verwendung ausgelesen.

Die Nachteile der in Fig. 1 gezeigten Adressierung sind deutlich. Beim Zugriff nämlich zu aufeinanderfolgenden Informationen innerhalb desselben Steuerblocks H ist nur die Verschiebungsadresse d veränderlich, während der Wert H gleich bleibt. Da in Fig. 1 aber die sechs Bytes_/ die den Wert H angeben, in jeder Zeile

609851/0941

EK 974 033

des Speichers wiederholt v/erden müssen, wird wertvoller Spciclierraum vergeudet. Andererseits ist jedoch die vollständige aus den gezeigten zehn Bytes bestehende Hauptadresse notwendig, um vom Register 103 aus den Hauptspeicher adressieren zu können.

j Die Organisation eines Arbeitsspeichers ncich der vorliegenden Erfindung ist in Fig. 2 näher gezeigt. In der Speicherzeile 100 wird der Segmentname (H) in den Bytes 2 bis 7 gespeichert. Eine Adressenverschiebung innerhalb dieses Segmentes ist z.B. in der Zeile 104 gespeichert (Adressenverschiebung d4). Nach der vorliegenden Erfindung ist es möglich, die Bytes 2 bis 7, d.h. den Segmentnamen aus der Zeile 100 und die Bytes 8 bis B, d.h. die Adressenverschiebung innerhalb des Segmentes aus der Zeile 104 in das Register 103 auszulesen. Dieses B-Register enthält danach Daten von zwei verschiedenen Speicherzeilen im Arbeitsspeicher. Hierbei ist zu beachten,- daß in der Zeile 104 der Segmentname H nicht nochmals gespeichert ist, und daß daher die Bytes 2 bis 7 in Zeile 104 zur Speicherung von anderen Daten als dem Segmentnamen H frei sind.

In Fig. 3 ist eine vereinfachte Darstellung des Arbeitsspeichers gezeigt. Zur Speicherung einer Speicherzeile sind acht einzelne Speicherchips 300 bis 307 vorgesehen,, von denen jedes zwei Datenbytes aufnehmen kann. Der Übersichtlichkeit halber sind in Zeile 100 die beiden Chips 304 und 305 zur Speicherung der Bytes 8 bis B nicht gezeichnet. Dafür sind in der Zeile 104 nur die beiden Chips 312 und 313 zur Speicherung der Datenbytes 8, 9, A und B gezeigt. Der Zugriff zu den Chips 300 bis 303, 306 und 307 erfolgt über das Adressenkabel 200 und zu den Chips 312 und 313 über das Adressenkabel 204. Wenn also bei einem Speicherzugriff beide Adressenkabel 200 und 204 durchgeschaltet werden, werden damit die Bytes 0 bis 7 und C bis F aus der Zeile 100 und die Bytes 8 bis B aus der Zeile 104 ausgelesen. In das Ausgangsregister 103 werden also der Segmentname H aus der Zeile 100 und die Verschiebungsadresse d aus der Zeile 104 geladen.

609851 /0941

EN 974 033

Aus Fig. 3 und den vorherigen Ausführungen ist deutlich, daß für jede Zeile des Arbeitsspeichers zwei Adressenkabeln vorgesehen sind. Eines um zu den Bytes 0 bis 7 und C bis F zuzugreifen und das andere für einen Zugriff zu den Bytes 8 bis B. Je nachdem, welches oder welche Adressenkabel zum Arbeitsspeicher durchgeschaltet werden, kann also eine beliebige Kombination der cenannten Bytegruppen aus den 64 Zeilen des gezeigten Arbeitsspeichers gleichzeitig ausgelesen werden.

In der in Fig. 3 gezeigten Ausführungsform speichert jedes Chip zwei Bytes, d.h. 18 Bits in horizontaler Richtung. Der Arbeitsspeicher v/eist also acht Chips, d.h. 1G Bytes in horizontaler Richtung auf. Bei Verwendung von mehr Chips in einer Speicherzeile würde naturgemäß eine größere Speicherkapazität erzielt werden, doch würde andererseits die Arbeitsgeschwindigkeit des

Speichers sinken. Die genannten Zahlen stellen einen für die j meisten Anwendungsfälle günstigen Kompromiß dar,

Genauso wie abweichend, von gezeigten Ausführungsbeispiel eine j andere Anzahl von Chips in einer Speicherseile gewählt werden | kann,- ist auch eine andere Aufteilung der Seile in die beiden Bytegruppen denkbar. In Fig. 3 ist es z.B. nicht möglich, eine zweite Bytegruppe zu wählen, die aus den Bytes 7 bis B bestehen würde, da die Grenze zwischen den beiden Bytegruppen quer durch ein Chip, im vorliegenden Falle durch das Chip 303 verlaufen würde. Da also die beiden Bytes 5 und 7 auf dem gleichen Chip gespeichert sind, kann die eine Bytegruppe nicht mit dem Byte enaen und die andere nicht mit dein Byte 7 beginnen.

In der in Fig. 3 gezeigten Ausführungsform sind jedoch Grenzen zwischen den beiden Bytegruppen möglich, die zwischen zwei angrenzenden Chips verlaufen.

609851/0941

EU 974 033

So würde ζ.B ein Zugriff zu den Bytes 0 und 1 der Speicherzeile 100, zu den Bytes 2 und 3 der Speicherseile 104, zu den Bytes 4 und 5 von der Zeile, zu den Bytes 6 und 7 von der Zeile 104 und zu den restlichen Bytes von einer der beiden Zeilen je nach IJeJiI erfolgen. Das genannte Beispiel zeigt die allgemeine Mö«jlichi-.iit : der Zugriffsaufteilung, d.h. einer gespaltenen Adressierung von zv/ei verschiedenen Speicherzeilen.

' Fig. 4 zeigt die Steuerexnrxchtungen zur Adressierung des Arbeits-, Speichers, während Fig. 5 eine Möglichkeit für ein zur Steuerung ! geeignetes Hikrowort zeigt. Das iiikrowort enthält die Angaben i darüber, in welcher Zeile des Speichers der Segnientnamon und j in welcher Zeile die Adressenverschiebung gespeichert ist. Das

aus fünf Bits bestehende Byte 2 in Fig. 5,- das mit X bezeichnet j ist, gibt an, zu welcher der 64 Zeilen zugegriffen werden soll. ' um den Segmentnamen zu halten, während das ebenfalls aus fünf :Bits bestehende Byte 1, das mit Y bezeichnet ist? angibt, zu j welcher der 64 Zeilen des Speichers zugegriffen werden soll, I um die Verschxebungsangabe zu erhalten.

j Wie in Fig. 4 gezeigt ist, werden die Mikroworte im Steuerspeicher

400 gespeichert und von dort bei Bedarf in das Steuerregister

401 ausgelesen. Der Decodierer 402 decodiert die X-Angabe und schaltet eines der 64 Tore 403 durch, wodurch ein Zugriff zu den Bytes 0 bis 7 und C bis F in Übereinstimmung mit Fig. 3 ermöglicht wird.

Auf ähnliche Weise wird die aus den fünf Bits bestehende Angabe Y im Decodierer 404 decodiert und schaltet eines der Tore 405 durch, wodurch die Bytes 8 bis B ausgelesen werden können. '■

609851/0941

EN 974 033

Die Adressen X und Y können natürlich auch zu einer indirekten Adressierung in der Form verwendet werden, daß die Adressen X und Y als Indizes verwendet werden und eines von mehreren Indexregistern auslesen. In allgemeiner Form zeigt Fig. 4 somit die Möglichkeit, den Zugriff zum Arbeitsspeicher über zwei Gruppen ; von Adressenleitungen zu steuern.

_: Das in Fig. 5 gezeigte Mikrowort weist vier Bytes auf. Im Byte des Mikrowortes ist ein mit WT bezeichnetes Feld vorgesehen, das die Worttype angibt. Wenn z.B. die ersten beiden Bits des Feldes

; WT 10 sind, kann damit der Typ Speicherwort angegeben werden, der einen Zugriff zum Hauptspeicher verlangt. Sind die beiden ersten

'. Bits dieses Feldes beide O, wird eine arithmetische Operation

■ verlangt. Sind die beiden Bits 01. kann damit eine Übertragungsbzw. Verschiebeoperation angegeben werden und schließlich kann durch die Kombination 11 eine Verzweigungsoperation angegeben werden. Das Feld £TL wird zu Steuerzwecken verwendet.

ι In dem in Fig. 5 gezeigten und aus 4 Bytes bestehenden Mikrosteuerwort kann z.B. im Byte 0 angegeben werden, daß eine gespaltene Adressierung durchgeführt werden soll. Dabei wird die X-Adreßangabe vom Byte 2 und die Y-Adreßangabe vom Byte 1 des Steuerwortes ausgelesen. Mit Hilfe des Steuerwortes kann auch gefordert werden, daß eine ungespaltene Adressierung durchgeführt wird, d.h. daß sowohl die H-Information als auch die d-Information von derselben Speicherzeile ausgelesen werden. Diese Adressierungsmöglichkeit kann in Fig. 4 auf die Weise berücksichtigt ι werden, daß der Decodierer 402 nicht nur mit den Torschaltungen j 403, sondern auch mit den Torschaltungen 405 und der Decodierer ^!nicht nur mit den Torschaltungen 405 sondern auch mit den Tor- ' schaltungen 403 verbunden wird.

609851 /0941

EN 974 033

Die Erfindung liefert auch Zeitvorteile bei der Adressierung des Arbeitsspeichers. Beispielsweise kann ein Ilaschinenzyklus von 132 ns betrachtet v/erden, der in sechs gleiche Taktstücke von je 22 ns aufgeteilt sinu. Die ersten beiden Taktstücke können dabei immer für Lesezugriffe zum Arbeitsspeicher und die nächsten beiden Taktstücke für SpeicherZugriffe benutzt werden. Hierbei kann die Speicherstelle, in die eingeschrieben wird, im vorhergehenden Maschinenzyklus definiert werden. Die letzten beiden Taktstücke können z.B. zu einer Schreiboperation verwendet v/erden, in der z.B. die im Arbeitsspeicher gespeicherte Kauptspeicheradresse fortgeschrieben wird. Während der ersten beiden Taktstücke werden somit Daten ausgelesen, während der nächsten beiden wird eine Konstante addiert und während der letzten beiden werden die Daten in den Arbeitsspeicher zurückgeschrieben. Im nächsten Maschinenzyklus ist somit die fortge schriebene Hauptspeicheradresse im Arbeitsspeicher verfügbar.

Es ist einleuchtend, daß die vorgehend beschriebene Fortschreibe- !methode nicht in einem Maschinenzyklus durchgeführt werden könnte, wenn nicht gleichzeitige Speicherzugriffe nach der vorliegenden 'Erfindung möglich wären.

609851 /0941

EW 974 033

Claims

- 9 ■■
PATE N T A I* S P R Ü C E L·

Adressiereinrichtung für einen Arbeitsspeicher einer Datenverarbeitungsanlage, in dessen Speicherstellen eine Vielzahl von Informationsfoytes gespeichert ist, dadurch gekennzeichnet, daß pro Speicherstelle mehrere Adressierleitungsbündel (200, 204) vorgesehen sind, die jeweils eine Gruppe der in einer Speicher stelle gespeicherten Bytes adressieren und daß Steuereinrichtungen (400 bis 405) vorgesehen sind, die ein oder mehrere Adressierleitungsbündel von einer oder mehreren Speicherstellen derart auswählen, daß insgesamt eine der Gesamtanzahl pro Speicherstelle entsprechende Anzahl Bytes ausgelesen wird.
2. Adressiereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtungen einen Mikropro-grammsteuerspeicher (400), Decodiereinrichtungen (402, 404) zur Decodierung der die betreffenden Gruppen von Bytes angebenden Adressen und Torschaltungen (403, 405) zur Aktivierung der betreffenden Adressierleitungsbündel enthalten.
3. Adressiereinrichtung nach Anspruch 1, dadurch gekennzeichnet,daß in jeder Speicherstelle (Zeilen 100, 104, Fig. 2) des Arbeitsspeichers die Bezeichnung (H) eines Informationsblockes (Segment) im Hauptspeicher und eine Verschiebungs-Ädresse (d) innerhalb des Blockes gespeichert werden_f derart, daß bei aufeinanderfolgender Speicherung von Adressen innerhalb desselben Blocks die Blockbezeichnung (H) nur einmal von einem ersten Leitungsbündel und die jeweiligen Adressenverschiebungen innerhalb des Blocks (d) von den jeweiligen zweiten Leitungsbündel der Speicherstellen adressiert werden.

609851/0941

EN 974 033

Adressiereinrichtung nach Anspruch 3,- niifc einen aus Speicherchips aufgebauten Arbeitsspeicher; die jev?eils zwei Bytes einer Speicherstelle speichern,- dadurch ge kennzeichnet,- daß für jeweils ein oder mehrere Chips (Fig. 3) ein Leitungsbüiidal vorgesehen ist.

Adressiereinrichtung nach Anspruch 2, dadurch gekannzeichnet, daß in eineia Mikrowort (Fig. 5) Angaben darüber enthalten, sind, daß eine Auswahl von zu verschiedenen Speicherstellen gehörenden Leitungsbündel erfolgen soll (gespaltene Adressierung) und daß in Adressierfeldern (X, Y), deren Anzahl gleich ist der Anzahl ver wendeten Leitungsbündel pro Speicherstelle? Angaben enthalten sind, welche Speicherstelle (Zeile) von den einzelnen Adressierleitunc^sbündeln adressiert worden soll.

Adressiereinrichtung nach Anspruch 1, dadurch geLenn zeichnet, daß in einem einzigen Maschiiienzyklus zwei Speicherzugriffe ausgeführt v/erden, derart,- daß die in einem ersten Zugriff durch ein erstes Adressierleitungs·- bündel ausgelesenen Adressendaten verarbeitet v/erden und daß die solcherart fortgeschriebenen Daten in einem zweiten Speicherzugriff unter Verwendung eines zweiten Adressierleitungsbündel in den Speicher zurückgeschrieben werden.

609851/0941

EN 974 033

Leerseite