DE2551741A1 - Datenverarbeitungseinrichtung - Google Patents

Datenverarbeitungseinrichtung

Info

Publication number
DE2551741A1
DE2551741A1 DE19752551741 DE2551741A DE2551741A1 DE 2551741 A1 DE2551741 A1 DE 2551741A1 DE 19752551741 DE19752551741 DE 19752551741 DE 2551741 A DE2551741 A DE 2551741A DE 2551741 A1 DE2551741 A1 DE 2551741A1
Authority
DE
Germany
Prior art keywords
address
command
bal
return
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752551741
Other languages
English (en)
Inventor
Saburo Dipl Ing Kaneda
Koichi Dipl Ing Tokura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2551741A1 publication Critical patent/DE2551741A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/264Microinstruction selection based on results of processing
    • G06F9/267Microinstruction selection based on results of processing by instruction selection on output of storage

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

PATENTANWÄLTE 2 5 51/41
DR. CLAUS REINLÄNDER DIPL.-IN3. KLAUS BERNHARDT
D-8 München 60 · Orthstraße 12 · Telefon (089) 832024/5 Telex 5212744 · Telegramme Interpatent
6/219
FUJITSU LIMITED
1015» Kamikodanaka Nakahara-ku, JKawasaki Japan
Datenverarbeitungseinrichtung
Priorität: 26. November 1974- Japan 49-137561
Die Erfindung betrifft ein Verarbeitungsanschlußsteuersystem für eine Datenverarbeitungseinrichtung, und insbesondere ein Verarbeitungsanschlußsteuersystem für eine Datenverarbeitungseinrichtung, in der eine Steuerung derart ausgeführt wird, daß eine Adresse, zu der die Hauptroutine (Hauptprogramm) zukünftig zurückgeführt wird, sichergestellt wird, wenn eine Ausführung von der Verarbeitungshauptroutine zu einer Unterroutine verzweigt wird. Die Rückkehradresse wird jedoch nicht auf einer Eins-zu-Eins-Basis ausgeführt, sondern es können verschiedene Rückkehradressen zur selben Zeit ausgewählt werden, wobei nur eine der Adressen unter diesen durch einen Befehl ausgewählt werden kann.
In einem Mikroprogrammcomputer ist bisher ein Mikrobefehl, der mit BAL (Verzweigung und Anschluß) bezeichnet wird, zum Verzweigen von der Hauptroutine zur Unterroutine eingeführt worden. Dieser Befehl wird verwendet, um die Rückkehradresse sicherzustellen, die zum Rückführen der Hauptroutine verwendet wird, wenn die Verzweigung von der Hauptroutine zur Sub-Routine ausgeführt wird, und somit kann die Hauptroutine wieder gestartet werden, indem die sichergestellte Adresse mit einem weiteren Befehl beider Abgabe der Subroutine
609823/0660
zu einem Adressenregister rückgeführt wird, wenn eine Rückführung zu der Eauptroutine von der Subroutine ausgeführt wird.
Bisher ist die Rückkehradresse, die durch den Befehl spezifiziert worden ist, auf der Eins-zu-Eins-Basis bestimmt worden. Deshalb tritt eine Begrenzung der Zuordnung der Adressenlage des Mikrobefehls innerhalb des Steuerspeiehers auf und als Ergebnis ist es schwierig, den Steuerspeicher wirksam zu verwenden, was zu einer unwirtschaftlichen Ausnutzung des Speichers führt.
Die Aufgabe der Erfindung besteht darin, diesen Nachteil zu vermeiden und die Mehrzahl der Rückkehradressen durch Befehle auszuwählen. Aus diesem Grund wird das Verarbeitungsanschlußsteuersystem bei einem Datenverarbeitungssystem angewendet, das die Verarbeitungen durch Ausführen der Hauptroutine und der Unterroutine durchführt, wozu die Erfindung vorsieht, daß ein Inderungsbitfeld zum Befehlen der Änderung der Rückkehradresse in dem Befehl vorgesehen ist, wodurch die Rückkehradresse sichergestellt wird, wenn eine Ausführung von der Hauptroutine zur Subroutine abzweigt, um die Hauptroutine zurückzuführen. Gleichzeitig ist eine Änderungseinrichtung vorgesehen, die das spezifizierte Bit der Rückkehradresse gemäß dem Befehl von dem Feld ändert, wodurch eine Rückführung zu der Hauptroutine für die Rückkehr*- adresse ausgeführt wird, die über die Änderungseinrichtung erhalten worden ist.
Ein bekanntes Beispiel und die Erfindung werden anhand der Zeichnung beschrieben, wobei ein Beispiel eines Systems gezeigt ist, bei dem vier Mikrobefehle gleichzeitig ausgelesen werden und dann nur einer unter diesen ausgewählt wird. In der Zeichnung sind
Fig. Λ eine Darstellung eines Beispiels der Ausbildung eines Steuerspeichers,
Fig. 2 eine Darstellung eines Beispiels einer Ausbildung einer Ausführungsform eines Bits des Mikrobefehls,
6098 23/0660
Fig. 3 eine Darstellung zur Erläuterung des Konzepts des Verfahrens zum Sicherstellen und Rückstellen der Rückkehradresse bei der Erfindung,
Fig. 4- eine Darstellung einer Ausbildung eines Bits einer Ausführungsform des BAL-Befehls, der bei der Erfindung verwendet wird, und
Fig. 5 ein Schaltbild einer Ausführungsform des Verarbeitungsanschlußsteuersystems nach der Erfindung.
Wenn bei dem Steuerspeicher CS nach Fig. 1 eine bestimmte Adresse gegeben wird, wird eine entsprechende horizontale Reihe (vier Worte) gleichzeitig ausgelesen. Jedes der vier Worte ist jeweils ein unabhängiger Mikrobefehl, siehe Fig. Welcher Mikrobefehl verwendet werden soll, wird durch den Abschluß des vorangehenden Mikrobefehls bestimmt. Dann wird dieser durch die Operation eines Tores ausgewählt und verwendet, nachdem er in dem Datenregister gespeichert worden ist. Wenn also ein bestimmter Mikrobefehl in das Datenregister eingesetzt worden ist, da dieser Befehl die nächste Adresse enthält, wie bei NXAD in Fig. 2 gezeigt ist, wird ein Zugriff zu den vier Worten in dem Adressenregister auf einmal ausgeführt.
Diese Zugriffsoperation wird parallel mit der Ausführung des derzeitigen Mikrobefehls durchgeführt.
Falls der als nächstes aus zuführende Mikrobefehl ohne Rücksicht auf das Ausführungsergebnis des vorhandenen Mikrobefehls bestimmt wird, wenn der vorhandene Mikrobefehl abgeschlossen ist (zu dieser Zeit wird ein Auslesen von dem Steuerspeicher CS abgeschlossen), wird nur einer unter den vier ausgelesenen Befehlen unter Verwendung der Information A und B, siehe Fig. 2, ausgewählt und dann in das Datenregister als nächster Mikrobefehl eingesetzt. Falls zusätzlich der nächste Mikrobefehl aus den verschiedenen Befehlen durch das Ausführungsergebnis des vorhandenen Mikrobefehls ausgewählt werden muß, kann ein geeigneter Befehl durch Ändern der Information A und B gemäß dem Ausführungsergebnis
6098 23 /OS-S-Q
25 517 Al
des vorhandenen Befehls ausgewählt werden. Allerdings sollen die verschiedenen, der Auswahl unterzogenen Mikrobefehle innerhalb der vier Vorte einer horizontalen Reihe liegen. Bei diesem Verfahren besteht ein Vorteil darin, daß ein Vorabruf des Befehls auch bei der Bedingungsverzweigung möglich ist. Darüber hinaus wird es im Falle der Verzweigung zu der Subroutine, wenn der BAL-Befehl in der Hauptroutine auftritt, notwendig, die Rückkehradresse sicherzustellen, um den Befehl der Hauptroutine nach dem Abschluß der Unterroutine zurückzuführen. Nachfolgend wird das Verfahren beschrieben, mit dem die Rückkehradresse erhalten wird. Im Falle des BAL-Befehls ist der nächste Adressenteil NXAD nicht die Rückkehradresse, sondern die verzweigte Adresse. Die Rückkehradresse kann also nicht von dem BAL-Befehl befohlen werden. Aus diesem Grund sind bei dem bekannten Verfahren die Wortlage des BAL-Befehls und die Rückkehrbestimmung festgelegt, beispielsweise wird der BAL-Befehl in der Vortlage AB=OO bestimmt, siehe Fig. 1, während der Befehl der Rückkehrbestimmung für den BAL-Befehl in der Wortlage AB=IO in derselben Reihe bestimmt wird. Wenn bei diesem Verfahren die Adresse, welche den BAL-Befehl gegeben hat, d.h. nur die nächste Adresse NXAD des Mikrobefehls vor dem BAL-Befehl, nachfolgend als früherer ■ BAL-Befehl bezeichnet, sichergestellt worden ist, kann die Rückkehrbestimmung in der Wortlage AB=IO der Adresse spezifiziert werden, wodurch die Verarbeitung und Hardware-Ausbildung einfach werden. In dem Fall, in dem Jedoch die Wortlagen des BAL-Befehls und des Mikrobefehls der Rückkehrbestimmung festgelegt sind, wie .oben erläutert wurde, wird die Adressenzuordnung für den Mikrobefehl (das heißt, welcher Befehl in welcher Lage in dem Steuerspeicher gespeichert werden soll) schwierig oder in einigen Fällen nimmt, da die Wortlage AB=OI oder 11 der Adresse einschließlich des BAL-Befehls nicht verwendet werden kann, der Speicherausnutzungsgrad ab. Die Erfindung soll ermöglichen, den BAL-Befehl und den Mikrobefehl der Rückkehrbestimmung in irgendeiner Wortlage zu speichern, wenn sie
6098 23/ OS=S18O oft
sich in demselben Reihe befindenfund für diesen Zweck werden eine Information zum Indern der Adresse, welche den BAL-Befehl gegeben hat, d.h. die; nächste Adresse NXAD des fEuhgipen BAL-B§f@hl§f und eine (zu ändernde) Information AB in dem BAL^;Be.f@htl Yqrge.seh.en und die Adresse (einschließlich A und B), w^-l-ehe. den B.AL,-]3efehl gegeben hat, wird weite? geändert und sichergestellt, wenn die Sicherstellung der Bückkehradresse ausgeführt wird.
Unter Bezugnahme auf Fig. 3 wird angenommen, daß der Befehl, der in der Adresse 4c< gespeichert worden ist, in das Datenregister eingesetzt wird und daß dieser Befehl der BAL-Befehl ist. Dieser BA-LrBefehl wird mit der Sprungadresse β in dem nächsten Ad:pessenbezeichnungsfeld versehen und dadurch vfird die ifpn der Adresse/3 beginnende Subroutine ausgeführt. Zu dieser Zeit wird die Rückkehradresse zum zukünftigen Rückführen zu. der Hauptroutine sichergestellt. Bei der Erfindung wird insbesondere die durch M-^+ K (K=O,1,2,3) gegebene Adresse als Rückkehradresse sichergestellt. Hierbei isj; 4<X die Adresse in der Hauptroutine, die den BAL-befehl sp§iGhe.r.t ? und E wird als einer der Werte O, 1, 2, 3 durch in der Figur dargestellte JLnderungsbits MA und MB bestimmt,
Higrfür kfiTffl durch Bezeichnen der Änderungsbits MA und MB iji d@ja gALrBffehl eine der Rückkehradressen 4<X., 4(X + 1,
BAL-Befehlsf
Adresse). Auswählen
f Fig. § wird eine Verfahren zum A &JB j.g f^ßi 1 'gfzjiigtfn Ye^^bfituag erläutert?
BAL-Befehl, siehe Pig. 2, in das Datenregister in der Hauptroutine eingesetzt wird.
In Pig· 5 bezeichnen 1 einen Steuerspeicher, 2 ein Datenregistei?! in das ein ausgewählter Mikrobefehl eingesetzt wird, 5 fiRSh A-B-yerzweigungsbestimmungskreis, der den Befehl bestimmt? um gemäß dem Maschinenzustand nur einen von vier Mikrobefehlen auszuwählen, die gleichzeitig von dem Steuerspeicher 1 ausgelesen werden, G Torschaltungen, von denen eine gemäß dem Befehl von dem A-B-Verzweigungsbestimmungskreis 3 eingeschaltet wird, 4 ein Sicherstellungs- und Bückstellungsadressenregister, in das eine Adresse eingesetzt wird, wenn die Adressensicherstellung oder die Adressenrückstellung ausgeführt wird, 5 und 6 Bitänderunggsteuerkreise, die jeweils einen Exklusiv-QBER-Kreis enthalten, 7 eine Sicherstellungsspeichervorrichtung, in der die Eückkehradresse gespeichert wird, 8 einen Dekodierer, der. die Inhalte des Befehlskodefeldes OP CODE des
Mikrobefehls und das Steuerbitfeld GONTL, das in das Datenregis.trer 2 eingesetzt ist, dekodiert, 9 und 10 UND-kreise und11 und 12 ODER-Kreise. Im Falle eines üblichen Mikrobefehls wird nicht der BAL-Befehl in das Datenregister eingestellt, vielmehr werden die Inhalte des Instruktionskodefeldesι OP COpE und des Steuerbitfelds CONTL durch den Dekodierer § dekodiert und als Steuersignal verwendet.
Das nächj-ge, ^dEe.^senb^zfichnungsfeld NXAD des Befehls
füje dpn Ziigpiff
& SrBB zu d g
und der Bf^tajpungskreis f. ist zu d§m ?9? S ?14 geben. In
m fail wi
dem §||§ug£§p,§iGhejE 1
W& M? 8ifl§? Wi^? i|3.fifP· W^?^ ^urch dgn
§§9§2§/Q§§Q
Auswahlbef ehl ausgewählt und in das Datenregister 2 eingesetzt. Dadurch wird die Verarbeitung fortgesetzt.
Wenn der BAL-Befehl eingesetzt wird, siehe Fig. 5» wird die Kopfadresse Λ der Subroutine in das nächste Adressenbezeichnungsfeld lÖtAD, siehe Fig. 3» eingeschrieben und nachfolgend wird der anfängliche Befehl der Subroutine durch die Adresse/3 ausgelesen. Auf diese Weise wird die Verarbeitung der Subroutine fortgesetzt.
In dieser Figur ist die Ausbildung des Mikrobefehls bezüglich der Vorabrufsverarbeitung zur Vereinfachung der Beschreibung weggelassen. Der frühere BAL-Befehl, der in das Datenregister 2 eingesetzt worden ist, bevor der BAL-Befehl in das Datenregister 2 eingesetzt worden, wird durch die Adresse 4<* (Fig. 5) in dem nächsten Adressenbezeichnungsfeld KXAD befohlen, um den BAL-Befehl in das Datenregister 2 einzusetzen. Zusätzlich wird der Inhalt 40^ in das Sicherstellungs/Rückstellungsadressenregister 4- eingesetzt. Darüber hinaus werden die A-B -Verzweigungsadressenbits A und B (A-B -Verzweigungsadressenbits, die den BAL-Befehl ausgewählt haben), die durch die Bedingungsfelder A-BR und B-BE des früheren BAL-Befehls und den Maschinenzustand bestimmt worden sind, als untere 2 Bits des Registers 4- eingesetzt. Wenn der BAL-Befehl in das Datenregister 2 eingesetzt worden ist, wird die Sicherstellungsadresse, die durch den früheren BAL-Befehl bestimmt worden ist, in das Register 4- eingesetzt.
Wie oben erwähnt, werden die Änderungsfelder MA und MB in dem BAL-Befehl bezeichnet und zu den Esdclusiv-ODER-Kreisen 5 und 6 über die UND-Kreise 9 und 10 unter der Bedingung gegeben, daß der Befehl der BAL-Befehl ist. Wenn MA und MB durch "0, 0" gegeben sind, werden hierfür die A-B-Verzweigungsadressenbits A und B direkt sichergestellt. Wenn MA und MB durch "0, 1" gegeben sind, wird das Verzweigungsadressenbit A direkt sichergestellt und das Verzweigungsadressenbit B wird umgekehrt sichergestellt. Wenn MA und MB
609823/0660
als "1, O" gegeben sind, wird das Verzweigungsadressenbit A umgekehrt sichergestellt und das Verzweigungsadressenbit B
wird direkt sichergestellt. Wenn MA und MB durch "1, 1" gegeben sind, werden beide Verzweigungsadressenbits A und B umgekehrt sichergestellt. Wenn beispielsweise AB=11O1O" für A und B der Adresse, die der BAL-Befehl gegeben hat, angenommen wird, wird AB=11O1O" in das Register 4- eingesetzt, und falls es erwünscht ist, die Rückkehradresse AB="0,1" zu machen, kann dies ausgeführt werden, indem MA und MB zu "O, 1" gemacht werden.
Wenn AB="0,1" der Adresse, die den BAL-Befehl gegeben hat, zusätzlich angenommen wird und wenn es erwünscht ist, die Rückführadresse AB=11IjI "zu machen, kann dies realisiert werden, indem MA und MB zu "1, O" gemacht werden. Es ist auch möglich, den BAL-Befehl als AB="1,1" zu speichern und die Rückkehradresse zu AB="O,O" in derselben Reihe zu machen. In diesem Fall müssen MA und MB "1, 1" gemacht werden.
In Mg. J ist als Adresse des BAL-Befehls 4-«* , d.h. AB ="0,0", gezeigt: Im allgemeinen ist aber 4°( + K (K = 1,2,3), d.h. AB 4 "O, O" zulässig. In diesem Fall ist es zulässig, AB der Rückkehradresse kleiner als den Wert des BAL-Befehls zu machen.
Wie oben erwähnt wurde, wird die Adresse, die den BAL-Befehl gegeben hat, durch MA und MB geändert und dann sichergestellt.
Unter dieser Bedingung dauert die Verarbeitung der Subroutine an, lind wenn diese den Ausgang der Subroutine erreicht hat, wird die Rückkehradresse (eines der vier Worte, nämlich 4·*^ + K) von der Sicherstellungsspeichervorrichtung ausgelesen und in das Sicherstellungs/Rückstellungsadressenregister 4- für die Zwecke der Rückstellung eingesetzt. Dann wird der Inhalt des Registers 4· (4-°t in der Rückkehradresse) verwendet, um einen Zugriff zu dem St euer speicher 1 über den ODER-Kreis 11 auszuführen.
-Q-
Zusätzlich wird der Inhalt des Registers 4 (K in der Rückkehradresse) als Auswahlbefehl des Tores G verwendet, wie durch die gestrichelte Linie gezeigt. Gemäß Fig. 1 werden die in den Adressen 4o( , 4-cl + 1, 4<x + 2, 4-oC +3 gespeicherten Befehle von dem Steuerspeicher 1 ausgelesen und nur einer unter diesen wird durch das Tor G ausgewählt und in das Datenregister 2 eingesetzt.
Gemäß der vorangehenden Beschreibung wird die Adresse vor der Sicherstellung geändert, (jedoch ist es auch möglich, die Adresse zur Zeit der Rückstellung zum ändern. In diesem Fall wird empfohlen, MA und MB in dem BAL-Befehls mit einer Einrichtung, wie einem Flip-Flop, zu halten.
Gemäß der obigen Beschreibung wird darüber hinaus nur die Information A und B geändert, jedoch ist es im allgemeinen möglich, irgendeinen Teil des Bits in dem Register 4· zu ändern. In vielen Fällen wird die Rückkehradresse um den BAL-Befehl angeordnet und deshalb ist das obige Verfahren gerade geeignet. Es ist unwirtschaftlich, die Zahl der Bits der Änderungsbitfelder MA und MB zu sehr zu vergrößern, da diese nicht wirksam verwendet werden können.
Die Erfindung kann auch bei einem anderen System als dem angewendet werden, das die nächste Adresse in dem Befehl enthält. So kann beispielsweise ein Befehlszähler vorgesehen werden und die Adresse wird gegeben, indem ein Vorrücken um einen Schritt für Jeden Befehl ermöglicht wird.
Gemäß der Erfindung ist es möglich, einen der Werte 4- o( , 4(λ + 1, 4Ä+ 2, 4<^+ 3 als Rückkehradresse, siehe Fig. 1, zu bezeichnen, indem die Änderungsbitfelder MA und MB in dem BAL-Befehl bezeichnet werden. Dadurch kann eine Zuordnung der Adressen nach Lage des Mikrobefehls in dem Steuerspeieher leicht mit sehr hohem Wirkungsgrad ausgeführt werden, ebenfalls ist es möglich, den Steuerspeicher 1 wirksam auszunutzen.
60 9823/0660

Claims (3)

  1. Patentansprüche
    Datenverarbeitungseinrichtung mit Befehlen zum Sicher-' stellen einer Rückkehradresse zu der Hauptroutine, wenn eine Verzweigung von der Hauptroutine zu der Subroutine erfolgt, gekennzeichnet durch Adressenänderungsbitfelder in dem Befehl, durch Einrichtungen zum Ändern der sichergestellten oder sicherzustellenden Adresse durch das Adressenmodifikationsbit und durch Speichereinrichtungen, in denen die geänderte oder zu ändernde Adresse sichergestellt wird, wobei die geänderte Adresse als Rückkehradresse verwendet wird.
  2. 2. Datenverarbeitungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zu ändernde Adresse die Adresse des Befehls selbst ist.
  3. 3. Datenverarbeitungseinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die zu ändernde Adresse entsprechend der Bezeichnung des nächsten Adressenbezeichnungsfeldes in dem Befehl vor dem Befehl bestimmt wird.
    609823/066 0
DE19752551741 1974-11-26 1975-11-18 Datenverarbeitungseinrichtung Pending DE2551741A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49137361A JPS5161749A (en) 1974-11-26 1974-11-26 Deetashorisochino shoriringuseigyohoshiki

Publications (1)

Publication Number Publication Date
DE2551741A1 true DE2551741A1 (de) 1976-08-12

Family

ID=15196856

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752551741 Pending DE2551741A1 (de) 1974-11-26 1975-11-18 Datenverarbeitungseinrichtung

Country Status (7)

Country Link
US (1) US4057850A (de)
JP (1) JPS5161749A (de)
CA (1) CA1037159A (de)
DE (1) DE2551741A1 (de)
ES (1) ES443014A1 (de)
FR (1) FR2293010A1 (de)
GB (1) GB1504020A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012375A2 (de) 1978-12-14 1980-06-25 Hoechst Aktiengesellschaft Identifikationskarte

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2617485C3 (de) * 1976-04-22 1980-09-18 Nixdorf Computer Ag, 4790 Paderborn Schaltungsanordnung für Datenverarbeitungsanlagen zur Abarbeitung von Mikrobefehlsfolgen
SE413707B (sv) * 1977-02-28 1980-06-16 Ellemtel Utvecklings Ab Anordning hos en programminnesstyrd telekommunikationsanleggning
FR2388344A1 (fr) * 1977-04-19 1978-11-17 Cii Honeywell Bull Procede et dispositif de calcul d'adresse d'enchainement des micro-instructions a executer dans une memoire de commande d'un systeme informatique
JPS5464933A (en) * 1977-11-01 1979-05-25 Panafacom Ltd Main storage extension system
US4161026A (en) * 1977-11-22 1979-07-10 Honeywell Information Systems Inc. Hardware controlled transfers to microprogram control apparatus and return via microinstruction restart codes
JPS54126437A (en) * 1978-03-24 1979-10-01 Omron Tateisi Electronics Co Program control method
JPS5520534A (en) * 1978-07-28 1980-02-14 Nec Corp Data processor
US4257096A (en) * 1978-10-23 1981-03-17 International Business Machines Corporation Synchronous and conditional inter-program control apparatus for a computer system
JPS5619150A (en) * 1979-07-25 1981-02-23 Fujitsu Ltd Microprogram control system
US4472772A (en) * 1981-08-03 1984-09-18 Burroughs Corporation High speed microinstruction execution apparatus
US4551798A (en) * 1982-11-03 1985-11-05 Burroughs Corporation Multiple control stores in a pipelined microcontroller for handling nester subroutines
US4546431A (en) * 1982-11-03 1985-10-08 Burroughs Corporation Multiple control stores in a pipelined microcontroller for handling jump and return subroutines
US4586127A (en) * 1982-11-03 1986-04-29 Burroughs Corp. Multiple control stores for a pipelined microcontroller
JPS61229134A (ja) * 1985-04-03 1986-10-13 Nec Corp マイクロコンピユ−タ
JPH04328634A (ja) * 1991-04-26 1992-11-17 Nec Corp マイクロプログラム制御装置
US6154865A (en) * 1998-11-13 2000-11-28 Credence Systems Corporation Instruction processing pattern generator controlling an integrated circuit tester

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3153225A (en) * 1961-04-10 1964-10-13 Burroughs Corp Data processor with improved subroutine control
US3292155A (en) * 1963-03-15 1966-12-13 Burroughs Corp Computer branch command
US3396371A (en) * 1964-09-29 1968-08-06 Ibm Controller for data processing system
US3348211A (en) * 1964-12-10 1967-10-17 Bell Telephone Labor Inc Return address system for a data processor
US3387278A (en) * 1965-10-20 1968-06-04 Bell Telephone Labor Inc Data processor with simultaneous testing and indexing on conditional transfer operations
NO119615B (de) * 1966-02-25 1970-06-08 Ericsson Telefon Ab L M
GB1167336A (en) * 1966-08-12 1969-10-15 British Telecomminications Res Improvements in or relating to Data Processing Devices
US3480917A (en) * 1967-06-01 1969-11-25 Bell Telephone Labor Inc Arrangement for transferring between program sequences in a data processor
SE303056B (de) * 1967-08-31 1968-08-12 Ericsson Telefon Ab L M
US3599176A (en) * 1968-01-02 1971-08-10 Ibm Microprogrammed data processing system utilizing improved storage addressing means
US3713108A (en) * 1971-03-25 1973-01-23 Ibm Branch control for a digital machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012375A2 (de) 1978-12-14 1980-06-25 Hoechst Aktiengesellschaft Identifikationskarte

Also Published As

Publication number Publication date
ES443014A1 (es) 1977-07-01
FR2293010A1 (fr) 1976-06-25
FR2293010B1 (de) 1978-04-14
CA1037159A (en) 1978-08-22
GB1504020A (en) 1978-03-15
JPS5434586B2 (de) 1979-10-27
JPS5161749A (en) 1976-05-28
US4057850A (en) 1977-11-08

Similar Documents

Publication Publication Date Title
DE2813128C2 (de) Steuereinrichtung für Mikroprogrammspeicher
DE1499722C2 (de) Einrichtung zur Modifizierung von Informationswörtern
DE2646162C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2551741A1 (de) Datenverarbeitungseinrichtung
DE68907518T2 (de) Inhaltsadressierte Speicheranordnung.
DE60224774T2 (de) Datenverarbeitungssystem mit Lese-, Änderungs- und Schreibeinheit
DE2719635A1 (de) Anordnung fuer eine erweiterung einer mikroprogrammsteuerung einer datenverarbeitungsanlage
DE1499203B1 (de) Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb
DE2355993A1 (de) Datenverarbeitungseinheit einschliesslich mikroprogramm-steuereinrichtung
DE2746505C2 (de)
DE2151472A1 (de) Mikroprogrammspeicher fuer Elektronenrechner
DE3116385C2 (de) Mikroprogramm-Steuerung
DE2426874A1 (de) Verfahren und schaltungsanordnung zur bestimmung der adressenart eines befehls
DE69118810T2 (de) Chipkarte
DE2744359C2 (de)
DE2433436A1 (de) Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer
DE69230898T2 (de) Speicherauswahl enthaltendes Verarbeitungs-System und Verfahren
DE2117581A1 (de) Einrichtung zur Adressenprüfung und -modifizierung
DE2108157A1 (de) Datenverarbeitungsanlage mit über lagertem Speicherverkehr
DE2723706A1 (de) Einrichtung zum adressenvergleich
DE3344340C2 (de) Datenverarbeitungsanordnung zum Durchführen von Mikrobefehlen
DE2556357A1 (de) Adressiereinrichtung
DE3586789T2 (de) Mikrocomputer mit wenigstens einer ein-/ausgabeeinheit.
DE2710436A1 (de) Datenverarbeitungseinrichtung
DE2744252C2 (de)

Legal Events

Date Code Title Description
OHW Rejection