DE2165729C3 - Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung - Google Patents

Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung

Info

Publication number
DE2165729C3
DE2165729C3 DE2165729A DE2165729A DE2165729C3 DE 2165729 C3 DE2165729 C3 DE 2165729C3 DE 2165729 A DE2165729 A DE 2165729A DE 2165729 A DE2165729 A DE 2165729A DE 2165729 C3 DE2165729 C3 DE 2165729C3
Authority
DE
Germany
Prior art keywords
memory
read
write
field effect
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2165729A
Other languages
English (en)
Other versions
DE2165729B2 (de
DE2165729A1 (de
Inventor
Utz Dr.-Ing. 7000 Stuttgart Baitinger
Knut Dipl.-Ing. 7031 Gaertringen Najmann
Rolf Dr.Ing. 7000 Stuttgart Remshardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2165729A priority Critical patent/DE2165729C3/de
Priority to DE2232189A priority patent/DE2232189C3/de
Priority to NL7214644A priority patent/NL7214644A/xx
Priority to CH1728372A priority patent/CH541854A/de
Priority to IT32143/72A priority patent/IT971255B/it
Priority to GB5618372A priority patent/GB1407847A/en
Priority to AU49924/72A priority patent/AU467924B2/en
Priority to JP12540672A priority patent/JPS5241020B2/ja
Priority to FR7247120A priority patent/FR2169910B1/fr
Priority to US00318147A priority patent/US3798621A/en
Priority to CA159,936A priority patent/CA960785A/en
Priority to US00331430A priority patent/US3801967A/en
Priority to FR7320861*A priority patent/FR2191195B2/fr
Priority to CA173,049A priority patent/CA995357A/en
Publication of DE2165729A1 publication Critical patent/DE2165729A1/de
Publication of DE2165729B2 publication Critical patent/DE2165729B2/de
Application granted granted Critical
Publication of DE2165729C3 publication Critical patent/DE2165729C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

symmetrisch angeordnete Dickoxydelemente (C 1, zerstörend auslesbare Information arbeiten. Dabei
C 2, C 3) bildet. 50 ist für den Betrieb des Festwertspeichers ein zusätz-
6. Speicheranordnung nach Anspruch 5, da- licher Schreibdraht vorgesehen, der entsprechend dei durch gekennzeichnet, daß die Steuerleitung (VH) festgelegten Bitkombination mit den Magnetkerner in der monolithischen Struktur senkrecht zu der verknüpft ist. Zur Einspeicherung der Bitkombination Symmetrieachse der beiden identisch aufgebauten wird dieser Schreibdraht mit einem Strom beschickt Zellhälften verläuft. 55 der die Magnetkerne entsprechend magnetisiert
7. Speicheranordnung nach Anspruch 6, da- Der Ausiesevorgang erfolgt dann wie beim nordurch gekennzeichnet, daß auf der dem als Schalt- malen Schreib-ZLesebetrieb (deutsche Auslegeschrift glied verwendeten Feldeffekttransistor (S) gegen- 1087 381).
überliegenden Seite ein mit diesem Transistor In neuerer Zeit ist man mehr und mehr dazu überüber die Steuerleitung (VH) gesteuerter, den zu- 60 gegangen, Kernspeicher durch monolithisch integeordneten Zellknoten (1) beim Schreibvorgang grierte Speicheranordnungen zu ersetzen, die beim Festwertspeicherbetrieb aufladender Feld- trächtliche Vorteile hinsichtlich der erreichbarer effektüansistor(D) und auf der Seite des als Schaltzeiten, des Platzbedarfs bzw. der Speicher-Schaltglied verwendeten Feldeffekttransistors (S) dichte und Speicherkapazität und les Kostenaufein die Symmetrie zum aufladenden Feldeffekt- 65 wands aufweisen. Infolge des unterschiedlichen Auftransistor (D) herstellender Feldeffekttransistor baus ur.d der unterschiedlichen Wirkungsweise sine (D') angeordnet ist. die bei Kernspeichern zum Zwecke des wahlweiser Betriebs als Schreib-ZLesespeicher und als Festwert-
<t
speicher getroffenen Maßnahmen nicht auf mono- das latente Bitmuster nur durch Ab- und nachfollithisch integrierte Speicheranordnung anwendbar. gende Anschaltung der Betriebsspannung erzeugt Die bei monolithischen Speicheranordnungen aus- werden kann. Zur Vermeidung dieses Nachteils ist Bewertete, asymmetrische Natur von Triggern oder in der genannten Veröffentlichung bereits eine bistabilen Schaltungen an sich ist bekannt. Beispiels- 5 Speicheranordnung angegeben, bei der das latente weise sind im »Handbook of Semiconductor Elec- Bitmuster dadurch erzeugt wird, daß an jeder an tronics«, Hunter, 2. Edition, auf den Seiten 15—20 sich symmetrisch aufgebauten Speicherzelle einseitig kjs i5—34 verschiedene Methoden diskutiert, mit eine Diode angeordnet ist, die beim Betrieb als denen zuverlässige Gleichgewichtsbedingungei für Lese-/Schreibspeicher im gesperrten Zustand gehalten den Betrieb im stationären Zustand erzielt werden io und beim Betrieb als Festwertspeicher kurzfristig in können. DJc im stationären Betriebszustand erforder- den leitenden Zustand umgeschaltet wird. E-n Pulsen liehen Gleichgewichtsbedingungen sind so, daß der derBetriebsspannungistdamitnichtmehrerforderlich. Trigger oder die bistabile Schaltung in diesem Den genannten bekannten, wahlweise als Lese-/ Betriebszustand nicht in einen anderen Schaltzustand Schreibspeicher oder als Festwertspeicher betreibuinschaltet und damit die in ihm gespeicherte Infor- 15 baren Speicheranordnungen ist das hervorstechende mation zerstört. Entsprechend gilt, daß der Schalt- Merkmal gemeinsam, daß die Speicherzellen asymzustand, der aurch Zufuhr einer entsprechenden metrisch aufgebaut sein müssen. Da die üblichen, Information geändert wird, auch so lange gespeichert zufälligen, durch Fertigungstoleranzen bedingten wird, bis eine nächste Information -angeschrieben Asymmetrien sicher mehr als kompensiert werden wird' Daraus ist die bekannte Tatsache zu ersehen, 20 müssen, muß die absichtlich herbeigeführte Asymdaß Unsymmetrien im Schaltungsaufbau unvorteil- metrie relativ groß gewählt werden. Ein Problem haft oder sogar unzulässig sind, da dadurch die entsteht insbesondere bei Speicheranordnungen mit bistabile Schaltung instabil und damit unzuverlässig gleichstrommäßig asymmetrischen Speicherzellen, wird, wenn sie als Speicherzelle verwendet wird. Diese Asymmetrie hat zur Folge, daß in Abhangig-Die vorliegende Erfindung befaßt sich mit einer 25 keit von der Schaltlage unterschiedliche Ströme Methode zur vorteilhaften Ausnutzung dieser be- durch die einzelnen Speicherzellen fließen. Diese kannten Tatsache, um eine aus bistabilen Speicher- unterschiedlichen Ströme haben zur Folge, daß die zellen bestehende und normalerweise für Lese-/ angeschlossenen Treiberschaltungen dafür ausge-Schreibbetrieb vorgesehene Speicheranordnung mit legt und entsprechend aufwendig sein müssen. Daseinem vorgegebenen, latenten Bitmuster auszustatten. 30 selbe gilt für die angeschlossenen Leseschaltungen. Bei Bedarf kann dann dieses Bitmuster erzeugt und Gleichstrommäßig und wechselstrommäßig asymausgelesen werden. Es wird also zusätzlich ein Be- metrisch aufgebauten Speicherzellen gemeinsam ist trieb als Festwertspeicher ermöglicht. das Stabilitätsproblem. Speicherzellen mit gleich-Aus der Zeitschrift »Electronics«, August 16, 1971, strommäßiger Asymmetrie haben bei Verwendung in S 82 bis 85 sind bereits derartige Speicheranord- 35 einem Lese-/Schreibspeicher stets eine bevorzugte nungen bekannt. Bei diesen Speicheranordnungen Schaltlage. Daraus ergibt sich eine höhere Störanwird also eine bei bistabilen Speicherzellen normaler- fälligkeit. Speicherzellen mit wechselstromrnaßiger weise als störend bekannte Eigenschaft gezielt her- Asymmetrie haben infolge der unterschiedlichen beieeführt beeinflußt und für eine vorteilhafte An- Zeitkonstanten ihrer beiden Schaltungshälften die Wendung ausgenutzt. 40 Neigung, in die bevorzugte Lage umzuschalten, was Die bekannten Vorschläge zur Durchführung der nur durch ein langsames Pulsen verhindert werden zur Erzeugung des gewünschten latenten Bitmusters kann. Hierbei zeigt sich demnach ein grundsatzlicher erforderlichen Personalisierung der Speicheranord- Widerspruch. Die Betriebsweise als Festwertspeicher nung beinhalten eine absichtliche Asymmetrie der erfordert eine hohe Geschwindigkeit der Pulse, damit einzelnen Speicherzellen. Diese Asymmetrie kann 45 sich die Asymmetrie auswirken kann. Bei der öewechselstrommäßig oder gleichstrommäßig ausge- triebsweise als Lese-/Schreibspeicher hingegen dart führt werden. sich die Asymmetrie nicht auswirken, so daß nur ein Eine typische wechselstrommäßige Asymmetrie langsames Pulsen möglich ist. Außerdem haben derkann erzielt werden, indem die beiden Schaltungs- artige Speicherzellen bei monolithischem Autbau hälften der bistabilen Speicherzellen mit einer unter- 50 einen vergrößerten Flächenbedarf, schiedlichen Zeitkonstanten ausgestattet werden. Es ist die der Erfindung zugrunde '»egende Aut-Diese Zeitkonstanten sind, wie der angegebenen Ver- gäbe, eine monolithische, aus einer Vielzahl symöffentlichung zu entnehmen ist, eine Funktion der metrisch aufgebauter bistabiler Speicherzellen DeKollektor-Lastwiderstände, der Kollektor-Masse- stehende Speicheranordnung anzugeben die sowohl Kapazitäten und der Basis-Emitterspannungen der 55 als Lese-ZSchreibspeicher als auch als Festwertspeidie Speicherzellen bildenden Transistoren. Durch eher betreibbar ist und bei der sich trotz Einbau der Aufbau der einzelnen bistabilen Speicherzellen aus Möglichkeit eines Betriebs als Festwertspeicher keine Schaltungshälften, bei denen diese Werte unter- störenden Auswirkungen auf den Betneb als Lese-/ schiedlich groß sind, läßt sich demnach eine Per- Schreibspeicher ergeben. Das letztere gut insbesonsonalisierune erreichen <*° derc hinsichtlich der Stabilität und Schaltgeschwindig-AIs typisches Beispiel für eine gleichstrommäßige keit beim Betrieb als Lese-ZSchreibspeicher.Schließ-Asymmetrie ist der Veröffentlichung eine Speicher- lieh soll der Platzbedarf in monolithischer Bauweise anorTung zu entnehmen, deren Speicherzellen durch gegenüber nur im Lcse-ZSchreibbetneb arbe.tenden geeignetes einseitiges Hinzufügen eines entsprechen- Speicheranordnungen im wesentlichen nicht erhöht den Widcrstandselements, beispielsweise einer 65 werden.
Schottky-Diode, personalisiert sind. Gemäß der Erfindung wird be, einer-de,raitigea
Als wesentlicher Nachteil dieser bekannten Spei- Speicheranordnung, bei der fur den Betneb . IsiFes-
cheranordnungen ist zunächst hervorzuheben, daß wertspeicher an einer der festgelegten Schaltlage zu-
«■■ „
besonders vorteilhaftes Ausführungsbeispiel nicht langsam geloscht wird
SSdiß a° Speicherzelle die an sich be- Jeder der Zellknoten 1. 2 ist über einen FeId-
? sech! Feldeffekttransistoren aufgebaute effekttransistor T3, Γ Α mit der zugehongen B.t-
SireHe dient daß das Schaltglied leitung BO, Bl verbunden. Die Torelektroden dieser
SSSS Shib 5 Tsistoren 7 3 und 7 4 die in bekannter Weise as
t daß das Schaltglied leitung BO, Bl verbunden.
für den Schreibvorgang 15 Transistoren 7 3 und 7 4, die in bekannter Weise as b überbrückenden zusatz- Schreib-ZLesetransistoren dienen hegen an einer
Kto^ddffiSeiitor und daß das Symmetries Wortleitung WL. Die bis h.erher beschriebeneJdjal· gHed aus einem hinsichtlich Aufbau und Anordnung tang umfaßt eine vollständige undI bgnctata hg
siÄsteuerbaren' ****** KSK "s^ssis^sttss^
- KSK s^ssis^sttss^
Weiterbildung dieses erfolgt durch Anlegen geeigneter Potentiale an die teht darin, daß die die Wortleitung WL und eine der Bitleitungen B 0 bzw.
dSSÄcherzelle bildenden Feldeffekttran- Bl, so daß einer der Le^/Schrabtransistoren Γ 3 Sen als normale Dünnoxydelemente und die Γ 4 leitend wird und ein entsprechender Schaltzustand Schaltelieder und Symmetrierglieder als symmetrisch *5 mit einem leitenden und einem gesperrten FeIdzSder angeordnete Dickoxydelemente ausge- eff ekttransistor 71 bzw. T 2 eingestellt wird führt sind und daß die Steuerleitung so gelegt ist, Das Lesen erfolgt wiederum aurch Anlegen ge-
daß sie mit den vorhandenen Diffusionszonen eben- eigneter Potentiale an die Wortleirung WL und die Ά zlbander symmetrisch angeordnete Dickoxyd- Bitleitungen B 0 und Bl über die Lese-ZSchreibelemente bildet Dabei ergibt sich ein besonders 30 transistoren 7 3 und 74.
einfacher Aufbau dadurch, daß die. Steuerleitung in Diese bekannte Speicherzelle soll nun erfindungs-
der monolithischen Struktur senkrecht zu der Sym- gemäß umgestaltet werden, so daß neben dem normetrieachse der beiden identisch aufgebauten Zeil- malen Lese-ZSchreibbetrieb auch ein Betneb als hälften verläuft Festwertspeicher ermöglicht wird.
Zur Beschleunigung des Einschreibvorgangs bei 35 Wie aus der Fig. la zu ersehen ist, wird zu Festwertspeicherbetrieb ist vorgesehen, daß auf der diesem Zweck an einer Seite der bistabilen Schaltung dem als Schaltglied verwendeten Feldeffekttransistor ein zusätzliches Schaltglied eingefügt. Beim beeecenüberliegenden Seite ein mit diesem Transistor trachteten Ausführungsbeispiel besteht dieses Schal tüber die Steuerleitung gesteuerter, den zugeordneten glied aus einem weiteren, den einen Zelltransistor Zellknoten beim Schreibvorgang im Festwertspei- 40 7 2 überbrückenden Feldeffekttransistor Λ". Die Torcherbetrieb aufladender Feldeffekttransistor und auf elektrode dieses Transistors ist über eine Leitung s der Seite des als Schaltglied verwendeten Feldeffekt- an eine Leitung VH angeschlossen, transistors ein die Symmetrie zum aufladenden Feld- Die Wirkungsweise des Transistors 5 ist darin zu
effekttransistor herstellender Feldeffekttransistor an- sehen, daß durch Anlegen einer Gleichspannung oder rdnet jst 45 eines Spannungsimpuises an die Leitung VH und
Die Erfindung wird nachstehend an Hand zweier damit über das Leitungsstück ί an die Torelektrode in der Zeichnung dargestellter Ausführungsbeispiele des Transistors dieser leitend wird und den Zellnäher erläutert. Es zeigt transistor 72 kurzschließt Der Zellknoten 2 wird F i g 1 a eine Speicherzelle für eine erfindungs- demnach nach der auf Massepotential liegenden gemäße Speicheranordnung, so Leitung VG entladen und dadurch die entsprechende Fig Ib den monolithischen Aufbau dieser Spei- Information in die Speicherzelle eingeschrieben, cherzelle, Diese eingeschriebene Information ist davon ab-Fig. 2a eine weitere Speicherzelle für eine er- hängig, ob das Schaltglied, also der Transistor.? an findungsgemäße Speicheranordnung und rechten oder linken Zellknoten 1 oder 2 angeschlos-
F i g- 2 b den monolithischen Aufbau dieser Spei- 55 sen ist.
cherzelle. Betrachtet man eine Vielzahl von in einer Spei·
Grundsäulich ist festzustellen, daß sich erfindungs- chermatrix angeordneten entsprechenden Speicher gemäße Speicheranordnungen mit beliebigen bista- zellen, so kann ein vorgegebenes Bitmuster einge· bilen Speicherzellen verwirklichen lassen. Es werden schrieben und entsprechend einem Festwertspeicher im folgenden aus Feldeffekttransistoren aufgebaute 60 betrieb beliebig oft ausgelesen werden. Das einge Speicherzellen betrachtet. Selbstverständlich können schriebene Bitmuster wird durch den Anschluß de auch bipolare Speicherzellen erfindungsgemäß aus- jeweils rechten oder linken Zellknotens jeder Spes gestattet werden. cherzelle an einen zugeordneten Transistor S be
Die in F i g. 1 a dargestellte Speicherzelle besteht stimmt Die Steuerung der Transistoren S sämtliche aus einer bekannten bistabilen Schaltung mit sechs 65 Speicherzellen erfolgt dabei über die gemeinsam' Feldeffekttransistoren 71 bis 7 6. Das bistabile Ver- Steuerleitung VH.
halten wird durch die beiden kreuzgekoppelten Soll auf normalen I^se-^chreibbatrieb übergegan
Transistoren 71 und 7 2 erreicht, die über als gen werden, wird über die Steuerleitung VH eine du
Tieren* sperrende Spannung ^ J£^„S^Ä-SSSÄSf£
daß das beliebige Einschreiben uncAuskscn über J« " Die einzdnen Feldeffekttransisto-
die Lese-/Schre.b rans.storen T 3 und ' « <£o^en ., . Bereich ihrer Torelektroden-Zone
kann. Ein wesentlicher Nachteil der beschriebenen rer j Knotenpunkte 1 bis 6 aus der
Anordnung besteht darin, daß die -"-mg an ede 5 bc^hnet D,e ρ ^ ^ ^ ^^ ^_
Speicherzelle angeordneten zusat^»chen Sc altghc Jen feg b entsprechend bezeichneten
der, also die Transistoren S, auch im g«pe^tcn Zu ™L ,^n wiederzufinden. Dabei ist festzu-
d i Atrie erzeugen durch d c wie η k
der, also die Transistoren S, auch im gp^ ,^n wiederzufinden. Dabei ist festzu-
stand eine Asymmetrie erzeugen, durch d c wie η djg ^ ^ Knot nklen 2:usam.
der Beschreibungse.nle.tung ausfuhrhch da.geste IU *c>^ Stromflußelektroden der einzelnen
die erforderliche Stabilität der Speicherze lcn im ^mrenen^ einer zusammenhä den
Lese-ZSchreibbetrieb nicht mehr sichergestellt ist. £ransstören ] Torelektrode und die
!ffif J^iXSS S Site--. - sämtliche, die eigent-
gegenüberliegenden Zellknoten em ent^echend« ,J^S,e *,denden Transistoren Γ1 bis
SymmetriergliedIm gleicher W .se angeordne wd P ^ Dünnoxydelementen, das ,,eßt,
wie das Schaltgl.ed selbst. El" UPte"cJeJ ^J'0"6. sogenannten MOS-FeldefTekttransistoren gebildet
beiden Gliedern besteht nur dann daß de Steuer »8JnJ™ Qucl]en. und Senken-Zonen jeweils eine
eingang des Symmetnerglieds nicht mit der bleuer *7_lcUcndc DifTusionsZone innerhalb eines p-leiten-
leitung VH verbunden ist. Substrats aufweisen und deren zwischen den
Im betrachteten Ausfuhrungsbeispicl gernai DiffusionsZonen liegende Kanalzone mit dun-
Fig. 1 a ist als Symmetrierglied em dcn^ MHran be.d ^ ^^.^^ Torelektrode be,egt
sistorTl überbrückender FeldefTekttransistor Λ > hen s ichcrzc„e untersche.det dessen Torelektrode nicht über ein Leitungsstuck s ,5 ist von ^^ ..ß H^ ^.^ durch
an der Steuerleitung VH liegt, verwendet. zusätzliche Leitung VH und die Torelektroden
Ein wesentlicher Vorteil hinsichtlich crrejchb^r d» »»^«*e Feldeffekttransistoren 5 und S'. Die
Symmetrie im Lese-ZSchrcbbetneb.unc IjJf leitung FH verläuft senkrecht zur Symmetrieachse
des erforderlichen Platz bedarf s wird dadurch erz.eU, g^ Dadurch ^ siche Uu daß die bei
daß die Transistoren 7 1 bis 7 6 als normale uunn u erun der vorhandenen Di(Tusions.zonen
oxydelemente und die Transistoren S und Λ a«. M ^. benachbartcn Diffusion5lZOnen
sogenannte Dickoxydelerncntc ausgeführt «erden ^n asitären DicUoxyd-Feldeffekttran-
Hierdurch werden zusätzhche Quellen- und Senken cn,■ J2 ma CJ) kdne Asvmrnelrie der
Diffusionen für die Transistoren S und 5 cingcspan. ^1 hervorrufen können. Mit anderen Wor-
Dieser Sachverhalt geht aus der nach olgcnden Be ^P zusätzliche Stcucrleitung VH erzeugt keine
Schreibung des in Fig. Ib dargestellten topologi ^mmetrie Auch die bcidcn als Schaltglied und
sehen Entwurfs der Speicherzelle gemaL r h ^. Synirnetrierglied verwendeten Dickoxydi-Feld-
hvor i S d S' id symmetrisch ange
sehen Entwurfs der Speicher g ^ Synirnetrierglied verwendeten DickoxydiFeld
genauer hervor. leitendes effekttransistoren S und S' sind symmetrisch ange-
Ausgangsmaterial.stbe.sp.els^.see.np-^ndc, ^^ ^ dic Torc,cktrode de bei
brib di Atri zeugenden
leitende
Ausgangsmaterial.stbe.sp.els^.see.np^ndc ^^ ^ dic Torc,cktrode de bei
Halbleitersubstrat, das ,n Fig. 1 b in ü™^^ ; Festwertspeicherbetrieb die Asymmetrie erzeugenden
in den Bereichen ohne SchrafTur zu crtcnncn is . c(Tckuransistors S über ein kurzes Leitungsstück s
In die Oberfläche des Substrats sind von link untffl t Steuerleitung verbunden ist.
nach rechts oben schraffiert dargesteflte ^«™fs ml^s AusfuhrungsbeisPiel gemäß F i g. 2 a und 2 b
Diffusionszonen eingebracht. D.c Ubertiacnc entspricht im wesentlichen dem der Fig. 1 a und 1 b.
Substrats und diese Diffusionszonen sind . . uWicher 45 gtepncj^ ^ ^ ^^ daß
Weise mit einer dicken, isolierenden Ox>d..chicnt De - zusätzliche Dickoxyd-Feldcffekttransisioren D
deckt, die zur Vereinfachung der Darstellung als zwei ^ ^^ ^ Bitleitungen B 0> ßl und den
durchsichtig angenommen und damn in ^t- Zellknotcn 1. 2 ein&efügt sind. Dabei ist nur die Tornicht sichtbar ist. Auf diese ^*^£, ^ 50 ektoode des Transistors D auf der dem Schaltglied,
in dicke Undung dargestel te Meta lflachenaut 5 d TitS egenüberiiegenden
in dicker Umrandung dargestel te Meta lflachenaut 5 ^ TnmsistorS gegenuberiiegenden
gebracht. Die Dickoxydschicht geht "" e™alt> der Leitungsstück d an die Steuerieitung
Metallflächen im Bereich der Torelektroden der ^ ^ hlossen
Feldeffekttransistoren in sogenanntes dünnes >>uai Betr|·^^ man die Wirkungsweise, so ist festzu-
Oxyd« über, was durch die *tnchPu"™H ert j\fn. 55 stellen. daß beim Ausführungsbeispiel gemäß den stellten Rechtecke mit den entsprechenden Tran 55 steil ^ ^ ^ ^ Festwertspeicherbetrieb ^. sistorbezeichnungen angedeutet ^ Außerdcrn dc- *^ der Zel1knoten 2 über den Feldeffckt-
finden sich, in der Dickoxydsch.cht «ntcrh8» der ^5 cntladen ^^ Das Einschreiben der In-Metallflächen von links oben nach rcchts. umen also die Aufladung des anderen Zeil-
schraffierte Kontaktlöcher über die die Metaimacncn ^ erfol langsam ijber dcn „geordneter
die darunter liegenden Diffusionsroncn kontaktieren. hohmi ak Lastwiderstand verwendeten Feld
Im einzelnen bestehen zwischen der :gaming ffekUrans 6 istor Γ 5.
gemäß Fig. 1 a und der zu tas/*™lta.ndc,"iä™Be- Fügt man nun wie beim Ausführungsbeispiel ge
gemäß F i g. 1 b folgende auch durch gleiche »e β g und 2 fe nQch dnen ^18801J0n „ Tran
zugszeichen gekennzeichnete Zusammc™gLiden e5 sistorS über die Steuerleitung VH steuerbaren Feld Bitleitungen B O und B 1 werden von drota^ effekttransistor D zwischen dem Zellknoten 1 und de beidseitig zur vertikalen Symmctneachse verlauf benachbar,en BitleitungBO ein, so lädt sich diese den η+-leitenden Diffusionszoncn gebildet. ™m"±"c Zellknot<-n wesentlich schneller auf. Die Aufladun restlichen, ebenfalls symmetrisch angeordneten D.f- «ι.κηο .
aus der Bitleitung B O, die sich zu Beginn des Schreibvorgangs auf dem Potential der Leitung VB befunden hat, erfolgt über den leitenden Transistor D. Die Entladung des anderen Zellknotens 2 erfolgt über den Transistor S. In diesem Ausführungsbeispiel ist zur völligen Symmetrierung der weitere Transistor D' eingefügt. Wie aus F i g. 2 b zu ersehen ist, erfordern diese Maßnahmen keinen zusätzlichen Platzbedarf.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Die Erfindung betrifft eine monolithische, aus einer Vielzahl symmetrisch aufgebauter bistabiler Speicher-Patentansprüche: bestehende Speicheranordnung, die sowohl als
    τ η /Srhreibsoeicher als auch als Festwertspeicher
    1. Monolithische, aus einer Vielzahl sym- J^JJL. ist wobei für den Betrieb als Festwertmetrisch aufgebauter bistabiler Speicherzellen 5 betreiDiw ^ ^ festgdegten Schaltlage zugeordbestehende Speicheranordnung, die sowohl als bpc-u- Speicherzelle ein steuerbares, eine LeseVSchreibspeicher als auch als Festwert- neten se"? J ^ndes Schaltglied angeordnet ist. speicher betreibbar ist, wobei für den Betrieb als Asy?m o e"e_wärti(f bekannten monoUthischen Spei-Festwertspeicher an einer der festgelegten Schalt- ,^»!„.„,, hergestellt in integrierter Halblage zugeordneten Seite jeder Speicherzelle ein » ^^HSen skh grob in sogenannte Lese-/ steuerbares, eine Asymmetrie erzeugendes gJ^hiSier und Festwertspeicher unterteilen. Schaltglied angeordnet ist, dadurch ge- J^^TSdiieibspeidier weist die konventionellen kennzeichnet, daß an der jeweils anderen °εΓJ-ese-/^cnreio P ^ Informationen Seite der Speicherzellen ein deren Symmetrie bei SPe^,r^C^ den zugeordneten Speicherplätzen Lese-/Schreibbetrieb erhaltendes Symmetrierglied >5 ^g*^ Ju eSem^päteren ZeUpunkt wieder angeordnet ist. g ffh ™ auswiesen werden können. Das Prinzip des
    2. Speicheranordnung nach Anspruch 1, da- ^^SSda^egen besteht darin, daß in ihm durch gekennzeichnet, daß sämtliche Schaltghe- Festwertspeichers ^gfsci
    der (S) an eine gemeinsame Steuerleitung (VH) vorgegebene ι*™ξΜ^^ξ%ßeSrf 3g„ch
    angeschlossen sind, die bei Festwertspeicher- *o aus den einzelnen Speicherzellen bei Bedart ledighch
    betrieb mit einer geeigneten Steuergröße beauf- ausgelesen ^^^^ beider genannter
    rfpdcSranordnung nach Anspruch 1 und 2, Speicherarten erforderlich
    dadurch gekennzeichnet daß die Schaltglieder üblicher Weise,mit beiden'
    (S) und Symmetrierglieder^) gleichartig sind, *5 So wird bei der ^1"^ ^ fehlem
    wobei die SymmetrieVglieder (S') lediglich nicht normalerweise von einer bespiel^V"*?^
    steuerbar sind Festwertspeicher bestehenden Einheit Information in
    4. Speicheranordnung nach den Ansprüchen 1 den Lese-ZSchreibspeicher übertragenDer da,; gebis 3, dadurch gekennzeichnet, daß als Speicher- wünschte Startprogramm enJJjJtende Feäwertzelle die an sich bekannte mit sechs Feldeffekt- 30 speicher übertragt dabei die Instruktion über die transistoren (T 1 bis T 6) aufgebaute Feldeffekt- zentrale Recheneinheit in den Lese-ZSchreibspeicher. transistorzelle dient, daß als Schaltglied aus Ein derartiges System benotigt demnach außer dem einem einen Zelltransistor (Γ 2) für den Schreib- Lese-ZSchreibspeicher einen separaten Festwertvorgang bei Festwertspeicherbetrieb überbrücken- speicher. Eine Speicheranordnung die sowohl als den, zusätzlichen Feldeffekttransistor (5) und daß 35 Lese-ZSchreibspeicher als auch als Festwertspeicher das Symmetrierglied aus einem, hinsichtlich Auf- verwendbar ist, wäre demnach von größter Bedeubau und Anordnung entsprechenden, aber nicht tung. Insbesondere hinsichtljcn der Kosten, der steuerbaren, zusätzlichen Feldeffeküransistor (S') Größe uud der Komplexität waren wesentliche Verbesteht, besserungen durch den Einsatz einer derartigen
    5. Speicheranordnung nach Anspruch 4, da- 40 Speicheranordnung zu erzielen.
    durch gekennzeichnet, daß die die eigentliche Die also ein latentes Bitmuster enthaltende
    Speicherzelle bildenden Feldeffekttransistoren Speicheranordnung wäre auch dort vorteilhaft anzu-
    (Γ Ibis T 6) normale Dünnoxydelemente und die wenden, wo im Hauptspeicher Programmtabellen
    Schaltglieder (S) und Symmetrierglieder (5') als gespeichert sind, aber nicht stets gebraucht werden,
    symmetrisch zueinander angeordnete Dickoxyd- 45 oder wo das Bedienungspersonal Programme fur
    elemente ausgeführt sind und daß die Steuer- Fehlersuchfunktionen benötigt,
    leitung (VH) so gelegt ist, daß sie mit den vor- Es sind bereits Magnetkernspeicher bekannt, die
    handenen Diffusionszonen ebenfalls zueinander entweder als Festwertspeicher oder als Speicher füi
DE2165729A 1971-12-30 1971-12-30 Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung Expired DE2165729C3 (de)

Priority Applications (14)

Application Number Priority Date Filing Date Title
DE2165729A DE2165729C3 (de) 1971-12-30 1971-12-30 Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung
DE2232189A DE2232189C3 (de) 1971-12-30 1972-06-30 Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung
NL7214644A NL7214644A (de) 1971-12-30 1972-10-30
CH1728372A CH541854A (de) 1971-12-30 1972-11-28 Monolithische Speicheranordnung mit latentem Bitmuster
IT32143/72A IT971255B (it) 1971-12-30 1972-11-28 Sistema di memoria che puo funzio nare come memoria di sola lettura e come memoria di lettura registra zione
GB5618372A GB1407847A (en) 1971-12-30 1972-12-06 Semkconductor data storage circuits
AU49924/72A AU467924B2 (en) 1971-12-30 1972-12-11 Semiconductor data storage devices
JP12540672A JPS5241020B2 (de) 1971-12-30 1972-12-15
FR7247120A FR2169910B1 (de) 1971-12-30 1972-12-21
US00318147A US3798621A (en) 1971-12-30 1972-12-26 Monolithic storage arrangement with latent bit pattern
CA159,936A CA960785A (en) 1971-12-30 1972-12-27 Monolithic storage arrangement with latent bit pattern
US00331430A US3801967A (en) 1971-12-30 1973-02-12 Monolithic bipolar transistor storage arrangement with latent bit pattern
FR7320861*A FR2191195B2 (de) 1971-12-30 1973-05-25
CA173,049A CA995357A (en) 1971-12-30 1973-06-04 Monolithic bipolar transistor storage arrangement with latent bit pattern

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2165729A DE2165729C3 (de) 1971-12-30 1971-12-30 Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung
DE2232189A DE2232189C3 (de) 1971-12-30 1972-06-30 Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung

Publications (3)

Publication Number Publication Date
DE2165729A1 DE2165729A1 (de) 1973-07-12
DE2165729B2 DE2165729B2 (de) 1974-06-27
DE2165729C3 true DE2165729C3 (de) 1975-02-13

Family

ID=25762261

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2165729A Expired DE2165729C3 (de) 1971-12-30 1971-12-30 Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung
DE2232189A Expired DE2232189C3 (de) 1971-12-30 1972-06-30 Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2232189A Expired DE2232189C3 (de) 1971-12-30 1972-06-30 Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung

Country Status (8)

Country Link
US (2) US3798621A (de)
AU (1) AU467924B2 (de)
CA (2) CA960785A (de)
CH (1) CH541854A (de)
DE (2) DE2165729C3 (de)
FR (2) FR2169910B1 (de)
GB (1) GB1407847A (de)
NL (1) NL7214644A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2613543A1 (de) * 1975-04-10 1976-10-21 Ibm Speicher aus feldeffekt-transistoren

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7107040A (de) * 1971-05-22 1972-11-24
DE2309192C3 (de) * 1973-02-23 1975-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung
NL7309453A (nl) * 1973-07-06 1975-01-08 Philips Nv Geheugenmatrix.
JPS5067045A (de) * 1973-10-12 1975-06-05
US3971058A (en) * 1974-01-07 1976-07-20 Intersil Incorporated Dual emitter programmable memory element and matrix
US3947865A (en) * 1974-10-07 1976-03-30 Signetics Corporation Collector-up semiconductor circuit structure for binary logic
US3990056A (en) * 1974-10-09 1976-11-02 Rockwell International Corporation High speed memory cell
US4118642A (en) * 1975-06-26 1978-10-03 Motorola, Inc. Higher density insulated gate field effect circuit
US3983544A (en) * 1975-08-25 1976-09-28 International Business Machines Corporation Split memory array sharing same sensing and bit decode circuitry
US4035784A (en) * 1975-12-22 1977-07-12 Fairchild Camera And Instrument Corporation Asymmetrical memory cell arrangement
US4125854A (en) * 1976-12-02 1978-11-14 Mostek Corporation Symmetrical cell layout for static RAM
US4149268A (en) * 1977-08-09 1979-04-10 Harris Corporation Dual function memory
FR2404962A1 (fr) * 1977-09-28 1979-04-27 Ibm France Dispositif semi-conducteur du genre cellule bistable en technologie a injection de courant, commandee par l'injecteur
US4221977A (en) * 1978-12-11 1980-09-09 Motorola, Inc. Static I2 L ram
US4418401A (en) * 1982-12-29 1983-11-29 Ibm Corporation Latent image ram cell
JPS6085496A (ja) * 1983-10-17 1985-05-14 Toshiba Corp 半導体メモリ
US4584669A (en) * 1984-02-27 1986-04-22 International Business Machines Corporation Memory cell with latent image capabilities
US4716552A (en) * 1985-03-29 1987-12-29 Advanced Micro Devices, Inc. Method and apparatus for non-destructive access of volatile and non-volatile data in a shadow memory array
US4855803A (en) * 1985-09-02 1989-08-08 Ricoh Company, Ltd. Selectively definable semiconductor device
US4813017A (en) * 1985-10-28 1989-03-14 International Business Machines Corportion Semiconductor memory device and array
US5040145A (en) * 1990-04-06 1991-08-13 International Business Machines Corporation Memory cell with active write load
US5020027A (en) * 1990-04-06 1991-05-28 International Business Machines Corporation Memory cell with active write load
DE4231178C2 (de) * 1992-09-17 1994-07-21 Siemens Ag Speicherelement
US6185126B1 (en) 1997-03-03 2001-02-06 Cypress Semiconductor Corporation Self-initializing RAM-based programmable device
US5923582A (en) * 1997-06-03 1999-07-13 Cypress Semiconductor Corp. SRAM with ROM functionality
US9202554B2 (en) 2014-03-13 2015-12-01 International Business Machines Corporation Methods and circuits for generating physically unclonable function

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292008A (en) * 1963-12-03 1966-12-13 Rca Corp Switching circuit having low standby power dissipation
US3493786A (en) * 1967-05-02 1970-02-03 Rca Corp Unbalanced memory cell
US3541530A (en) * 1968-01-15 1970-11-17 Ibm Pulsed power four device memory cell
US3643235A (en) * 1968-12-30 1972-02-15 Ibm Monolithic semiconductor memory
US3618052A (en) * 1969-12-05 1971-11-02 Cogar Corp Bistable memory with predetermined turn-on state
US3662351A (en) * 1970-03-30 1972-05-09 Ibm Alterable-latent image monolithic memory
US3753242A (en) * 1971-12-16 1973-08-14 Honeywell Inf Systems Memory overlay system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2613543A1 (de) * 1975-04-10 1976-10-21 Ibm Speicher aus feldeffekt-transistoren

Also Published As

Publication number Publication date
CA995357A (en) 1976-08-17
DE2232189A1 (de) 1974-01-17
AU4992472A (en) 1974-06-13
DE2165729B2 (de) 1974-06-27
CH541854A (de) 1973-10-31
FR2169910A1 (de) 1973-09-14
CA960785A (en) 1975-01-07
NL7214644A (de) 1973-07-03
GB1407847A (en) 1975-09-24
DE2165729A1 (de) 1973-07-12
DE2232189C3 (de) 1981-07-16
DE2232189B2 (de) 1980-10-09
FR2191195B2 (de) 1976-10-08
FR2191195A2 (de) 1974-02-01
FR2169910B1 (de) 1976-08-27
AU467924B2 (en) 1975-12-18
US3801967A (en) 1974-04-02
US3798621A (en) 1974-03-19

Similar Documents

Publication Publication Date Title
DE2165729C3 (de) Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung
DE10041378C1 (de) MRAM-Anordnung
EP0025130B1 (de) Hochintegrierter Festwertspeicher
DE2154024A1 (de) Binäres Speicherelement aus einer Flip-Flop Schaltung
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE2460150C2 (de) Monolitisch integrierbare Speicheranordnung
DE69929409T2 (de) Speicherzelle mit kapazitiver Last
DE2738678C3 (de) Monolithisch integrierte Speicherzelle
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2810610C3 (de)
EP1174924A2 (de) MRAM-Speicherzelle
DE4406459A1 (de) Integrierte Halbleiterschaltungsvorrichtung mit Speicherzellenanordnung
DE2146905A1 (de) Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher
DE69032419T2 (de) Halbleiterspeicher mit metallischer Verbindungsschicht vom selben Potential wie Wortleitung und verbunden mit dieser ausserhalb des Speichergebietes
EP0046551A2 (de) Monolithische statische Speicherzelle und Verfahren zu ihrem Betrieb
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE1574651A1 (de) Monolithische Schaltung mit Pinch-Widerstand
DE3330013A1 (de) Statische speicherzelle
DE2543138A1 (de) Monolithischer, maskenprogrammierbarer halbleiter-mikroprogrammspeicher und verfahren zu seiner herstellung
DE2348984A1 (de) Anordnung mit feldeffekttransistoren
DE2926514A1 (de) Elektrische speicheranordnung und verfahren zu ihrem betrieb
DE2439986C3 (de) Halbleiterfestwertspeicher
DE2223341C3 (de) Speicherelement und daraus aufgebaute dynamische Randomspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee