JPH086889A - 入出力制御装置 - Google Patents

入出力制御装置

Info

Publication number
JPH086889A
JPH086889A JP6137606A JP13760694A JPH086889A JP H086889 A JPH086889 A JP H086889A JP 6137606 A JP6137606 A JP 6137606A JP 13760694 A JP13760694 A JP 13760694A JP H086889 A JPH086889 A JP H086889A
Authority
JP
Japan
Prior art keywords
path
transfer means
input
control device
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6137606A
Other languages
English (en)
Inventor
Toshiaki Kochiya
利明 古知屋
Soichiro Nagasawa
聡一郎 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6137606A priority Critical patent/JPH086889A/ja
Priority to US08/420,696 priority patent/US5644783A/en
Publication of JPH086889A publication Critical patent/JPH086889A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration

Abstract

(57)【要約】 【目的】 本発明は入出力制御装置に関し、特定のパス
が常にデバイスビジー応答されることを防止して各パス
のリザーブを平均化することを目的とする。 【構成】 ビジーカウント手段Ｍ４は、任意の転送手段
が任意の論理記憶部を占有するためのコマンドを供給さ
れ、上記任意の論理記憶部が既に他の転送手段Ｍ１に占
有されているときに上記排他制御手段Ｍ２から上記任意
の転送手段に対して行われるデバイスビジー応答の回数
を上記論理記憶部毎及び転送手段毎にカウントする。仮
占有手段Ｍ５は、カウント手段Ｍ４のカウント値が所定
の閾値に達した後、上記任意の論理記憶部が占有解除さ
れたときに仮占有を行い、上記任意の転送手段以外の他
の転送手段による上記任意の論理記憶部の占有を規制す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は入出力制御装置に関し、
特に半導体記憶装置の入出力を制御する入出力制御装置
に関する。
【０００２】
【従来の技術】従来より、複数の論理ドライブに分割さ
れた半導体メモリを有し、複数の中央処理装置等の上位
装置が接続され、これらの上位装置によって各論理ドラ
イブをアクセスされる半導体記憶装置がある。
【０００３】このような半導体記憶装置では入出力制御
装置を有し、入出力制御装置によって複数の中央処理装
置のアクセスが同一の論理ドライブに競合しないよう排
他制御を行っている。
【０００４】従来の入出力制御装置においては、論理ド
ライブに対してリザーブコマンドを発行したパス又はパ
スグループのチャネルアダプタ（ＣＡ）に対してリソー
スマネジャ（ＲＭ）は、リザーブ完了応答を行って、こ
のパス又はパスグループに指定論理ドライブを占有させ
る。また、上記占有されている論理ドライブに対して他
のパス又はパスグループからリザーブコマンドを発行す
ると、入出力制御装置のリソースマネジャはこの他のパ
ス又はパスグループに対してデバイスビジー応答を行
う。また、入出力制御装置のリソースマネジャは論理デ
バイスを占有しているパス又はパスグループからリリー
スコマンドが発行されると、この論理デバイスの占有を
解除してリリース応答を行い、その後、デバイスビジー
応答を行ったパス又はパスグループに対してビジーツー
フリー応答を行ってこの論理デバイスの占有が可能であ
ることを通知する。
【０００５】
【発明が解決しようとする課題】従来の入出力制御装置
では、図１５に示す如く所定の論理ドライブに対するリ
ザーブコマンドがチャネルアダプタＣＡ0 から供給さ
れ、この論理ドライブに対するリザーブコマンドが他の
パスのチャネルアダプタＣＡi から供給されると、リソ
ースマネジャＲＭはチャネルアダプタＣＡ0 にリザーブ
完了の応答を行い、チャネルアダプタＣＡi にデバイス
ビジー応答を行う。リソースマネジャＲＭは、チャネル
アダプタＣＡ0 からリリースコマンドが供給されるとそ
のリザーブを解除して、チャネルアダプタＣＡ0 にリリ
ース完了の応答を行い、チャネルアダプタＣＡi にビジ
ーツーフリー応答を行う。
【０００６】この後、チャネルアダプタＣＡi より先に
チャネルアダプタＣＡ0 よりリザーブコマンドが供給さ
れると、リソースマネジャＲＭは再びチャネルアダプタ
ＣＡ 0 にリザーブ完了の応答を行い、チャネルアダプタ
ＣＡi にデバイスビジー応答を行う。
【０００７】このように、リリース後に同一パス又はリ
リースしたパスと同一パスグループからのリザーブが多
い場合はタイミング等により特定のパス（この場合ＣＡ
i ）が常にデバイスビジー応答されてしまうという問題
があった。
【０００８】本発明は上記の点に鑑みなされたもので、
特定のパスが常にデバイスビジー応答されることを防止
して各パスのリザーブを平均化する入出力制御装置を提
供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、図１（Ａ）の原理図に示すように、複数の上位装置
１０に接続され、接続された上位装置１０と半導体メモ
リ１７との間のデータ転送を行う複数の転送手段Ｍ１
と、上記半導体メモリ１７を分割した複数の論理記憶部
に対する複数の上位装置からのアクセス競合を防止する
排他制御手段Ｍ２と、上記排他制御に必要な情報を格納
する制御情報記憶手段Ｍ３とを有する入出力制御装置に
おいて、任意の転送手段が任意の論理記憶部を占有する
ためのコマンドを供給され、上記任意の論理記憶部が既
に他の転送手段Ｍ１に占有されているときに上記排他制
御手段Ｍ２から上記任意の転送手段に対して行われるデ
バイスビジー応答の回数を上記論理記憶部毎及び転送手
段毎にカウントするビジーカウント手段Ｍ４と、上記カ
ウント手段Ｍ４のカウント値が所定の閾値に達した後、
上記任意の論理記憶部が占有解除されたときに仮占有を
行い、上記任意の転送手段以外の他の転送手段による上
記任意の論理記憶部の占有を規制する仮占有手段Ｍ５を
有する。
【００１０】請求項２に記載の発明は、図１（Ｂ）の原
理図に示すように、前記仮占有手段Ｍ５による仮占有の
期間を所定期間とする仮占有期間設定手段Ｍ６を有す
る。
【００１１】請求項３に記載の発明では、前記複数の転
送手段Ｍ１は、パスグループを形成し、排他制御手段Ｍ
２は同一パスグループの転送手段が占有した論理記憶部
を上記同一パスグループ内の他の転送手段でアクセス可
能とする。
【００１２】請求項４に記載の発明では、前記閾値は、
論理記憶部毎及び転送手段毎に設定する。
【００１３】請求項５に記載の発明では、前記カウント
手段は、同一パスグループで、論理記憶部毎及び転送手
段毎のカウント値を同一カウント値とする。
【００１４】請求項６に記載の発明では、記閾値は、同
一パスグループで論理記憶部毎及び転送手段毎に同一値
とする。
【００１５】請求項７に記載の発明では、前記論理記憶
部を占有した転送手段のパスを論理ドライブ毎及び転送
手段毎に指示する占有パステーブルを有する。
【００１６】請求項８に記載の発明では、前記占有パス
テーブルは、同一パスグループで、論理記憶部毎及び転
送手段毎の指示を同一とする。
【００１７】請求項９に記載の発明では、前記排他制御
手段からデバイスビジー応答した転送手段のパスを論理
ドライブ毎及び転送手段毎に指示するビジー応答パステ
ーブルを有する。
【００１８】請求項１０に記載の発明では、前記ビジー
応答パステーブルは、同一パスグループで、論理記憶部
毎及び転送手段毎の指示を同一とする。
【００１９】請求項１１に記載の発明では、前記カウン
ト手段のカウント値が閾値に達した転送手段のパスを論
理ドライブ毎及び転送手段毎に指示する閾値パステーブ
ルを有する。
【００２０】請求項１２に記載の発明では、前記閾値パ
ステーブルは、同一パスグループで、論理記憶部毎及び
転送手段毎の指示を同一とする。
【００２１】請求項１３に記載の発明では、前記仮占有
手段が仮占有した転送手段のパスを論理ドライブ毎及び
転送手段毎に指示する仮占有パステーブルを有する。
【００２２】請求項１４に記載の発明では、前記仮占有
パステーブルは、同一パスグループで、論理記憶部毎及
び転送手段毎の指示を同一とする。
【００２３】
【作用】請求項１に記載の発明においては、任意の転送
手段が任意の論理記憶部を占有するためのコマンドを供
給され、上記任意の論理記憶部が既に他の転送手段Ｍ１
に占有されているときに上記排他制御手段Ｍ２から上記
任意の転送手段に対して行われるデバイスビジー応答の
回数を上記論理記憶部毎及び転送手段毎にカウントする
ビジーカウント手段Ｍ４と、上記カウント手段Ｍ４のカ
ウント値が所定の閾値に達した後、上記任意の論理記憶
部が占有解除されたときに仮占有を行い、上記任意の転
送手段以外の他の転送手段による上記任意の論理記憶部
の占有を規制する仮占有手段Ｍ５を有するため、デバイ
スビジー応答が閾値に達すると、仮占有が行われて、デ
バイスビジー応答が閾値に達した転送手段のパスが優先
的に任意の論理記憶部を占有でき、この転送手段のパス
が常にデバイスビジー応答されることを防止できる。
【００２４】請求項２に記載の発明においては、仮占有
手段Ｍ５による仮占有の期間を所定期間とする仮占有期
間設定手段Ｍ６を有するため、仮占有された状態で長時
間占有が行なわれず、他の転送手段が占有できなくてる
ことが防止される。
【００２５】請求項４に記載の発明においては、仮占有
手段Ｍ５における閾値を論理記憶部毎及び転送手段毎に
設定するため、仮占有を行うデバイスビジー応答の回数
を論理記憶部及び転送手段毎に自由に設定できる。
【００２６】請求項７に記載の発明においては、論理記
憶部を占有した転送手段のパスを論理ドライブ毎及び転
送手段毎に指示する占有パステーブルを有するため、ど
のパスが占有されているかを直ちに知ることができる。
【００２７】請求項９に記載の発明においては、デバイ
スビジー応答した転送手段のパスを論理ドライブ毎及び
転送手段毎に指示するビジー応答パステーブルを有する
ため、どのパスがビジー応答を行ったかを直ちに知るこ
とができる。
【００２８】請求項１１に記載の発明においては、カウ
ント手段のカウント値が閾値に達した転送手段のパスを
論理ドライブ毎及び転送手段毎に指示する閾値パステー
ブルを有するため、どのパスが閾値に達したかを直ちに
知ることができる。
【００２９】請求項１３に記載の発明においては、仮占
有手段が仮占有した転送手段のパスを論理ドライブ毎及
び転送手段毎に指示する仮占有パステーブルを有するた
め、どのパスが仮占有状態にあるかを直ちに知ることが
できる。
【００３０】
【実施例】図２は本発明装置を適用した半導体記憶装置
の一実施例のシステム構成図を示す。同図中、１０は上
位装置であり、中央処理装置１１，１２からなる。１５
は半導体記憶装置であり、入出力制御装置１６、及び半
導体メモリ１７から構成ささている。
【００３１】入出力制御装置１６は中央処理装置１１，
１２夫々のチャネル装置と接続され、上位装置１０と半
導体メモリ１７間のデータ転送を行う転送手段Ｍ１とし
てのチャネルアダプタ（ＣＡ）２０0 〜２０n と、チャ
ネルアダプタ２０0 〜２０n夫々がデータ転送を行う際
に半導体メモリ１７へのアクセス競合を防止するために
排他制御を行う排他制御手段Ｍ２としてのリソースマネ
ジャ（ＲＭ）２１と、リソースマネジャ２１が排他制御
を行うために必要な情報を格納するためのメモリである
制御情報記憶手段Ｍ３としてのテーブルストレージ（Ｔ
Ｓ）２２とよりなり、チャネルアダプタ２０1 〜２
０n 、リソースマネジャ２１、半導体メモリ１７は内部
バス２３に接続されている。上記のチャネルアダプタ２
０0 〜２０nは例えば１６台設けられ、中央処理装置１
１のチャネル装置に接続されたチャネルアダプタ２
０0 ，２０i+1 夫々のパス０，ｉ＋１は同一パスグルー
プであり、同様に中央処理装置１２のチャネル装置に接
続されたチャネルアダプタ２０i+1，２０n 夫々のパス
ｉ，ｎは同一パスグループである。
【００３２】半導体メモリ１７は上位装置１０から転送
されたデータを記憶するもので、内部を例えば６４個の
論理ドライブに分割して使用される。
【００３３】テーブルストレッジ２２にはパステーブ
ル、ビジーカウンタテーブル、割込みカウンタテーブル
が設けられている。パステーブルは図３に示す如く、論
理ドライブ単位でリザーブしたパス、デバイスビジー応
答したパス、閾値に達したパス、仮リザーブしたパス夫
々を指示するビットマップで構成されており、６４個の
論理ドライブ毎及び１６個のパス毎にフラグを立てる。
つまり、パステーブルのリザーブしたパスが占有パステ
ーブル、デバイスビジー応答したパスがビジー応答パス
テーブル、閾値に達したパスが閾値パステーブル、仮リ
ザーブしたパスが仮占有パステーブルに夫々対応する。
【００３４】ビジーカウント手段Ｍ４としてのビジーカ
ウンタテーブルは図４に示す如く、論理ドライブ単位で
パス０〜ｎ夫々についてデバイスビジー回数の閾値とビ
ジーカウンタを有している。割込みカウンタテーブルは
図５に示す如く論理ドライブ単位でバリッドビットと割
込みカウンタを有している。
【００３５】図６はリソースマネジャ２１の制御プログ
ラム（ファームウェア）の基本構造を示す図である。リ
ソースマネジャ２１は通常アイドル状態でループしてお
り、チャネルアダプタ２０0 〜２０n 夫々からコマンド
が供給されると割込みがかかり、このコマンドに対する
処理を実行し、またタイマ割込みがかかると、タイマ処
理を実行して元のアイドル状態に戻る。
【００３６】図７はリソースマネジャ２１が実行するビ
ジーカウンタテーブルの閾値設定処理のフローチャート
を示す。リソースマネジャ２１は上位装置１０からビジ
ーカウンタテーブルの所望の論理ドライブの所望のビジ
ーカウンタに対する閾値を設定するコマンドが供給され
ると、ステップＳ１０でテーブルストレッジ２２に閾値
を設定しようとするパスのパスグループＩＤを登録す
る。次にステップＳ１２で他に同一パスグループＩＤが
テーブルストレッジ２２に登録されているかどうかを判
別する。
【００３７】他に登録されている場合は、ステップＳ１
４で以前に登録されていたパスグループＩＤのデバイス
ビジー回数の閾値を図４のビジーカウンタテーブルの該
当する論理ドライブの欄から読み出し、読み出したデバ
イスビジー回数の閾値をコマンドで指定されたビジーカ
ウンタに対するデバイスビジー回数の閾値に設定する。
他に登録されていない場合はコマンドの閾値をコマンド
で指定されたビジーカウンタに対するデバイスビジー回
数の閾値に設定する。ステップＳ１４又はＳ１６を実行
後、処理を終了する。
【００３８】図８はリソースマネジャ２１が実行するリ
ザーブ処理のフローチャートを示す。同図中、リソース
マネジャ２１は中央処理装置１１又は１２が発行したリ
ザーブコマンドをチャネルアダプタ２０0 〜２０n のい
ずれかのパスを通して受け取ると、ステップＳ２０で図
３のパステーブルの仮リザーブしたパスの欄を参照して
コマンドが指定する論理ドライブが仮リザーブ（仮占
有）されているかどうかを判別する。
【００３９】このパスが仮リザーブされてなければステ
ップＳ２２でパステーブルのリザーブしたパスの欄を参
照して指定論理ドライブが他のパス又はパスグループか
らリザーブ（占有）されているかどうかを判別する。こ
こで、リザーブされていなければ、ステップＳ２４でパ
ステーブルの指定論理ドライブに対応するリザーブした
パスの欄の該当するパス（コマンドを供給したチャネル
アダプタのパス）又はパスグループを形成している場合
はそのパスグループの全てのパスにフラグを立てる。次
にステップＳ２６で図４に示すビジーカウンタテーブル
の指定論理テーブルの該当するパス又はパスグループの
ビジーカウンタをリセットし、ステップＳ２８で該当す
るパス又はパスグループのチャネルアダプタにリザーブ
完了の応答を行って処理を終了する。
【００４０】ステップＳ２２で指定論理ドライブが他の
パス又はパスグループからリザーブされていればステッ
プＳ３０で図３のパステーブルの指定論理ドライブに対
応するデバイスビジー応答したパスの欄の該当するパス
又はパスグループにフラグを立てる。次にステップＳ３
２で該当するパス又はパスグループのチャネルアダプタ
にデバイスビジー応答を行う。また、ステップＳ３４で
図４のビジーカウンタテーブルの指定論理テーブルの該
当するパス又はパスグループのビジーカウンタを全てイ
ンクリメントして更新する。この後、ステップＳ３６で
更新したビジーカウンタの値が、このビジーカウンタに
対応するデバイスビジー回数の閾値に達したかどうかを
判別し、達してなければ処理を終了する。達していれ
ば、ステップＳ３８で図３のパステーブルの閾値に達し
たパスの欄の該当するパス又はパスグループにフラグを
立てる。次にステップＳ４０で図４のビジーカウンタテ
ーブルの指定論理テーブルの該当するパス又はパスグル
ープのビジーカウンタを０にリセットして処理を終了す
る。
【００４１】一方、ステップＳ２０で指定論理テーブル
が仮リザーブされていればステップＳ４２に進み、リザ
ーブコマンドが仮リザーブされているパス又はパスグル
ープから供給されたかどうかを判別する。仮リザーブさ
れているパス又はパスグループからのリザーブコマンド
であれば、ステップＳ４４で後述するストップタイマ処
理を実行した後、ステップＳ４６で図３のパステーブル
の指定論理ドライブに対応する仮サーブしたパスの欄の
該当するパス又はパスグループのフラグを消去する。次
にステップＳ４８でパステーブルの指定論理ドライブに
対応するリザーブしたパスの欄の該当するパス又はパス
グループのフラグを立て、ステップＳ５０で該当するパ
ス又はパスグループのチャネルアダプタにリザーブ完了
の応答を行って処理を終了する。
【００４２】ステップＳ４２でリザーブコマンドが仮リ
ザーブされているパス又はパスグループから供給された
ものではない場合ステップＳ５２に進み、図３のパステ
ーブルの指定論理テーブルに対応するデバイスビジー応
答したパスの欄の該当するパス又はパスグループにフラ
グを立てる。次にステップＳ５４で該当するパス又はパ
スグループのチャネルアダプタにデバイスビジー応答を
行って処理を終了する。
【００４３】図９はリソースマネジャ２１が実行するリ
リース処理のフローチャートを示す。同図中、リソース
マネジャ２１は中央処理装置１１又は１２が発行したリ
リースコマンドをチャネルアダプタ２０0 〜２０n のい
ずれかのパスを通して受けとると、ステップＳ６０でコ
マンドを受け取ったパス（該当するパス）のリザーブを
解除し、ステップＳ６２で図３のパステーブルのコマン
ドが指定する論理ドライブに対応するリザーブしたパス
の欄の該当するパス又はパスグループのフラグを消去す
る。次にステップＳ６４で図３のパステーブルの指定論
理ドライブに対応する閾値に達したパスの欄を見て、フ
ラグが立っているパスがあるかどうかを判別し、閾値に
達したパスのフラグが立っているパスがなければステッ
プＳ６６で図３のパステーブルの指定論理ドライブに対
応するデバイスビジー応答したパスの欄のフラグの立っ
ているパス又はパスグループのチャネルアダプタにビジ
ーツーフリー応答を行い処理を終了する。
【００４４】ステップＳ６４で閾値に達したパスの欄に
フラグが立っているパスがあればステップＳ６８に進
み、上記パステーブルの指定論理ドライブに対応する閾
値に達したパスの欄のフラグを消去し、ステップＳ７０
で閾値に達したパスの欄のフラグを消去したパス（パス
グループを形成しているときはパスグループの代表のパ
ス）のチャネルアダプタにビジーツーフリー応答を行
い、このパスについてステップＳ７２でパステーブルの
指定論理ドライブに対応する仮リザーブしたパスの欄の
フラグを立てる。このステップＳ７２が仮占有手段Ｍ５
に対応する。更にステップＳ７４で後述のスタートタイ
マ処理を実行して処理を終了する。
【００４５】図１０はスタートタイマ処理のフローチャ
ートを示す。同図中、ステップＳ８０では図５に示す割
込みカウンタテーブルのリリースコマンドで指定された
論理ドライブに対応する割込みカウンタを０にリセット
し、ステップＳ８２でそのバリッドビットをセットして
処理を終了する。
【００４６】図１１はストップタイマ処理のフローチャ
ートを示す。同図中、ステップＳ９０では図５の割込み
カウンタテーブルのリザーブコマンドで指定された論理
ドライブに対応するバリッドビットをリセットして処理
を終了する。
【００４７】図１２は所定時間毎に割込まれるタイマ割
込み処理のフローチャートを示す。同図中、ステップＳ
１００では図５の割込みカウンタテーブルを論理ドライ
ブ０から順に、バリッドビットを見る。ステップＳ１０
２ではこのバリッドビットが有効（セットされている）
かどうかを判別し、有効でなければステップＳ１０４で
次の論理ドライブを指定してステップＳ１００に戻る。
【００４８】ステップＳ１０２でバリッドビットが有効
であれば、ステップＳ１０６で対応する割込みカウンタ
を１だけインクリメントしてカウントを行い、ステップ
Ｓ１０８でそのカウント値が予め設定された所定値を越
えてタイムアウトしたかどうかを判別する。タイムアウ
トしていればステップＳ１１０で図３のパステーブルの
中のステップＳ１００でバリッドビットを見た論理ドラ
イブに対応する仮リザーブしたパスの欄のフラグを全て
消去し、ステップＳ１１２で図５の割込みカウンタテー
ブルのタイムアウトした論理ドライブの割込みカウンタ
を０にリセットし、ステップＳ１１４で図３のパステー
ブルの論理ドライブに対応するデバイスビジー応答した
パスの欄のフラグが立っているパスのチャネルアダプタ
にビジーツーフリー応答を行う。ステップＳ１０８でタ
イムアウトでなければステップＳ１１６に進む。この
後、ステップＳ１１６で割込みカウンタテーブルを最後
の論理ドライブ６４まで見たかどうかを判別し、最後ま
で見てなければステップＳ１０４で次の論理ドライブを
指定してステップＳ１００に戻り、最後まで見ていれば
処理を終了する。
【００４９】ここで、図１３のオペレーションフローに
示す如く、所定の論理ドライブに対するリザーブコマン
ドがチャネルアダプタ２０0 から供給され、この論理ド
ライブに対応するリザーブコマンドが他のパスのチャネ
ルアダプタ２０i から供給されると、リソースマネジャ
２１はチャネルアダプタ２０0 にリザーブ完了の応答を
行い、チャネルアダプタ２０i にデバイスビジー応答を
行う。リソースマネジャ２１はチャネルアダプタ２０i
にデバイスビジー回数の閾値を越えるＮ回のデバイスビ
ジー応答を行った後、チャネルアダプタ２０0 からリリ
ースコマンドが供給されるとそのリザーブを解除して、
チャネルアダプタ２０0 にリリース完了の応答を行い、
チャネルアダプタ２０i を仮リザーブしてチャネルアダ
プタ２０ i にビジーツーフリー応答を行う。
【００５０】これによって次にチャネルアダプタ２０i
のリザーブコマンドより前にチャネルアダプタ２０0 か
らリザーブコマンドが供給されても、リソースマネジャ
２１はチャネルアダプタ２０0 にデバイスビジー応答を
行い、チャネルアダプタ２０ i にリザーブ完了の応答を
行う。
【００５１】これによって特定のチャネルアダプタ２０
i が常にデバイスビジーとなって半導体メモリ１７の論
理ドライブをアクセスできなくなることを回避でき、各
パス又はパスグループのリザーブを平均化できる。
【００５２】また、図１４のオペレーションフローに示
す如く、所定の論理ドライブに対するリザーブコマンド
がチャネルアダプタ２０0 から供給され、この論理ドラ
イブに対応するリザーブコマンドが他のパスのチャネル
アダプタ２０i から供給されると、リソースマネジャ２
１はチャネルアダプタ２０0 にリザーブ完了の応答を行
い、チャネルアダプタ２０i にデバイスビジー応答を行
う。リソースマネジャ２１はチャネルアダプタ２０i に
デバイスビジー回数の閾値を越えるＮ回のデバイスビジ
ー応答を行った後、チャネルアダプタ２０0 からリリー
スコマンドが供給されるとそのリザーブを解除して、チ
ャネルアダプタ２０0 にリリース完了の応答を行い、チ
ャネルアダプタ２０i を仮リザーブしてチャネルアダプ
タ２０iにビジーツーフリー応答を行う。
【００５３】この後、割込みカウンタの値が所定値とな
るまでの一定期間内にチャネルアダプタ２０0 よりリザ
ーブコマンドが供給されてもデバイスビジー応答を行う
が、この一定期間に仮リザーブしたチャネルアダプタ２
０i よりリザーブコマンドが供給されなければ、このチ
ャネルアダプタ２０i の仮リザーブを解除し、チャネル
アダプタ２０0 にビジーツーフリー応答を行う。そして
チャネルアダプタ２０ 0 から再度リザーブコマンドが供
給されれば、これにリザーブ完了の応答を行う。
【００５４】これによって、仮リザーブしたパスからリ
ザーブコマンドが一定期間内に供給されなければ、その
仮リザーブが解除され、論理デバイスがリザーブされて
いないにも拘らず他のリザーブを要求するパスが長時間
リザーブできなくなることを防止できる。
【００５５】
【発明の効果】上述の如く、請求項１に記載の発明によ
れば、任意の転送手段が任意の論理記憶部を占有するた
めのコマンドを供給され、上記任意の論理記憶部が既に
他の転送手段Ｍ１に占有されているときに上記排他制御
手段Ｍ２から上記任意の転送手段に対して行われるデバ
イスビジー応答の回数を上記論理記憶部毎及び転送手段
毎にカウントするビジーカウント手段Ｍ４と、上記カウ
ント手段Ｍ４のカウント値が所定の閾値に達した後、上
記任意の論理記憶部が占有解除されたときに仮占有を行
い、上記任意の転送手段以外の他の転送手段による上記
任意の論理記憶部の占有を規制する仮占有手段Ｍ５を有
するため、デバイスビジー応答が閾値に達すると、仮占
有が行われて、デバイスビジー応答が閾値に達した転送
手段のパスが優先的に任意の論理記憶部を占有でき、こ
の転送手段のパスが常にデバイスビジー応答されること
を防止できる。
【００５６】また、請求項２に記載の発明によれば、仮
占有手段Ｍ５による仮占有の期間を所定期間とする仮占
有期間設定手段Ｍ６を有するため、仮占有された状態で
長時間占有が行なわれず、他の転送手段が占有できなく
てることが防止される。
【００５７】また、請求項４に記載の発明によれば、仮
占有手段Ｍ５における閾値を論理記憶部毎及び転送手段
毎に設定するため、仮占有を行うデバイスビジー応答の
回数を論理記憶部及び転送手段毎に自由に設定できる。
【００５８】また、請求項７に記載の発明によれば、論
理記憶部を占有した転送手段のパスを論理ドライブ毎及
び転送手段毎に指示する占有パステーブルを有するた
め、どのパスが占有されているかを直ちに知ることがで
きる。
【００５９】また、請求項９に記載の発明によれば、デ
バイスビジー応答した転送手段のパスを論理ドライブ毎
及び転送手段毎に指示するビジー応答パステーブルを有
するため、どのパスがビジー応答を行ったかを直ちに知
ることができる。
【００６０】また、請求項１１に記載の発明によれば、
カウント手段のカウント値が閾値に達した転送手段のパ
スを論理ドライブ毎及び転送手段毎に指示する閾値パス
テーブルを有するため、どのパスが閾値に達したかを直
ちに知ることができる。
【００６１】また、請求項１３に記載の発明によれば、
仮占有手段が仮占有した転送手段のパスを論理ドライブ
毎及び転送手段毎に指示する仮占有パステーブルを有す
るため、どのパスが仮占有状態にあるかを直ちに知るこ
とができ、実用上きわめて有用である。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明装置を適用した半導体記憶装置のシステ
ム構成図である。
【図３】パステーブルを示す図である。
【図４】ビジーカウンタテーブルを示す図である。
【図５】割込みカウンタテーブルを示す図である。
【図６】リソースマネジャの制御プログラムの基本構造
図である。
【図７】ビジーカウンタテーブルの閾値設定処理のフロ
ーチャートである。
【図８】リザーブ処理のフローチャートである。
【図９】リリース処理のフローチャートである。
【図１０】スタートタイマ処理のフローチャートであ
る。
【図１１】ストップタイマ処理のフローチャートであ
る。
【図１２】タイマ割込み処理のフローチャートである。
【図１３】本発明のオペレーションフローである。
【図１４】本発明のオペレーションフローである。
【図１５】従来のオペレーションフローである。
【符号の説明】
１０ 上位装置 １１，１２ 中央処理装置 １５ 半導体記憶装置 １６ 入出力制御装置 １７ 半導体メモリ ２０0 〜２０n チャネルアダプタ ２１ リソースマネジャ ２２ テーブルストレッジ Ｍ１ 転送手段 Ｍ２ 排他制御手段 Ｍ３ 制御情報記憶手段 Ｍ４ ビジーカウント手段 Ｍ５ 仮占有手段 Ｍ６ 仮占有期間設定手段

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 複数の上位装置（１０）に接続され、接
    続された上位装置（１０）と半導体メモリ（１７）との
    間のデータ転送を行う複数の転送手段（Ｍ１）と、 上記半導体メモリ（１７）を分割した複数の論理記憶部
    に対する複数の上位装置からのアクセス競合を防止する
    排他制御手段（Ｍ２）と、 上記排他制御に必要な情報を格納する制御情報記憶手段
    （Ｍ３）とを有する入出力制御装置において、 任意の転送手段が任意の論理記憶部を占有するためのコ
    マンドを供給され、上記任意の論理記憶部が既に他の転
    送手段（Ｍ１）に占有されているときに上記排他制御手
    段（Ｍ２）から上記任意の転送手段に対して行われるデ
    バイスビジー応答の回数を上記論理記憶部毎及び転送手
    段毎にカウントするビジーカウント手段（Ｍ４）と、 上記カウント手段（Ｍ４）のカウント値が所定の閾値に
    達した後、上記任意の論理記憶部が占有解除されたとき
    に仮占有を行い、上記任意の転送手段以外の他の転送手
    段による上記任意の論理記憶部の占有を規制する仮占有
    手段（Ｍ５）を有することを特徴とする入出力制御装
    置。
  2. 【請求項２】 請求項１記載の入出力制御装置におい
    て、 前記仮占有手段（Ｍ５）による仮占有の期間を所定期間
    とする仮占有期間設定手段（Ｍ６）を有することを特徴
    とする入出力制御装置。
  3. 【請求項３】 前記複数の転送手段（Ｍ１）は、パスグ
    ループを形成し、排他制御手段（Ｍ２）は同一パスグル
    ープの転送手段が占有した論理記憶部を上記同一パスグ
    ループ内の他の転送手段でアクセス可能とすることを特
    徴とする請求項１記載の入出力制御装置。
  4. 【請求項４】 前記閾値は、論理記憶部毎及び転送手段
    毎に設定することを特徴とする請求項１記載の入出力制
    御装置。
  5. 【請求項５】 前記カウント手段（Ｍ４）は、同一パス
    グループで、論理記憶部毎及び転送手段毎のカウント値
    を同一カウント値とすることを特徴とする請求項３記載
    の入出力制御装置。
  6. 【請求項６】 前記閾値は、同一パスグループで論理記
    憶部毎及び転送手段毎に同一値とすることを特徴とする
    請求項５記載の入出力制御装置。
  7. 【請求項７】 前記論理記憶部を占有した転送手段のパ
    スを論理ドライブ毎及び転送手段毎に指示する占有パス
    テーブルを有することを特徴とする請求項１記載の入出
    力制御装置。
  8. 【請求項８】 前記占有パステーブルは、同一パスグル
    ープで、論理記憶部毎及び転送手段毎の指示を同一とす
    ることを特徴とする請求項３記載の入出力制御装置。
  9. 【請求項９】 前記排他制御手段からデバイスビジー応
    答した転送手段のパスを論理ドライブ毎及び転送手段毎
    に指示するビジー応答パステーブルを有することを特徴
    とする請求項１記載の入出力制御装置。
  10. 【請求項１０】 前記ビジー応答パステーブルは、同一
    パスグループで、論理記憶部毎及び転送手段毎の指示を
    同一とすることを特徴とする請求項３記載の入出力制御
    装置。
  11. 【請求項１１】 前記カウント手段のカウント値が閾値
    に達した転送手段のパスを論理ドライブ毎及び転送手段
    毎に指示する閾値パステーブルを有することを特徴とす
    る請求項１記載の入出力制御装置。
  12. 【請求項１２】 前記閾値パステーブルは、同一パスグ
    ループで、論理記憶部毎及び転送手段毎の指示を同一と
    することを特徴とする請求項３記載の入出力制御装置。
  13. 【請求項１３】 前記仮占有手段が仮占有した転送手段
    のパスを論理ドライブ毎及び転送手段毎に指示する仮占
    有パステーブルを有することを特徴とする請求項１記載
    の入出力制御装置。
  14. 【請求項１４】 前記仮占有パステーブルは、同一パス
    グループで、論理記憶部毎及び転送手段毎の指示を同一
    とすることを特徴とする請求項３記載の入出力制御装
    置。
JP6137606A 1994-06-20 1994-06-20 入出力制御装置 Pending JPH086889A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6137606A JPH086889A (ja) 1994-06-20 1994-06-20 入出力制御装置
US08/420,696 US5644783A (en) 1994-06-20 1995-04-12 Device for setting aside memory for use by one transfer unit when number of busy responses for the unit regarding the memory becomes predetermined number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6137606A JPH086889A (ja) 1994-06-20 1994-06-20 入出力制御装置

Publications (1)

Publication Number Publication Date
JPH086889A true JPH086889A (ja) 1996-01-12

Family

ID=15202623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6137606A Pending JPH086889A (ja) 1994-06-20 1994-06-20 入出力制御装置

Country Status (2)

Country Link
US (1) US5644783A (ja)
JP (1) JPH086889A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69928995T2 (de) * 1998-06-22 2006-09-07 Affymetrix, Inc., Santa Clara Reagenz und Verfahren zu fester Phase Synthese
US20060174052A1 (en) * 2005-02-02 2006-08-03 Nobukazu Kondo Integrated circuit and information processing device
JP3864250B2 (ja) * 2002-10-31 2006-12-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 排他制御装置、排他制御方法、プログラム、及び記録媒体
JP4462852B2 (ja) * 2003-06-23 2010-05-12 株式会社日立製作所 ストレージシステム及びストレージシステムの接続方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130246A (en) * 1976-04-24 1977-11-01 Fujitsu Ltd Memory access control system
US4803653A (en) * 1986-08-06 1989-02-07 Hitachi, Ltd. Memory control system
US5036456A (en) * 1987-02-13 1991-07-30 Honeywell Information Systems Inc. Apparatus for controlling concurrent operations of a system control unit including activity register circuitry
US5291581A (en) * 1987-07-01 1994-03-01 Digital Equipment Corporation Apparatus and method for synchronization of access to main memory signal groups in a multiprocessor data processing system
US5016167A (en) * 1987-12-21 1991-05-14 Amdahl Corporation Resource contention deadlock detection and prevention
US5175837A (en) * 1989-02-03 1992-12-29 Digital Equipment Corporation Synchronizing and processing of memory access operations in multiprocessor systems using a directory of lock bits
JP2880268B2 (ja) * 1990-07-30 1999-04-05 株式会社日立製作所 ネットワーク構成定義情報の変更方法
US5269011A (en) * 1990-09-24 1993-12-07 Emc Corporation Dynamically reconfigurable data storage system with storage system controllers selectively operable as channel adapters on storage device adapters
US5440752A (en) * 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
US5355455A (en) * 1991-11-19 1994-10-11 International Business Machines Corporation Method and apparatus for avoiding deadlock in a computer system with two or more protocol-controlled buses interconnected by a bus adaptor

Also Published As

Publication number Publication date
US5644783A (en) 1997-07-01

Similar Documents

Publication Publication Date Title
JP5566899B2 (ja) メモリにアクセスするシステム及び方法
US5487170A (en) Data processing system having dynamic priority task scheduling capabilities
DE60309391T2 (de) Datenübertragungssteuerungssystem, Programm und Datenübertragungssteuerungsverfahren
SE440960B (sv) Metod for vegoberoende reservation, frigivning och ateranknytning efter avbrott av in/utanordningar och minnesanordningar i ett databehandlingssystem och anordning for tillempning av metoden
DE112005000219T5 (de) Verfahren und Vorrichtung zum Verwalten von Speicherzugriffsanforderungen
US20060224805A1 (en) Maintain fairness of resource allocation in a multi-node environment
JP4357473B2 (ja) データ処理システムおよびプログラム
US7051135B2 (en) Hierarchical bus arbitration
US8006014B2 (en) PCI-Express data link transmitter employing a plurality of dynamically selectable data transmission priority rules
US7065595B2 (en) Method and apparatus for bus access allocation
JPH086889A (ja) 入出力制御装置
US7062501B1 (en) Structure and method for linking scatter/gather list segments for host adapters
DE102021127156A1 (de) System und verfahren zur erleichterung der dynamischen verwaltung des getriggerten betriebs in einer netzwerkschnittstellensteuerung (nic)
DE102008000649A1 (de) Speicher-Verwaltungsvorrichtung und Verfahren für diese
JP2926873B2 (ja) 計算機システム
CN112596889B (zh) 一种基于状态机管理链式内存的方法
JPH0528856B2 (ja)
JP3765852B2 (ja) データ処理装置および方法
DE69736937T2 (de) Anordnung zur Steuerung der Übertragung von Datenpaketen
JP2007241922A (ja) 共有資源利用のための調停方法及びその調停装置
JPH10334042A (ja) バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体
JPH0443302B2 (ja)
JP3353368B2 (ja) バス中継装置
CN110851345A (zh) 一种系统参数的调用方法及调用装置
JPS6016655B2 (ja) 入出力装置アクセス制御方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030610