SE440960B - Metod for vegoberoende reservation, frigivning och ateranknytning efter avbrott av in/utanordningar och minnesanordningar i ett databehandlingssystem och anordning for tillempning av metoden - Google Patents

Metod for vegoberoende reservation, frigivning och ateranknytning efter avbrott av in/utanordningar och minnesanordningar i ett databehandlingssystem och anordning for tillempning av metoden

Info

Publication number
SE440960B
SE440960B SE7903939A SE7903939A SE440960B SE 440960 B SE440960 B SE 440960B SE 7903939 A SE7903939 A SE 7903939A SE 7903939 A SE7903939 A SE 7903939A SE 440960 B SE440960 B SE 440960B
Authority
SE
Sweden
Prior art keywords
control unit
channel
central unit
control
central
Prior art date
Application number
SE7903939A
Other languages
English (en)
Other versions
SE7903939L (sv
Inventor
F A Luiz
H C Snyder
Jr J H Sorg
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of SE7903939L publication Critical patent/SE7903939L/sv
Publication of SE440960B publication Critical patent/SE440960B/sv

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089Redundant storage control functionality

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)

Description

7191139-319-2 N Vid tidigare känd teknik - beskriven exempelvis i det amerikanska patentet 3 725 864 - utnyttjades vid överföringen av data mellan en centralenhet och accessplatsen i minnet, en anslutning i form av en fysikalisk väg med å ena sidan en kanal och en med kanalen kommunicerande styrenhet i ett asynkront förhållande och å andra sidan utvalda anordningar.
Centralenhetens operativsystem initierade överföringen av en START-in/ut-instruktion. Detta medförde att styrningen överlämnades till en serie kanalorderord (CCW). En kanal- ordersekvens eller -kedja blev i sin tur sänd från central- enheten över kanalen till styrenheten för utväljning av och access till minnet och för effektuering av dataförflyttningen över länken.
Såsom påpekas i nyssnämnda amerikanska patent var en centralenhet anslutbar till en anordning enbart via denna tillägnade väg för ett givet kanalprogram. Bortkoppling och återanknytning via någon annan väg innebar utförande av en ny START-in/ut-operation. Såsom ett resultat härav upptog vägsökningen och vägvalet på centralenhetsnivå avsevärd centralenhetsbehandlingstid för varje START-in/ut-operation.
Med andra ord betraktade man tidigare enkelväganslutningar såsom tillräckliga för enkeltransaktioner.
Det citerade amerikanska patentet beskriver också den anpassade frånkopplingen och återanknytningen av kanaler och anordningar, som gör centralenhetens och anordningens associa- tionsväg oberoende. I det amerikanska patentet åstadkommes detta genom användning av ett flertal kanaler för tidsplane- rande och utförande in/ut-program. Varje kanal eller kanal- styrenhet kan enligt nämnda patent logikanslutas till en anordning via en korsningspunktomkopplare. In/ut-uppgifter placeras i en kö, som är gemensam för kanalerna. Kanalerna uttager uppgifterna från köerna och utför de kanalprogram, som hör samman med uppgifterna. Under perioder av latent anordningsaktivitet blir kanalprogram, motsvarande anord- ningarna, köplacerade i anordningsköer. Detta gör kanalen fri att gå vidare till en annan uppgift. När anordningen når 7903939-2 den punkt, där kanalprogrammet kan fortsättas, återinträder vilken som helst fri kanal, som har access till anordningen, i programmet genom att ta ut det från anordningskön, vari- genom utförandet av programmet upptages på nytt.
Den tidigare kända tekniken beskriver också olika arrangemang för att dela minnes- och kommunikationsresurser.
Rikliga exempel finns också på olika utformningar av multi- behandlingssystem. Till den förra kategorien hör det amerikan- ska patentet 3 581 286, som beskriver rymdfördelad omkoppling av kanaler till styrenheter, och det amerikanska patentet 4 004 277, som avser användningen av en styrenhet, vilken väljer väg för perifera enheter till centralenheter medelst en "intelligent omkopplare". Detta låter en andra central- enhet utnyttja något av operativsystemet (OS) i en första centralenhet för access till hjälpminnen, när dessa minnen är indirekta. B empel på den andra kategorien finns i de amerikanska patenten 3 768 074, 3 386 082 och 3 934 232.
Ett ändamål med föreliggande uppfinning är att öka anordningars tillgänglighet till centralenheter genom dynamisk tilldelning av väguppsättningar på "utombords"-sidan av kanal/anordnings-länkarna. Detta ändamål uppfylles i sin tur genom en metod och en anordning för vägoberoende reservation och återanknytning av minnesanordningar genom centralenheter, vilka arbeta i ett minnessubsystemarrangemang med ett flertal centralenheter och delad direktaccess. Metoden består av följande steg: framtagning av en nättopologikarta och lagring av denna karta vid en allmän styrnod i nätet, alstring och upprätthållande av sammanhangsinformation, till exempel centralenhets- och anordningsidentitet och anslutningspriori- tet, och lagring av denna information vid den allmänna styrnoden, samt dirigering av anslutningen av centralenheterna till anordningarna på sådant sätt, att för varje given reservations- eller återanknytningsindikation access till kartan sker från minst en styrenhet för att trygga att centralenheten ingår i en uppsättning länkar, vilken anord- ningen är underordnad. Om så är fallet, blir en tillgänglig väg vald. sket-saa- *Q 79 (1393 9-'2 Enligt föreliggande uppfinning är varje centralenhet en källnod med en uppsättning ut-vägar (kanaler). Vägarna korsas av samverkande styrnoder (styrenheter) för att sluta i en enskild destinationsanordning. Varje centralenhet kan reservera en anordning via en kanal och är i stånd att senare starta en in/ut-operation till samma anordning via en andra kanal. Om den första kanalen skulle vara upptagen, kan operationerna fortfarande initieras omedelbart utan avvaktan på att denna kanal blir tillgänglig enligt vad som krävdes vid tidigare känd teknik. Själva grundtanken hos föreliggande uppfinning är att vägval med hjälp av en vägtillgänglighets- karta utnyttjas av styrenheten. Detta medger att en anordning kopplas bort från kanalen och senare återinkopplas till en andra kanal för att fortsätta en kedja av kanalorder (CCW).
Om en anordning ej behöver utföra en hel orderkedja över en enda länk, blir den ansluten till den första fria vägen till den initierande centralenheten.
Anordningstillgängligheten i minnessubsystemet vad centralenheterna beträffar blir utökad. Detta beror på det faktum, att olika vägars uppsättningar av anordningar och centralenheter tilldelas dynamiskt på underordningsbasis.
Detta ökar signalväganslutningssannolikheten för anordningar till motsvarande centralenheter, som deltager i utväljningen av reserverade anordningar eller återanknytning av anordningen och centralenheten.
Slutligen bör påpekas, att varken föreliggande uppfinning eller den tidigare kända tekniken längre betraktar kanaler såsom oberoende logikbehandlingsenheter - t ex det amerikanska patentet 3 581 286. Dessa utgör i stället en uppsättning samverkande kanaler, varav vilka som helst kan starta en uppgift. Likaså kan vilken som helst av kanalerna återupptaga en uppgift under förutsättning att den ovan beskrivna “utom- bords“-utrustningen tillåter verkställandet av dylikt arbete.
Ovannämnda och andra ändamål, egenskaper och fördelar med uppfinningen som definieras i nedanstående patentkrav framgår av följande, mera detaljerade beskrivning av en 7903939~2 föredragen utföringsform, som illustreras på bifogade rit- ningar.
Figur l visar ett par centralenheter, som gör access till ett delat DASD-subsystem enligt tidigare känd teknik.
Figur 2 visar ett flertal centralenheter, som gör access till ett delat DASD-arrangemang, vilket arbetar med dynamiskt vägval enligt föreliggande uppfinning.
Figur 3 visar nätförhållandena mellan centralenheterna, styrenheterna och anordningarna, vilka kan etableras god-, ß”,,\,A,i clšïlçååififß. tindceaeenainiaiefirfgs-fast” i* " Figurerna 4a och 4b är matrisrepresentationer av nät- förhållandena i figur 3 för anordningarna 0 och l.
Figurerna Sa-c illustrerar dels en centralenhet/styr- enhetsport-förhållande, dels en anordning-upptagen-vektor och dels ett exempel på en anordningsunderordningstabell.
Figur 6 visar en andranivâ-logiktillämpning av minnet 25 för dynamiskt vägval vid den utföringsform, som visas i figur 2.
I figur l visas en första centralenhet l och en andra centralenhet 3, vilka är anslutna till motsvarande styren- heter 21 och 23 via kanaler l och 2 (vägar ll, l3) och kanaler 2 och 3 (vägar 15, 17). Styrenheterna delar accessen till direktaccessminnesanordningarna (DASD) 27 och 29 via omkopplarna 25. Det torde vara värdefullt att betrakta förhållandena vid en enskild uppgift, initierad vid central- enheten l, den tillägnade väganslutningen mellan centralen- heten l och DASD 27 i samband med order- och datavägval enligt den tidigare teknik, som exempelvis påträffas i de amerikanska patenten 3 336 582 och 3 564 502.
En centralenhets samspel med en DASD börjar, när central- enheten anropar START-in/ut-instruktionen. Denna instruktion har till uppgift att etablera en förbindelse mellan central- enheten och en adresserad anordning jämte exekvering av ett kanalprogram med anordningen. Anropandet av START-in/ut- instruktionen får styrningen att lämnas över till en serie kanalorder. Denna serie eller kedja av kanalorder (CCW) *'“~f--.~..., PÜÖR Oïiazzaiy *___._. liv. 7903ï959~2 sänds i sin tur över kanalen till styrenheten för utväljning av och access till anordningen samt effektuering av eventuell dataförflyttning över länkarna. Såsom påpekats består varje kanalprogram av en sekvensiell operationslista, som finns i centralenhetens huvudminne. överföringen till och utförandet vid styrenheten av kanalorderorden äger inte rum förrän den inledande förbindelsen mellan centralenheten och styrenheten har upprättats. För varje operation (CCW) i kanalprogrammet krävs en eller flera motsvarande operationer antingen vid styrenhetsnivå eller anordningsnivå över en aktiv anslut- ning. Givetvis behöver listan eller CCW-sekvensen ej utföras sammanhängande utan kan segmenteras.
Det torde vara lämpligt med en uppräkning av de aktiva förbindelserna mellan kanalen, styrenheten och anordningarna.
Den första aktiva anslutningen gäller den inledande utväljnings- sekvensen. Denna sekvens anropas med en START-in/ut/-operation, under vilken en inledande väg etableras såväl elektriskt som logiskt i form av anordningsadress (virtuell/reell) och anordningsstatus (ledig/upptagen). Nästa aktiva anslutning avser CCW-överföring och -utförande. Ett styr-CCW, t ex SEEK, kräver fysikalisk positionsangivelse eller aktivitet vid anordningen. En styrenhet kan såsom gensvar på mottag- ningen av ett styr-CCW utföra kanalorderordet i frånkopplad mod. Detta betyder, att styrenheten frånkopplas från kanalen under utförandet av den indikerade operationen. Styrenheten kräver ingen mer kanalaktivitet förrän den återanknyts till nämnda kanal. Vid ett typiskt IBM 370-system enligt ovan angivna referenser, åstadkommer styrenheten, sedan den mottagit ett SEEK~kanalorderord och parametrarna (måladress), frânkoppling under 30 millisekunder eller mer. 30 milli- sekunder är en medeltid, som en accessarm i en DASD behöver för att nå de aktuella spåren i en skivcylinder. Under denna "dödtid“ är både kanalen och styrenheten fria att etablera andra förbindelser; I motsats till frånkopplade moder kräver kanalorderord, vilka har att göra med förflyttning eller överföring av data mellan kanalen och anordningen, t ex READ 71903939-2 eller WRITE CCW, att styrenheten förblir ansluten till kanalen i och för effektuering av dataöverföringen.
Varje kanalorderord måste tagas från listan i central- enhetens huvudminne och föras över kanalen till styrenheten.
Vid styrenheten utföres kanalorderordet. Efter utförandet uppträder en avslutningssekvens. Om CCW är av den styrtyp, som kräver anordningslokalisering, frikopplas styrenheten från kanalen och måste också återanknytas, när styrningen eller anordningslokaliseringen har fullbordats. Denna åt- följs av en avslutningssekvens. Avslutningssekvenserna är av tvâ slag, nämligen den kedjade avslutningssekvensen, som förekommer mellan CCW i samma sekvens, och den icke kedjade, vilken hör samman med det sista CCW i en given serie.
Styrenhetsoperation i frånkopplingsmod innebär frikopp- ling av styrenheten från kanalstyrenhetslänken för varje CCW, som ej kräver en aktiv anslutning. Den klass av CCW, som ej kräver aktiv anslutning, inkluderar styr-CCW, vilka dirigerar den mekaniska förflyttningen vid minnesanordningarna.
Så t ex resulterar ett SEEK-kanalorderord i att styrenheten frånkopplas efter det att mål-DASD-adressen mottaqits. Såsom gensvar på motsvarande order från styrenheten placerar anordningen huvudarmarrangemanget relativt adressen och alstrar en klarsignal. Styrenheten avfrågar i sin tur asyn- kront ett klarsignalregister och bestämmer identiteten hos den kanal, för vilken återanknytning skall begäras. Denna identitet fastställes från interna tabeller. Styrenheten päkallar därefter återanknytning med avseende på kanalen.
Underförstått kan styrenheten i frânkopplingsmod, sedan den expedierat anordningen X för utförande av ett SEEK CCW, utföra en operation med anordningen Y. Detsamma gäller kanalen, d v s att kanalen kan bli inbegripen i ett annat kanalprogram.
Styrenhetens återanknytning till kanalen är tillåten ~med avseende på kanalen. När kanalen bekräftar återanknyt- ningskravet med hjälp av en “beviljat krav"-signal, överför styrenheten både styrenhets- och anordningsidentifikation. 79Û3939~i2 Kanalen, som erhåller både styrenhets- och anordningsiden- tifikation, använder denna ID såsom en visare, vilken till- låter kanalen att åter orienteras till det aktuella kanal- programmet.
Den dynamiska vägvalsmetoden och -anordningen tillåter ett nätverk av kanaler hörande till samma system. Nätverket utnyttjas under inledande utväljning av ett kanalprogram och vid styrenhetsåterinkoppling. Inledande utväljning är en ceremoni mellan en kanal och en styrenhet för etablering av den elektriska vägen och styranslutningen för att göra det möjligt för den “valda“ styrenheten att bearbeta en CCW- kedja. Eftersom kanalprogrammen, såsom tidigare nämnts, anropas vid centralenheten av START-in/ut-instruktionen är det därefter under anropet styrenheten, som måste utföra logikbestämning, d v s "har kanal 3 tillåtelse att använda anordning Y?" Detta åstadkommes av styrenheten med användning av centralenhetsidentifikation (namn, kännetecken) och tabeller. Frågan kan upplösas enligt följande: “Ägs kanal 3 av centralenheten II? Om så är fallet, vilken centralenhet äger då anordningen Y?" Vad styrenhetsåterinkopplingen angår bör observeras, att styrenheten upptecknar "ägarskap" (under- ordning) för en anordning med hjälp av centralenhetens ID och icke kanalens ID. Efter en anordning-klar-signal kan sålunda styrenheten identifiera alla kanaler, som ägs av centralenheten II på basis av en tabell, vilken visar styr- enhetens kanal/port-avslutning och centralenhetens ID. Härav följer att en styrenhet, som begär återanknytning, föranleder placering av denna begäran på alla kanaler i samtidig för- bindelse med styrenheten, vilka har att göra med central- enhetens ID och anordningen.
Vad reservation av en anordning från en centralenhet beträffar, associerade vid det tidigare kända systemet RESERVE-kanalorderordet en anordning till en kanal, medan vid dynamiskt vägval ett RESERVE-kanalorderord associerar en anordning till ett centralenhetsnamn. Vid det tidigare systemet var vidare styrenheten ej medveten om någon identitet utanför kanalerna. Följaktligen behandlades varje kanal individuellt. Om.exempelvis kanal l hade reserverat DASD 27, kunde kanal 2 ej göra access DASD. Detta berodde på att ugn» 79031939-2 styrenheten 1 (21) icke är medveten om det faktum, att en centralenhet I existerar. Vid dynamiskt vägval blir däremot, om centralenheten I har reserverat DASD 27, reservationen gjord på en vägoberoende basis (centralenhet I, DASD 27).
I figur 2 på ritningarna visas en konfiguration enligt uppfinningen med ett flertal centralenheter och delad DASD.
Tre centralenheter l, 3 och 4, som i det följande identifi- eras med romerska siffror CPU I, CPU II och CPU III, är lämpligen korskopplade till ett par styrenheter 21 och 23, i det följande betecknade CU I och CU II, via motsvarande kanaler. Närmare bestämt är CPU I ansluten till fyra kanaler 5, 7, 8, 10, medan CPU II är ansluten till två kanaler 9, 12, och CPU III är ansluten till två kanaler 14 och 16.
Centralenhetens I kanaler l och 2 slutar i CU I-portarna a och b, medan kanalerna 3 och 4 från CPU I slutar i styr- enhetens II portar e och f. Kanal l från CPU II slutar i CU I-porten c, medan kanal 2 från CPU II är förbunden med CU II vid port g. Slutligen driver kanal l från CPU III port d i CU I, medan kanal 2 från CPU III driver port h i CU II.
Detta förhållande l:l mellan kanal och CU-port skiljer sig från det i figur l, där kanal 2 i CPU I slutar i en port i styrenheten 21 och i en annan port i styrenheten 23.
Av figur 2 framgår, att CU I och CU II förbinder anord- ningarna 53 via DASD-styrorgan 27 och 29 över en fråga/svar- länk, som omfattar etikett- och dataledningar. Länken mellan CU I och DASD-styrorganet 27 innefattar etikettledningar 65 samt data/in- och data/ut-ledningar 57 och 59. Vidare ansluter etikettledningar 67 jämte data/in- och data/ut-vägar 61 och 63 styrenheten II med DASD-styrorganet 29.
Vid en länk av typ fråga/svar utför etikett-ut identi- fiering och giltighetsförklaring av informationen på data-ut och omvänt. Härvidlag arbetar varje CPU/styrenhet/anordning asynkront med avseende på varandra, varvid riktningsstyrning utövas uppifrån och nedåt. Såsom tidigare påtalats är aktiv koppling mellan elementen för utförande av operationer nödvändig under längre perioder enbart vad beträffat för- flyttningen av data från anordning till kanal eller från CMPÛORCCQUALIW 7993939-2 10 kanal till anordning. I övrigt kan uppgifter och operationer utföras i frånkopplingsmod.
Till anordningarna 53 sker access via antingen DASD- styrorganet 27 eller DASD-styrorganet 29. Styrorganet 27 innehåller anslutningslogik 39 och sekvensstyraren 41, som kopplar anordningarna 53 via vägen 55. På samma sätt inne- håller DASD-styrorganet 29 anslutningslogiken 47 och sekvens- styraren 49 för påverkan av anordningarna 53 över vägen 51.
Mellan styrorganen 27 och 29 är minnet 25' för dynamiskt vägval inplacerat. Detta minne rymmer kartan över nättopologi och den nödvändiga sammanhangsinformation, som utnyttjas av styrenheterna vid övervakningen av anslutningen mellan centralenheterna och anordningarna. Här har en snabb access betonats. Följaktligen innehåller minnet 25' ett par minnen med konstant accesstid (RAM) 43 och 45, till vilka access kan ske på vanligt sätt från endera styrenheten via korrekt anslutningslogik. Sålunda kan styrenheten I göra access till RAM 43 och 45 och läsning, skrivning eller uppdaterings- ändamål via anslutningslogik 39 och väg 67. Styrenheten II kan på vanligt sätt göra access till RAM via anslutnings- logik 47 och väg 65. Närmare bestämt regleras operationerna i samland med anordningarnas 53 access medförande förflytt- ning och orientering av elektromekaniska element, t ex huvudskivarmarrangemanget på direktaccessminnesanordningarna 0-4, av order och parametrar, vilka sänds från styrenheten via anslutningslogiken och sekvensstyraren.
Av figur 2 framgår vidare, att varje centralenhet har ett urval av kanaler, ett urval av styrenheter och därför ett urval av DASD-styrorgan. Självklart finns det många möjliga vägar för anslutning av en given anordning, t ex anordningen 0, till CPU I. En väg kan gå via styrorganet 27, CU I och antingen kanal l eller kanal 2. Andra vägar in- kluderar ett anordningsstyrorgan 29, CU II och kanalen 3 eller 4. Det första problemet är då att konstruera en väg- tillgänglighetskarta på basis av centralenheternas definition av de anordningar, som de önskar bli anslutna till. Eftersom 7903939-2 ll centralenheterna och anordningarna är kopplade till sär- skilda styrenheter och dessas portar, blir det då möjligt att utföra diagram eller representationer av dylika förbin- delser med hjälp av nät, kartor och/eller trädstrukturer.
Exempel på trädstrukturer visas i figur 3, och motsvarig- heten i tabellform visas i figurerna 4a och 4b. Sammanhangs- information i tabellform finns i figurerna 5a - 5c.
Utöver nättopologi- och sammanhangsinformationen före- ligger ett behov av systematisk påverkan av systemet med ett flertal centralenheter och delad DASD att fungera på det aktuella sättet och erbjuda variation enligt önskan. Härnäst beskrivs därför karaktären hos ett flertal kanalorderord som hör samman med aktiveringen av styrenheten och med avkänningen av nätstatus. Varje styrenhet har i sin tur till uppgift att sända order till tillhörande anordningsstyrorgan för access till i minnet 25' lagrad information. På motsvarande sätt omfattar de funktionselement, som krävs för att befrämja vägoberoende anordningsreservation och -återanknytning, portförsedda och tillägnade styrenheter, en samling anord- ningar, konkurrensupplösningslogik avseende access till de delade anordningarna och styrenheternas delning av data rörande systemtopologin medelst läs/skriv-access till ett delat minne (RAM), som är anslutet till anordningsstyr- organen, varvid styrenheterna åstadkommer den nödvändiga bearbetningen med avseende på kanalanordningsomkopplingen.
Det finns två nya CCW utöver det komplement som be- skrivs i det amerikanska patentet 3 226 689 och i publika- tionen "IBM System/370 Principles of Operation", Form A22- 7000-4. Dessa nya CCW är "Set Host ID" (SHID) och "Sense ID" (SNID). Kanalorderordet SHID är en deklaration av en initi- erande centralenhet som använder en flerbitgruppsidentifi- erare via en styrenhet enligt en underordningsöverenskommelse mellan en anordning och en centralenhet, d v s anordningens namn och centralenhetens namn. Underordningen formas av styrenheten såsom gensvar på detta kanalorderord. Antalet bitgrupper bör vara tillräckligt för att åstadkomma kodkapa- citet för underordning av två eller fler logiksystem för fi n.w k.- u ,:""ß- i . ä) __ -y-LL _:'~\_l~.i C ÉQQ i? Û 3939 f' 2 12 multibearbetningsändamål, d v s två eller fler ID för varje centralenhet. Närmare bestämt skall en centralenhet utföra ett nytt SHID-kanalorderord för varje aktuellt centralen- het/anordning-par.
Det andra, ovan definierade kanalorderordet SNID avser en avkänningsinstruktion, som används för att utfråga "nätet" (trädstrukturen) om en anordning och används om en central- enhet överför ägarskapet till en annan centralenhet eller blir passiv.
I flerbitgruppskanalorderordet SHID är den första bitgruppen funktionsstyrbitgruppen, medan resten utgör centralenhetsidentifikationen. Företrädesvis bör SHID CCW ej inkluderas i en kanalorderordkedja med någon annan order.
Funktionen hos centralenhets-ID är att associera anordningens identitet till identiteten hos det system som väljer anord- ningen. Varje ID kan anvisas av centralenheten utom ID med värde 0. Eftersom företrädesvis blott en ID är anvisad en centralenhet vid ett visst tillfälle, är det ej nödvändigt för en styrenhet att lagra en centralenhets-ID för varje anordning för varje länk. Följaktligen behöver blott en centralenhets-ID upprätthållas av en styrenhet för varje länk oberoende av antalet anordningar, som är anslutna till styrenheten. Det första SHID-kanalorderord som adresseras till en anordning vid styrenheten, som accepteras av denna, får detta ID-värde att tilldelas den länk över vilken det mottogs. Detta ID-värde kan endast ändras genom en system- återställning. Varje efterföljande SHID-order på denna väg, som adresseras till samma anordning eller någon annan anord- ning som är ansluten till styrenheten, måste specificera ett identiskt ID-värde. Annars blir kanalorderordet avvisat.
SHID-ordern bör företrädesvis inkludera en funktions- styrbitgrupp som definierar den senare användning som skall äga rum av parametrarna inom SHID-ordern. Bland funktionerna av intresse finns etableringen av en grupp. I detta samman- hang betyder en grupp associationen av en centralenhets-ID till särskilda anordnings-ID. Andra funktioner av intresse k. 7903959-*2 13 är t ex gruppens upplösning och utträde ur gruppen.
SHID-kanalorderordet är blott den mekanism varmed styr- enheten formulerar en nätkarta. De olika konfigurationerna i figurerna 3-5 kan illustrera nättopologi- (vägtillgänglighets-) kartan och sammanhangsinformationen. Här nedan ges ett exempel på kartkonstruktion och systemelementens deltagande i kartornas uppbyggnad och underhåll.
Antag att centralenheten I har för avsikt att ansluta anordningen 0 via styrenhetens I port "a". Antag vidare att centralenheten I ämnar ansluta anordningen 1 via styrenhetens I port "a" och "b" samt styrenhetens II port "e". På liknande sätt avser centralenheten II att anslutas till anordningarna 0 och l via styrenhetens I port "c" och styrenhetens II port "f". Slutligen vill centralenheten I bli kopplad till anord- ningen 0 via styrenhetens I port "d". En grafisk illustration av dessa nätförhållanden visas i figurerna 3a-c.
Centralenheten l utför systematiskt ett SHID-kanalorder- ord för varje port- och anordningsreservation. Så t ex sänds en första SHID för sammankopplingen av port "a" och anordning 0. En ny SHID sänds för port "a" och anordning l. Ytterligare en sänds för port "b" och anordning l samt ännu en för port "e" och anordning l. Närmare bestämt kommer båda styrenheterna att göra access till denna underordningskarta för att utöka den. Likaså hålls en oberoende trädstruktur för varje anordning.
Efter systemigångsättningsfunktionen, d v s efter tabellernas uppbyggnad, kommer centralenheterna att initiera en CCW- sekvens med en START-in/ut-operation. Normalt påbörjas detta med ett SEEK-kanalorderord. Detta CCW orsakar ett uppbrott mellan styrenheten och en kanal vid den tid då tillhörande DASD-accessarm sänds iväg. Styrenheten I mottager SEEK- instruktionen för exempelvis anordning l vid port "a". Den måste göra en tabellinföring, som identifierar underordninqen för den anordning, som adresseras i SEEK-kanalorderordet.
Styrenheten frikopplas från kanalen, så att både styrenheten och kanalen kan växla operation. Vid en senare tidpunkt avgiver anordningen l en operation-fullföljd-signal. Styr- enheten I avfrågar asynkront anordningsstatus. Styrenheten I p mfl. ,.1x»a'u..mm.~» ...__ _ I, I 'I Ä _ a__.f_* “r-'fl k Unge-z: :- h; ...a-w-ï-...m __ 7 9 'Û3'9>?>9 - 2 identifierar centralenhets-ID för anordningen l från en underordningstabell. Från “trädkartan“ kan styrenheten identifiera de portar och kanaler som är anslutna till centralenheten.
Såsom framgår i figur 2 har både styrenheten l och styrenheten 2 momentan parallell access till anordnings- status/fullföljningsdata. Om - såsom framgår av trädet i figur 3a - anordningen l hade fullföljt en operation och nu var redo för en ny, kunde status avfrågas av endera styr- enheten eller båda styrenheterna med en återanknytnings- begäran placerad vid portarna "a" och "b" till styrenheten I och port "e" till styrenheten II.
Anordningsreservation från en centralenhet är ett slags lås på så sätt att access till en anordning från en annan centralenhet än den reserverande förhindras. Vid system 370 underordnar sig en reserverad anordning den kanal, över vilken reservationen överfördes.
När enligt föreliggande uppfinning en CCW-kedja färdig- ställes i frånvaro av ett RESERVE-kanalorderord, blir ägar- skaps (CPU) ID avlägsnad från underordningstabellen. Så t ex är en anordning j underordnad centralenheten I enligt vad som indikeras av en etikett i underordningstabellen under hela den tid då styrenheten utför en CCW-kedja för central- enheten I eller under hela den tid då ett RESERVE-kanal- orderord har avgivits i riktning mot anordningen och någon RELEASE icke har framkommit. Det torde observeras att en RELEASE negerar en RESERVE. I detta avseende betyder uttryck- et "vägoberoende reservation" att anordningar etiketteras av centralenhets-ID och icke den fysikaliska porten (kanalen).
Detta låter en centralenhet utnyttja vilken som helst av de möjliga vägarna för återanvändning av anordningen. Enligt föreliggande uppfinning tilldelas dynamiskt olika vägupp- sättningar till anordningar av centralenheter på en under- ordningsbasis i och för ökning av signalväganknytnings- möjligheten för anordningar till motsvarande centralenheter, som är inbegripna i reservation, frigöring eller återanknyt- ning av anordningarna till centralenheterna. De strukturer 79 039-39-»2 15 som är nödvändiga för dynamisk tilldelning är inrymda i det allmänna minnet, d v s minnet 25', som finns mellan DASD- styrorganen 27 och 29. Här nedan beskrivs hur de tabeller är konstruerade som visas i figurerna 4 och 5 och motsvarar näten 3a-c.
Den första konfigurationen är den centralenhets-ID- lista som visas i figur 5a. Detta är en länkad linjär lista, vars kapacitet har gjorts lika med antalet portar som styr- enheterna har till sitt förfogande. Denna lista visar över- ensstämmelsen mellan alla "rot"- och andranivånoder enligt figur 3, d v s hur centralenhetsidentitet och portar svarar mot varandra. Sålunda slutar centralenheten I i port "a" med en länkindikation till port "b". Ingångsmotsvarigheten till ll II port "b" för centralenheten I visar en länk till port e .
Ingången för port "e" visar en länk tillbaka till port "a" På samma sätt inträder centralenheten II för portarna "c" och "f" vid länkar motsvarande "f" och "C". Slutligen är oentralenheten III den enda ingången med avseende på port "d".
Nästa konfiguration visar anordningsgrupptabellen, d v s centralenhets-ID-tabellen i figurerna 4a och 4b.
Eftersom varje särskild port blott kan ha ett namn, kan det för åtta portar (a, b, c,... h) existera upp till åtta entydiga namn (centralenhets-ID). Emellertid kan var och en av exempelvis åtta anordningar ha upp till åtta underordnade portar för totalt 8 X 8 eller 64 ordnade par, d v s anord- ning/port. Varje horisontell rad i varje anordningsgrupp- tabell etablerar andranivånoderna i motsvarande trädstruktur för denna anordning. Så t ex framgår av nätuppgifterna i figur 3b, att anordning 0 kan tillgripas över noderna c eller f. Följaktligen uppträder på rad c en "l" i positio- nerna "c" och "f". Däremot visar rad "a" i figur 4a en "l"- införing enbart för port "a". Detta motsvarar access till anordning O från centralenheten I enbart via port "a" enligt vad som visas i figur 3a.
EÖÖR-QHAL-ITY 719 Ûfšåišê a 2 16 I figur 5b visas en typisk upptaget-vektor. Upptaget- vektorn indikerar en anordnings användningsstatus. Anord- ningarna representeras av motsvarande vektorbitpositioner 0- 3. En "O" i vektorbitpositionen representerar en icke upp- tagen anordning, medan en "l" representerar upptagen anord- ning. Härav följer att en anordnings länk är tillgänglig om anordningen är overksam.
Anordning nderordningstabellen i figur 5c korrelerar status hos styrenhetsportarna "a"-"h" relativt anordningarna 0-3. Underordningen eller tillgängligheten hos anordnings- och portlänkarna ändras dynamiskt och reflekterar alla portar på vars bekostnad en upptagen anordning förblir upptagen. Anordningsunderordningstabellens funktion och användning illustreras bäst med hjälp av ett exempel.
Antag att centralenheten II begär anslutning till anordning 0. Om denna begäran mottages av styrenheten I,d skulle den avsöka underordningstabellen i figur 5c på den rad, som motsvarar anordningen 0, och identifiera en "l" i portpositionerna "c" och "f". Eftersom port "f" icke slutar i styrenhet I, skulle styrenheten enbart notera att port "c" skulle tillåtas använda anordning 0. Centralenheten II skulle sända ett kanalorderord SEEK via den väg som slutar i port "c". Styrenheten I skulle i sin tur sända order till anordningen 0 och skicka ut dess tillhörande arm. Vid en viss tid före frikopplingen från kanalen skulle styrenheten I uppdatera korrekt tabell i och för korrekt återanknytning, när SEEK CCW fullföljs av anordningen 0. Denna uppdatering består av kopiering av hela innehållet på rad c från anord- ning O-grupptabellen enligt exempelvis figur 4a till anord- ningstillgänglighetstabellen för anordning 0. Styrenheten aktiverar också upptagen-vektor-biten för anordning 0 enligt figur Sb. Vid denna tidpunkt frånkopplas styrenheten från kanalen. När anordningens 0 arm inträder i vilotillstånd, aktiveras en fullbordan-statusbit (ej visad).
Status hos anordningar, som är anslutna till styren- heten, avfrågas på begäran av styrenheten. Om därför styren- heten I visar sig vara upptagen, skulle styrenheten II 79 03939-2 17 kunna avfråga anordningarna och identifiera anordningens 0 klar-status. Styrenheten II skulle avsöka anordningstillgäng- lighetstabellen och få vetskap om anordningens O anslutning till portarna "c" och "f". Styrenheten II placerar därefter en begäran om servicesignal vid port "f".
Man kan även ställa frågan vad som händer, när styren~ heten I och anordningen 0 befinner sig i frånkopplingsmod och en annan centralenhet begär status eller anknytning. När det gäller föreliggande uppfinning är det tillräckligt att beakta, att vardera styrenheten i ett duplex-styrenhetsarran- gemang kan identifiera en anordning-klar-signal och fast- ställa från en gemensam tabell, att klarsignalen skall utbildas till en fortsättningssignal eller begäran om fort- sättning med avseende på kanalerna. Det torde vidare obser- veras, att styrenheten från en anordnings- eller styrenhets- port-underordningstabell säkerställer identiteten hos de fysikaliska kanalerna, som manifesteras av dessas entydiga port-ID. Såsom gensvar på begäran om âteranknytning behöver kanalen veta identiteten hos centralenheten och vilken CCW- lista som skall anropas på nytt. Följaktligen sänder kanalen en medgivandesignal (SELECT OUT). Den styrenhet som reagerar för medgivandesignalen svarar med anordnings-ID (namn) såsom en visare in i huvudminnets CCW-listtabell, som parar ihop anordnings-ID och CCW-listan av intresse. Härefter återupp- tager kanalen utförandet av CCW-serien.
Detta kan sammanfattas på följande sätt: För att åter- anknyta en anordning till en centralenhet är det nödvändigt att: l. Få en styrenhet att initiera avfrågning av anord~ ning~klar~signaler. 2. Få styrenheten att aktivera REQUEST IN på de kanaler, som hör samman med anordningen enligt vad som kan bestämmas från anordningsunderordningstabellen. 3. Varje tillhörande kanal som reagerar för en REQUEST IN kan alstra en medgivandesignal (SELECT OUT). Flera upp- trädande medgivandesignaler upplösas, om de är samtidiga, varpå kanalen med högsta prioritet anslutes. I annat fall 79 93939 "2 18 ansluts kanalerna enligt principen först anländ, först betjänad. 4. Få styrenheten att överföra den anknytningsbe- gärande anordningens ID till den ifrågavarande kanalen. 5. Få kanalen att utnyttja anordningens ID såsom en visare till den CCW-lista, som skall utnyttjas. 6. Avgöra vilken styrenhet som skall få access till en anordning, när en enskild anordnings klarsignal ger upphov till flera medgivandesignaler från flera styrenheter, som levererar flera REQUEST IN, och båda styrenheterna har blockerat en kanal vardera på grund av samma anordningsklar- signal.
Med hänvisning till figur 6, som kombineras med figur 2, gör DASD-styrorganen 27 och 29 access till ett flertal DASD 53 via vägarna 55 och 51. Vart och ett av styrorganen 27 och 29 innefattar en etikettsamlingsledare 65 och 67 för att sända order till skivdrivutrustningen och en “etikett- grindkrets“ (ej visad) för att påverka en grindkrets för A etikettsamlingsledaren i var och en av skivdrivutrustningarna 53. En datasamlingsledare ut 57 och 63 levererar ytterligare orderinformation och åstadkommer också skivdrivutrustnings- modulnumret för utväljning av en viss drivning, d v s av anordning 0 t o m anordning 3. Även om de detaljerade styr- och datavägvalsförhållandena mellan en styrenhet, anordnings- styrorganet och skivdrivutrustningen ej är direkt föremål för föreliggande uppfinning, och även om detaljuppgifter härom kan erhållas i det amerikanska patentet 3 824 563, kommer nedanstående förklaring av valda delar att göra det lättare att förstå och uppskatta den nya metoden och anord- ningen enligt uppfinningen.
Etikettsamlingsledarna 65 och 67 slutar i programmerade logikmatriser 66 och 68 via tillfälliga buffertregister. De programmerade logikmatriserna arbetar såsom en etikettavkodar- krets på sådant sätt, att ett förutbestämt antal binära bitar på etikettsamlingsledaren avkodas och används för aktivering av ett antal styrledningar. I vilket som helst i y > ____>___ ____ f ffllxíl' / /f ' l/ w":4__,%' 7903939-*2 19 skivminne utmärkes adressen till ett visst spår av en kom- bination av cylinderadressen och huvudadressen. Styrenheten begär måladressen genom aktivering av korrekta etikett- och samlingsledarutgångsledningar. Styrenheten är anordnad att åstadkomma SEEK-operationen från en cylinder till en annan genom att beordra accessmekanismen (ej visad) att röra sig framåt eller bakåt ett angivet antal cylindrar. Detaljerna i samband med order och information som är nödvändig för att utsända och orientera en accessarm i en vald drivutrustning till den punkt, där överföringen av data till och från skivspåren kan utföras, framgår tydligt av ovannämnda ameri- kanska patent.
Förutom att överföra både order och parametrar för access till information från anordningar har styrorganen 27 och 29 också till uppgift att tillgripa information från det dynamiska vägvalsminnet 25'. Med tanke på detta innehåller det dynamiska vägvalsminnet 25' ett par minnen med konstant accesstid (RAM) 43 och 45. Varje RAM betjänas av ett utgångs- buffertregister 75 och 81. Det torde påpekas, att minnes- adresssamlingsledarna 69 och 7l är korskopplade via lämplig omkopplings- och kombinationslogik 73 och 79, vilket också gäller skrivvägarna 59, 67a; 63, 65a och läsvägarna 67b, 91, 89 och 57; samt 65b, 85, 87 och 61. Vidare visas låsstyr- kretsarna för förhindrande av access från det ena anordnings- styrorganet eller det andra baserat på anordningstillgänglig- hetssignalerna 83 eller 84.
De programmerade logikmatriserna 66 och 68 utövar styrning i avsikt att upprätthålla anordnings- och vägstatus, programvaruspärrar och anordningskanalunderordningsinformation att användas av respektive styrenhet. Vid samtidig access skiljs kontrahenterna åt under styrning från systemklockor och skiljstyrelement 93, 95, 97.
Generellt sett sker access till RAM vid en adress, som placeras på minnesadressamlingsledarna 69, 7l och korsjämförs via vägen 77 medelst de kombinerade logikutrustningarna 73 och 79. Minnesadressen levereras via samlingsledarna/ut 59 7:9 Üïïšfíåfåiâsfi 20 eller 63 med korrekta etikett/ut-signaler på ledningen 65 eller 67. Om minnena 43 och 45 blir lästa, blir innehållet i den adress, som specificeras på minnesadressamlingsledaren kopierad till buffertregistret 75 eller 81 och befordrat över datasamlingsledaren via vägarna 67b, kombinationslogiken 91 och registret 89 till data/in-vägen 67 eller 61. För data som skall inskrivas i RAM sänds datan över samlingsledare/ut 59 eller 63 via kombinationslogik till skrivsamlingsledar- vägen 67a eller 65a.
Enhetsutväljning och bortväljning medför aktivering av vart och ett av RAM, vilken aktivering består av placering av ovannämnda tabeller i RAM för att medgiva senare utvälj- ning, återanknytning coh reservation. Ursprunglig utväljning åstadkommes genom att en styrenhet placerar anordningsstyrarens och anordningens adress på datasamlingsledaren/ut 59 eller 63 och sänder en utväljning/ut~signal på etikettsamlingsledaren 65 eller 67. Sedan mål-DASD (anordning)-styrorganet verifierat utväljningsadressen blir hela adressen på datasamlingsledaren/ut lagrad för senare användning i utväljningssekvensen. Vid denna punkt fortsätter utväljningsprocessen på det inom tekniken välkända sätt där en lämplig upptaget-bit införes i upptaget-vektorn och de vanliga programvaru- och maskinvaru- spärrarna aktiveras.
Uppfinningen inbegriper modifiering av den ordergrupp, som sänds från styrenheten till anordningsstyrorganet, enbart i den utsträckning som det är nödvändigt att göra access till det dynamiska vägvalsminnet 25' för att läsa och/eller modifiera minnesinnehållet. Följaktligen kommer varje styrenhet att sända en order som får data att läsas från det RAM, som hör samman med styrenheten, så att styr- enheten l får data att läsas från RAM 43, medan styrenheten 2 får data att läsas från RAM 45. En dylik läsorder skulle få data, som läses från det första RAM, att samtidigt jäm- föras med data, tillgripen vid samma adress från det andra RAM, och att befordras över den korrekta data/in-vägen.
Startadressen kan specificeras av ett förutbestämt antal 790.3'939~2 21 sekvensiella bitgrupper, som överförs till anordningsstyr- org net på samlingsledaren/ut efter den order som sänds på etikett/ut-vägen. Dataöverföringens längd styrs helt och hållet av den initierande styrenheten.
En order av skrivtyp skulle få data att överföras från den initierande styrenheten och inskrivas i båda RAM 43 och 45. Återigen kan startadressen specificeras genom att ett förutbestämt antal sekvensiella bitgrupper överförs till anordningsstyrorganet på datavägen/ut efter att ordern sänts på etikett/ut-vägen. Dataöverföringens längd styrs också av den initierande styrenheten.
För att reservera anordningar är det normalt nödvändigt med en order som åstadkommer inställning av en spärr. Följ- aktligen skall en initierande styrenhet sända en order som åstadkommer en programvaruspärrfunktion för att blockera icke önskad access till RAM 43 och 45. Andra order skulle inkludera återställning av spärrarna, avkänning av status och kopiering av innehållet i det ena RAM till det andra.
Uppfinningen har beskrivits i ett sådant sammanhang, där flera centralenheter delar ett DASD~minnessubsystem i asynkron samverkan med fråga/svar-kanal-, styrenhets~ och anordningsarrangemang. De anordningar som står i förbindelse med styrenheterna behöver ej nödvändigtvis vara DASD eller ens andra minnes- eller lagringsanordningar. I själva verket kan varje in/ut-anordning inklusive start/stopp~anordningar användas. Vid föreliggande uppfinning tillåter användningen av centralenheten för vägsökning varje anordning, som har förbindelse med styrenheten, att reserveras för en central- enhet snarare än för en enskild väg. Enligt uppfinningen kan en centralenhet reservera en anordning över en första kanal och vara i stånd att senare starta en in/ut-operation till samma anordning över en andra kanal. Vid vägvalet enligt uppfinningen utnyttjar styrenheten en vägtillgänglighetskarta.
Härigenom kan varje anordning frikopplas från en kanal och senare återanknytas till en andra kanal i och för fortsättande av orderkedjan. Om anordningen ej behöver utföra en hel orderkedja över en enda länk, kan den i stället välja den

Claims (4)

T? Üíååšâe 2 22 första fria vägen till den initierande centralenheten för àteranknytningsändamål. Nättopologin och därtill hörande information är i den föredragna utföringsformen lagrade i ett minne med konstant accesstid, anordnat mellan ett par DASD-styrorgan. Detta kunde också ha varit anordnat i flervägsarrangemang mellan varje styrenhet eller upptecknat i en DASD-anordnings spår. I alla händelser skall kartan vara tillfänglig vid en allmän styrnod i nätet. Patentkrav
1. Metod för vägoberoende reservation, frigivning och återanknytning efter avbrott av in/utanordningar och minnesanordningar i ett databehandlingssystem med flera centralenheter medelst kanaler varvid centralenheterna utgör källnoder med grupper av kanaler och ett flertal styrenheter utgör styrnoder, vilka över tilldelade portar kan ansluta kanalerna och selektivt genomkoppla dessa till inlutanord- ningar, och varvid varje centralenhet reserverar en in/utan- ordning över en kanal och senare påbörjar en in/utoperation i nämnda in/utanordning över en annan kanal och efter ett avbrott fortsätter styrningssekvensen i en annan kanal, k ä n n e t e c k n a d därav, att mellan anordningsstyrkopplare (27 och 29), vilka inne~ fatta anslutningslogik (39) och sekvensstyrare (41) är anordnat ett dynamiskt datavägsminne (25'), som består av två separat styrbara minnen (43, 45), att i dessa dynamiska datavägsminnen lagras en karta över nättopologin och den av styrenheten (21, 23) vid upprättan- det av dataförbindelser mellan centralenheten (1, 2) och in/utanordningarna (53) använda informationen, och att vid reservations~ eller återanslutnignsbegäran förteckningen avfrågas genom minst en av styrenheterna (21 eller 23). 79039 39-2 23
2. Metod enligt patentkravet 1, k ä n n e t e c k - n a d av framtagning av en karta över centralenhets-, styrenhets- och anordningsanknytbarhet samt lagring av nämnda karta för åtkomst från varje styrenhet (21, 23), utväljning av en anordning (53) från en initierande central- enhet (1, 2) varvid styrenheten fullbordar en dataväganknyt- ning till destinationsanordningen genom omkopplingsbar anknytning av en avslutande kanal/anordning-länk, frikopp- ling av kanalen från den styrenhet, som reagerar för anord~ ningsåtkomstkrav från centralenheten och uppteckning av anordningsidentiteten och centralenhetsunderordningen hos den anordning som beretts åtkomst av styrenheten, påverkan av destinationsanordningen att nå åtkomst av information enligt begäran från den initierande centralenheten i frikopp- lingsmod relativt styrenheten och avgivning av en klarsignal efter tillgodoseendet av àtkomstkravet, avfrågning av anordningsstatus från antingen den ena av eller båda styren- heterna samt etablering av ett áterknytningskrav pà de kanaler som slutar i respektive styrenheter vilka hör samman med anordningen enligt vad som bestämts från tidigare upptecknad anordningsidentitet och centralenhetsunderord- ning.
3. Metod enligt patentkravet 2, k ä n n e t e c k ~ n a d därav, att operativsystemet i varje centralenhet (1, 2) initierar kommunikation med en anordning (53) genom en START- in/utinstruktion, varvid instruktionens utförande får styrningen att överlämnas till en serie kanalorderord, vilka kanalorderord i sin tur sänds till styrenheten (21, 23) över kanal/styrenhet-länken för utväljning av och åtkomst till minnesanordningen (53), varvid centralenheten såsom gensvar på återanknytningskravet från styrenheten sänder en godkän- nandesignal med anmodan om styrenhets- och anordningsidenti- tetssvar, vilka svar utnyttjas såsom visare till en i ,,_à__.__,._,__\:_~.>.__ _ _79ü39391r2 24 centralenheten lagrad tabell, vilken parar anordningsidenti- tet och kanalorderordsekvens.
4. Anordning för tillämpning av metoden enligt patentkraven 1-3 med ett flertal centralenheter och delade in/utanordningar, ett flertal uppsättningar av kanaler (ut-vägar), vilka uppsättningar var och en står i förbindel- se med en motsvarande centralenhet såsom en källnod, och ett flertal styrnoder, varvid varje styrnod innefattar medel för åtkomst till anordningarna och för selektivt avskärande av vägar i och för fullföljande av en dataväganknytning till en enskild destinationsanordning, k ä n n e t e c k n a d av organ för dynamisk tilldelning av olika väguppsättningar till anordningar och centralenheter på underordningsbas i och för ökning av dataväganknytningsmöjligheten för anordningar till motsvarande centralenheter, vilka deltager i utväljningen av reserverade anordningar eller återanknyt- ning av anordningen till centralenheten (Fig. 2), varvid nämnda dynamiska vägtilldelningsorgan vid varje styrnod innefattar ett minne (25') för lagring av en karta över centralenhetsnoden och väganknytningarna, medel (t.ex. 39, '43) för att alstra och upprätthålla sammanhangsinformation, t,ex. centralenhets- och anordningsidentitet jämte anknyt- ningsprioritet samt medel (t.ex. 41) för att fullborda dataväganknytningen för vilken som helst given reservation eller återanknytningsindikation genom åtkomst till kartan för att fastställa huruvida centralenheten ingår i en uppsättning vägar, för vilken anordningen är reserverad, och att därefter utvälja en väg, om så är möjligt.
SE7903939A 1978-05-08 1979-05-07 Metod for vegoberoende reservation, frigivning och ateranknytning efter avbrott av in/utanordningar och minnesanordningar i ett databehandlingssystem och anordning for tillempning av metoden SE440960B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/904,050 US4207609A (en) 1978-05-08 1978-05-08 Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system

Publications (2)

Publication Number Publication Date
SE7903939L SE7903939L (sv) 1979-11-09
SE440960B true SE440960B (sv) 1985-08-26

Family

ID=25418457

Family Applications (1)

Application Number Title Priority Date Filing Date
SE7903939A SE440960B (sv) 1978-05-08 1979-05-07 Metod for vegoberoende reservation, frigivning och ateranknytning efter avbrott av in/utanordningar och minnesanordningar i ett databehandlingssystem och anordning for tillempning av metoden

Country Status (13)

Country Link
US (1) US4207609A (sv)
JP (1) JPS5838818B2 (sv)
AU (1) AU521915B2 (sv)
BR (1) BR7902718A (sv)
CA (1) CA1116260A (sv)
CH (1) CH637229A5 (sv)
DE (1) DE2917441C3 (sv)
ES (1) ES480295A1 (sv)
FR (1) FR2425676B1 (sv)
GB (1) GB2020456B (sv)
IT (1) IT1166776B (sv)
NL (1) NL7903614A (sv)
SE (1) SE440960B (sv)

Families Citing this family (250)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390943A (en) * 1979-12-26 1983-06-28 Honeywell Information Systems Inc. Interface apparatus for data transfer through an input/output multiplexer from plural CPU subsystems to peripheral subsystems
US4471457A (en) * 1980-08-21 1984-09-11 International Business Machines Corporation Supervisory control of peripheral subsystems
US4415970A (en) * 1980-11-14 1983-11-15 Sperry Corporation Cache/disk subsystem with load equalization
US4394733A (en) * 1980-11-14 1983-07-19 Sperry Corporation Cache/disk subsystem
US4413317A (en) * 1980-11-14 1983-11-01 Sperry Corporation Multiprocessor system with cache/disk subsystem with status routing for plural disk drives
US4381543A (en) * 1981-02-02 1983-04-26 International Business Machines Corporation Controller port switch arrangement for sharing stored data among different systems
US4396984A (en) * 1981-03-06 1983-08-02 International Business Machines Corporation Peripheral systems employing multipathing, path and access grouping
US4455605A (en) * 1981-07-23 1984-06-19 International Business Machines Corporation Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices
US4533996A (en) * 1982-02-23 1985-08-06 International Business Machines Corporation Peripheral systems accommodation of guest operating systems
US4811278A (en) * 1981-10-05 1989-03-07 Bean Robert G Secondary storage facility employing serial communications between drive and controller
US4837675A (en) * 1981-10-05 1989-06-06 Digital Equipment Corporation Secondary storage facility empolying serial communications between drive and controller
US4825406A (en) * 1981-10-05 1989-04-25 Digital Equipment Corporation Secondary storage facility employing serial communications between drive and controller
AU560352B2 (en) * 1981-10-05 1987-04-02 Digital Equipment Corporation Secondary storage facility employing serial communications between drive and controller
JPS5876959A (ja) * 1981-10-30 1983-05-10 Fujitsu Ltd デイスク制御方式
JPS58192159A (ja) * 1982-05-06 1983-11-09 Nippon Telegr & Teleph Corp <Ntt> プロセツサ間通信方式
JPS5930108A (ja) * 1982-08-09 1984-02-17 Toyota Motor Corp 設備の稼働制御方法
US4504927A (en) * 1982-09-08 1985-03-12 Allen-Bradley Company Programmable controller with expandable I/O interface circuitry
JPS5947625A (ja) * 1982-09-13 1984-03-17 Fujitsu Ltd 入出力割り込み方式
JPS59163659A (ja) * 1983-03-07 1984-09-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ワ−ド・プロセシング・システムにおけるデ−タ・セツトのアクセス方式
US4573152A (en) * 1983-05-13 1986-02-25 Greene Richard E Switch matrix test and control system
US4603380A (en) * 1983-07-01 1986-07-29 International Business Machines Corporation DASD cache block staging
JPH0680492B2 (ja) * 1984-09-29 1994-10-12 株式会社日立製作所 エラー回復方法
US4697232A (en) * 1984-11-30 1987-09-29 Storage Technology Corporation I/O device reconnection in a multiple-CPU, dynamic path allocation environment
US5062076A (en) * 1985-07-12 1991-10-29 Wang Laboratories, Inc. Cascadable, high-bandwidth, multi-channel image transfer controller
US4821179A (en) * 1985-08-08 1989-04-11 American Telephone And Telegraph Company Communication system configuration detection apparatus and method
US4787028A (en) * 1985-09-03 1988-11-22 Ncr Corporation Multicommunication protocol controller
JPH087662B2 (ja) * 1985-10-18 1996-01-29 株式会社日立製作所 データ転送制御方法
DE3645342C2 (de) * 1985-11-20 2001-09-27 Hitachi Ltd Plattenspeicher-Steuerverfahren
JP2550311B2 (ja) * 1985-11-20 1996-11-06 株式会社日立製作所 磁気デイスクの多重制御方式
DE3688136T2 (de) * 1986-04-04 1993-10-07 Ibm Verfahren zum Testen und Setzen von Daten in einen Datensatz auf einer Platte in eine atomaren Ein/Ausgabeoperation.
US4835674A (en) * 1986-07-28 1989-05-30 Bull Hn Information Systems Inc. Computer network system for multiple processing elements
WO1988003682A1 (en) * 1986-11-04 1988-05-19 Unisys Corp I/o system for off-loading operating system functions
EP0303856B1 (en) * 1987-08-20 1995-04-05 International Business Machines Corporation Method and apparatus for maintaining duplex-paired devices by means of a dual copy function
JPS6458013A (en) * 1987-08-20 1989-03-06 Ibm Method and data processing system for guaranteeing large area identification and management of data memory
US5051887A (en) * 1987-08-25 1991-09-24 International Business Machines Corporation Maintaining duplex-paired storage devices during gap processing using of a dual copy function
US4958273A (en) * 1987-08-26 1990-09-18 International Business Machines Corporation Multiprocessor system architecture with high availability
US4970640A (en) * 1987-08-28 1990-11-13 International Business Machines Corporation Device initiated partial system quiescing
CA1299757C (en) * 1987-08-28 1992-04-28 Brent Cameron Beardsley Device initiated partial system quiescing
US4999771A (en) * 1987-08-31 1991-03-12 Control Data Corporation Communications network
JPH01126760A (ja) * 1987-11-11 1989-05-18 Toshiba Corp 並列計算機システム
JPH01187627A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 情報処理装置
AU2874089A (en) * 1988-01-28 1989-08-03 Interactive Engineering Pty. Ltd. Network connection mechanism
US5247692A (en) * 1988-02-08 1993-09-21 Nec Corporation Multiple file system having a plurality of file units holding the same files in which loss of data is prevented in a failure of a file unit
US4965719A (en) * 1988-02-16 1990-10-23 International Business Machines Corporation Method for lock management, page coherency, and asynchronous writing of changed pages to shared external store in a distributed computing system
JP2762453B2 (ja) * 1988-04-06 1998-06-04 株式会社日立製作所 入出力構成変更方法
JPH0769882B2 (ja) * 1988-05-11 1995-07-31 富士通株式会社 クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
US5450570A (en) * 1988-09-09 1995-09-12 Compaq Computer Corp. Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
EP0367702B1 (en) * 1988-10-31 1995-11-08 International Business Machines Corporation Multiprocessing system and method for shared storage usage
US5053942A (en) * 1988-11-01 1991-10-01 The Regents Of The University Of California Bit-sliced cross-connect chip having a tree topology of arbitration cells for connecting memory modules to processors in a multiprocessor system
EP0375909B1 (en) * 1988-12-30 1995-08-30 International Business Machines Corporation Multiple I/O channel
US5043874A (en) * 1989-02-03 1991-08-27 Digital Equipment Corporation Memory configuration for use with means for interfacing a system control unit for a multi-processor system with the system main memory
US5267097A (en) * 1989-03-06 1993-11-30 Hitachi, Ltd. Information transfer control system having rotary storage unit which uses a pseudo address mark
EP0409808A3 (en) * 1989-07-19 1991-11-27 International Business Machines Corporation Method for ensuring map integrity in a system-managed store of a computer
JP2531802B2 (ja) * 1989-09-28 1996-09-04 甲府日本電気株式会社 リクエストバッファ制御システム
US5239654A (en) * 1989-11-17 1993-08-24 Texas Instruments Incorporated Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode
AU650242B2 (en) * 1989-11-28 1994-06-16 International Business Machines Corporation Methods and apparatus for dynamically managing input/output (I/O) connectivity
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
KR950008837B1 (ko) * 1990-03-09 1995-08-08 후지쓰 가부시끼가이샤 멀티 프로세서 시스템용 제어시스템
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5226143A (en) * 1990-03-14 1993-07-06 International Business Machines Corporation Multiprocessor system includes operating system for notifying only those cache managers who are holders of shared locks on a designated page by global lock manager
US5185876A (en) * 1990-03-14 1993-02-09 Micro Technology, Inc. Buffering system for dynamically providing data to multiple storage elements
US5301290A (en) * 1990-03-14 1994-04-05 International Business Machines Corporation Method for minimizing lock processing while ensuring consistency among pages common to local processor caches and a shared external store
JP2575543B2 (ja) * 1990-04-04 1997-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 同時アクセス管理方法
US5202856A (en) * 1990-04-05 1993-04-13 Micro Technology, Inc. Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5214778A (en) * 1990-04-06 1993-05-25 Micro Technology, Inc. Resource management in a multiple resource system
US5261088A (en) * 1990-04-26 1993-11-09 International Business Machines Corporation Managing locality in space reuse in a shadow written B-tree via interior node free space list
US5157667A (en) * 1990-04-30 1992-10-20 International Business Machines Corporation Methods and apparatus for performing fault isolation and failure analysis in link-connected systems
JPH0540682A (ja) * 1990-06-08 1993-02-19 Internatl Business Mach Corp <Ibm> アトミシテイを有する記憶装置の高可用性耐故障再配置
JPH0776950B2 (ja) * 1990-06-22 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理方法及び装置
EP0472814B1 (en) * 1990-08-31 1996-12-18 International Business Machines Corporation Channel paths in a computer I/O system
US5654695A (en) * 1991-02-22 1997-08-05 International Business Machines Corporation Multi-function network
US5495474A (en) * 1991-03-29 1996-02-27 International Business Machines Corp. Switch-based microchannel planar apparatus
US5644712A (en) * 1991-06-05 1997-07-01 International Business Machines Corporation Indirect addressing of channels via logical channel groups
US5423026A (en) * 1991-09-05 1995-06-06 International Business Machines Corporation Method and apparatus for performing control unit level recovery operations
US5388217A (en) * 1991-12-13 1995-02-07 Cray Research, Inc. Distributing system for multi-processor input and output using channel adapters
JPH05252228A (ja) * 1992-03-02 1993-09-28 Mitsubishi Electric Corp データ伝送装置及びその通信路管理方法
US5331673A (en) * 1992-03-30 1994-07-19 International Business Machines Corporation Integrity of data objects used to maintain state information for shared data at a local complex
US5379398A (en) * 1992-04-20 1995-01-03 International Business Machines Corporation Method and system for concurrent access during backup copying of data
US5261056A (en) * 1992-06-01 1993-11-09 The United States Of America As Represented By The Secretary Of The Air Force N-port wide bandwidth cross-link register
US5471609A (en) * 1992-09-22 1995-11-28 International Business Machines Corporation Method for identifying a system holding a `Reserve`
US5337414A (en) * 1992-09-22 1994-08-09 Unisys Corporation Mass data storage and retrieval system
US5452421A (en) * 1992-09-23 1995-09-19 International Business Machines Corporation System for using register sets and state machines sets to communicate between storage controller and devices by using failure condition activity defined in a request
JP2566728B2 (ja) * 1992-10-30 1996-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 論理径路スケジューリング装置及び実行方法
US5463754A (en) * 1992-10-30 1995-10-31 International Business Machines Corporation Shared direct access storage device for fixed block architecture devices
US5416915A (en) * 1992-12-11 1995-05-16 International Business Machines Corporation Method and system for minimizing seek affinity and enhancing write sensitivity in a DASD array
US5771367A (en) * 1992-12-17 1998-06-23 International Business Machines Corporation Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores
US5640595A (en) * 1993-06-29 1997-06-17 International Business Machines Corporation Multimedia resource reservation system with graphical interface for manual input of resource reservation value
US20030088611A1 (en) * 1994-01-19 2003-05-08 Mti Technology Corporation Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
CN1093289C (zh) * 1994-04-25 2002-10-23 索尼公司 数据存储器处理装置
US5544313A (en) * 1994-05-11 1996-08-06 International Business Machines Corporation Baton passing optimization scheme for load balancing/configuration planning in a video-on-demand computer system
US5487077A (en) * 1994-05-23 1996-01-23 International Business Machines Corporation Location dependent variable error correction processing for multi-track recording media using variable length coding means
US5548791A (en) * 1994-07-25 1996-08-20 International Business Machines Corporation Input/output control system with plural channel paths to I/O devices
US5666114A (en) * 1994-11-22 1997-09-09 International Business Machines Corporation Method and means for managing linear mapped address spaces storing compressed data at the storage subsystem control unit or device level
US5671441A (en) * 1994-11-29 1997-09-23 International Business Machines Corporation Method and apparatus for automatic generation of I/O configuration descriptions
US5630045A (en) * 1994-12-06 1997-05-13 International Business Machines Corporation Device and method for fault tolerant dual fetch and store
US5634028A (en) * 1994-12-15 1997-05-27 International Business Machines Corporation Compact track address translation mapping system and method
US5680580A (en) * 1995-02-28 1997-10-21 International Business Machines Corporation Remote copy system for setting request interconnect bit in each adapter within storage controller and initiating request connect frame in response to the setting bit
JPH08249254A (ja) * 1995-03-15 1996-09-27 Mitsubishi Electric Corp マルチコンピュータシステム
US5768623A (en) * 1995-09-19 1998-06-16 International Business Machines Corporation System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers
US5875479A (en) * 1997-01-07 1999-02-23 International Business Machines Corporation Method and means for making a dual volume level copy in a DASD storage subsystem subject to updating during the copy interval
US5968182A (en) * 1997-05-12 1999-10-19 International Business Machines Corporation Method and means for utilizing device long busy response for resolving detected anomalies at the lowest level in a hierarchical, demand/response storage management subsystem
US6038619A (en) * 1997-05-29 2000-03-14 International Business Machines Corporation Disk drive initiated data transfers responsive to sequential or near sequential read or write requests
US6148261A (en) * 1997-06-20 2000-11-14 American Calcar, Inc. Personal communication system to send and receive voice data positioning information
US6061807A (en) * 1997-06-27 2000-05-09 International Business Machines Corporation Methods systems and computer products for error recovery of endpoint nodes
US6112277A (en) * 1997-09-25 2000-08-29 International Business Machines Corporation Method and means for reducing device contention by random accessing and partial track staging of records according to a first DASD format but device mapped according to a second DASD format
US6112255A (en) * 1997-11-13 2000-08-29 International Business Machines Corporation Method and means for managing disk drive level logic and buffer modified access paths for enhanced raid array data rebuild and write update operations
US5930497A (en) * 1997-12-11 1999-07-27 International Business Machines Corporation Method and means for generation of realistic access patterns in storage subsystem benchmarking and other tests
US6219751B1 (en) 1998-04-28 2001-04-17 International Business Machines Corporation Device level coordination of access operations among multiple raid control units
JPH11331890A (ja) * 1998-05-08 1999-11-30 Fujitsu Ltd 情報処理システム
US6070225A (en) * 1998-06-01 2000-05-30 International Business Machines Corporation Method and apparatus for optimizing access to coded indicia hierarchically stored on at least one surface of a cyclic, multitracked recording device
US6195703B1 (en) 1998-06-24 2001-02-27 Emc Corporation Dynamic routing for performance partitioning in a data processing network
US6438595B1 (en) * 1998-06-24 2002-08-20 Emc Corporation Load balancing using directory services in a data processing system
US6144994A (en) * 1998-06-25 2000-11-07 Lucent Technologies Inc. Interface for flexible address bandwidth allocation
US6260120B1 (en) 1998-06-29 2001-07-10 Emc Corporation Storage mapping and partitioning among multiple host processors in the presence of login state changes and host controller replacement
US6421711B1 (en) * 1998-06-29 2002-07-16 Emc Corporation Virtual ports for data transferring of a data storage system
US6640264B1 (en) * 1998-07-20 2003-10-28 Gary W Moore Incremental state logic methodology and apparatus for logic based program control
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
KR100380651B1 (ko) * 1998-10-02 2003-07-18 삼성전자주식회사 에이알시네트워크의데이터다중처리방법
US6453392B1 (en) 1998-11-10 2002-09-17 International Business Machines Corporation Method of and apparatus for sharing dedicated devices between virtual machine guests
JP3696740B2 (ja) * 1998-12-07 2005-09-21 富士通株式会社 チャネルインタフェース再結合制御方法およびファイル制御装置
US6343324B1 (en) * 1999-09-13 2002-01-29 International Business Machines Corporation Method and system for controlling access share storage devices in a network environment by configuring host-to-volume mapping data structures in the controller memory for granting and denying access to the devices
KR100845568B1 (ko) * 1999-10-19 2008-07-10 아메리칸 캘카어 인코포레이티드 사용자 선호도에 기초한 효과적인 내비게이션 기술
US7039657B1 (en) * 1999-11-09 2006-05-02 International Business Machines Corporation Method, system, and program for accessing data from storage systems
US6996710B1 (en) 2000-03-31 2006-02-07 Intel Corporation Platform and method for issuing and certifying a hardware-protected attestation key
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US7356817B1 (en) 2000-03-31 2008-04-08 Intel Corporation Real-time scheduling of virtual machines
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6957332B1 (en) * 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US6976162B1 (en) * 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US6754682B1 (en) * 2000-07-10 2004-06-22 Emc Corporation Method and apparatus for enabling consistent ancillary disk array storage device operations with respect to a main application
US6954881B1 (en) 2000-10-13 2005-10-11 International Business Machines Corporation Method and apparatus for providing multi-path I/O in non-concurrent clustering environment using SCSI-3 persistent reserve
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US7035963B2 (en) 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US6907600B2 (en) 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7225441B2 (en) * 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
US7096497B2 (en) * 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US7272831B2 (en) * 2001-03-30 2007-09-18 Intel Corporation Method and apparatus for constructing host processor soft devices independent of the host processor operating system
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US20030079056A1 (en) * 2001-10-18 2003-04-24 Taylor Scott E. Managing network connections in a system
US7024555B2 (en) * 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7308576B2 (en) * 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7631196B2 (en) * 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7028149B2 (en) * 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US20030191943A1 (en) * 2002-04-05 2003-10-09 Poisner David I. Methods and arrangements to register code
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7058807B2 (en) * 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7127548B2 (en) * 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US7139890B2 (en) * 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) * 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7124327B2 (en) * 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
US7165181B2 (en) * 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7073042B2 (en) * 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US20040117318A1 (en) * 2002-12-16 2004-06-17 Grawrock David W. Portable token controlling trusted environment launch
US7318235B2 (en) * 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US7076802B2 (en) * 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US20040128528A1 (en) * 2002-12-31 2004-07-01 Poisner David I. Trusted real time clock
US7177961B2 (en) * 2003-05-12 2007-02-13 International Business Machines Corporation Managing access, by operating system images of a computing environment, of input/output resources of the computing environment
US7127599B2 (en) * 2003-05-12 2006-10-24 International Business Machines Corporation Managing configurations of input/output system images of an input/output subsystem, wherein a configuration is modified without restarting the input/output subsystem to effect a modification
US7174550B2 (en) * 2003-05-12 2007-02-06 International Business Machines Corporation Sharing communications adapters across a plurality of input/output subsystem images
US7290070B2 (en) * 2003-05-12 2007-10-30 International Business Machines Corporation Multiple logical input/output subsystem facility
US7000036B2 (en) * 2003-05-12 2006-02-14 International Business Machines Corporation Extended input/output measurement facilities
US6996638B2 (en) * 2003-05-12 2006-02-07 International Business Machines Corporation Method, system and program products for enhancing input/output processing for operating system images of a computing environment
US7130938B2 (en) * 2003-05-12 2006-10-31 International Business Machines Corporation Method, system and program products for identifying communications adapters of a computing environment
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US8079034B2 (en) * 2003-09-15 2011-12-13 Intel Corporation Optimizing processor-managed resources based on the behavior of a virtual machine monitor
US7424709B2 (en) * 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7287197B2 (en) 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US7237051B2 (en) * 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7636844B2 (en) 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US20050108171A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US7826386B2 (en) * 2003-12-08 2010-11-02 International Business Machines Corporation Facilitating the configuring of communications environments
US8037314B2 (en) 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050133582A1 (en) * 2003-12-22 2005-06-23 Bajikar Sundeep M. Method and apparatus for providing a trusted time stamp in an open platform
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7277968B2 (en) * 2004-01-23 2007-10-02 International Business Machines Corporation Managing sets of input/output communications subadapters of an input/output subsystem
US7802085B2 (en) * 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US20050216920A1 (en) * 2004-03-24 2005-09-29 Vijay Tewari Use of a virtual machine to emulate a hardware device
US7356735B2 (en) * 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US20060020720A1 (en) * 2004-07-23 2006-01-26 Lsi Logic Corporation Multi-controller IO shipping
US7743180B2 (en) * 2004-08-10 2010-06-22 International Business Machines Corporation Method, system, and program for managing path groups to an input/output (I/O) device
US20060036790A1 (en) * 2004-08-10 2006-02-16 Peterson Beth A Method, system, and program for returning attention to a processing system requesting a lock
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
WO2007097036A1 (ja) * 2006-02-27 2007-08-30 Fujitsu Limited 中央処理装置、中央処理装置の制御方法、情報処理システム
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
US7689786B1 (en) 2006-09-29 2010-03-30 Emc Corporation Techniques for overriding device reservations
US7500023B2 (en) * 2006-10-10 2009-03-03 International Business Machines Corporation Facilitating input/output processing by using transport control words to reduce input/output communications
JP4930224B2 (ja) * 2007-06-29 2012-05-16 ブラザー工業株式会社 ネットワーク装置
US8001298B2 (en) * 2008-02-14 2011-08-16 International Business Machines Corporation Providing extended measurement data in an I/O processing system
US9052837B2 (en) 2008-02-14 2015-06-09 International Business Machines Corporation Processing communication data in a ships passing condition
US7941570B2 (en) 2008-02-14 2011-05-10 International Business Machines Corporation Bi-directional data transfer within a single I/O operation
US7937507B2 (en) * 2008-02-14 2011-05-03 International Business Machines Corporation Extended measurement word determination at a channel subsystem of an I/O processing system
US8117347B2 (en) 2008-02-14 2012-02-14 International Business Machines Corporation Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system
US8478915B2 (en) 2008-02-14 2013-07-02 International Business Machines Corporation Determining extended capability of a channel path
US7890668B2 (en) * 2008-02-14 2011-02-15 International Business Machines Corporation Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
US7934026B2 (en) * 2008-09-17 2011-04-26 International Business Machines Corporation Apparatus and method to preserve one or more logical communication paths in a data processing system
US8332542B2 (en) * 2009-11-12 2012-12-11 International Business Machines Corporation Communication with input/output system devices
US8677027B2 (en) 2011-06-01 2014-03-18 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364854B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8583988B2 (en) 2011-06-01 2013-11-12 International Business Machines Corporation Fibre channel input/output data routing system and method
US8738811B2 (en) 2011-06-01 2014-05-27 International Business Machines Corporation Fibre channel input/output data routing system and method
US9021155B2 (en) 2011-06-01 2015-04-28 International Business Machines Corporation Fibre channel input/output data routing including discarding of data transfer requests in response to error detection
US8364853B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8346978B1 (en) 2011-06-30 2013-01-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8312176B1 (en) 2011-06-30 2012-11-13 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8473641B2 (en) 2011-06-30 2013-06-25 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8549185B2 (en) 2011-06-30 2013-10-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8918542B2 (en) 2013-03-15 2014-12-23 International Business Machines Corporation Facilitating transport mode data transfer between a channel subsystem and input/output devices
US8990439B2 (en) 2013-05-29 2015-03-24 International Business Machines Corporation Transport mode data transfer between a channel subsystem and input/output devices
US9377958B2 (en) * 2014-08-12 2016-06-28 Facebook, Inc. Allocation of read/write channels for storage devices
US10037147B2 (en) 2015-12-14 2018-07-31 International Business Machines Corporation Sharing files in a multisystem environment
JP7556606B2 (ja) * 2020-09-30 2024-09-26 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 回路、チップ、および電子デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3274561A (en) * 1962-11-30 1966-09-20 Burroughs Corp Data processor input/output control system
US3386082A (en) * 1965-06-02 1968-05-28 Ibm Configuration control in multiprocessors
US3593302A (en) * 1967-03-31 1971-07-13 Nippon Electric Co Periphery-control-units switching device
US3564502A (en) * 1968-01-15 1971-02-16 Ibm Channel position signaling method and means
US3581286A (en) * 1969-01-13 1971-05-25 Ibm Module switching apparatus with status sensing and dynamic sharing of modules
US3639909A (en) * 1970-01-26 1972-02-01 Burroughs Corp Multichannel input/output control with automatic channel selection
US3675209A (en) * 1970-02-06 1972-07-04 Burroughs Corp Autonomous multiple-path input/output control system
US3725864A (en) * 1971-03-03 1973-04-03 Ibm Input/output control
US3716837A (en) * 1971-04-22 1973-02-13 Ibm Interrupt handling
US3787816A (en) * 1972-05-12 1974-01-22 Burroughs Corp Multiprocessing system having means for automatic resource management
JPS5615528B2 (sv) * 1973-04-28 1981-04-10
US4004277A (en) * 1974-05-29 1977-01-18 Gavril Bruce D Switching system for non-symmetrical sharing of computer peripheral equipment

Also Published As

Publication number Publication date
DE2917441B2 (de) 1981-04-16
ES480295A1 (es) 1980-01-01
GB2020456B (en) 1982-10-13
SE7903939L (sv) 1979-11-09
AU521915B2 (en) 1982-05-06
FR2425676A1 (fr) 1979-12-07
IT7922196A0 (it) 1979-04-27
BR7902718A (pt) 1979-11-27
AU4564079A (en) 1979-11-15
CA1116260A (en) 1982-01-12
CH637229A5 (de) 1983-07-15
US4207609A (en) 1980-06-10
FR2425676B1 (fr) 1986-02-21
DE2917441A1 (de) 1979-11-15
IT1166776B (it) 1987-05-06
GB2020456A (en) 1979-11-14
JPS54146941A (en) 1979-11-16
DE2917441C3 (de) 1982-01-07
NL7903614A (nl) 1979-11-12
JPS5838818B2 (ja) 1983-08-25

Similar Documents

Publication Publication Date Title
SE440960B (sv) Metod for vegoberoende reservation, frigivning och ateranknytning efter avbrott av in/utanordningar och minnesanordningar i ett databehandlingssystem och anordning for tillempning av metoden
EP0071030B1 (en) Method for establishing variable path group associations and affiliations between &#34;non-static&#34; mp systems and shared devices
JP6406707B2 (ja) 半導体記憶装置
SE436156B (sv) Kanal-till-kanal-adapter for sammankoppling av databehandlingsenheter
US20130097339A1 (en) Communication with input/output system devices
JP3200500B2 (ja) ディスク装置及びディスク制御方法
US6959370B2 (en) System and method for migrating data between memories
JP4672282B2 (ja) 情報処理装置、及び情報処理装置の制御方法
US8176212B1 (en) Method and system for hierarchical and joinable behavior containers for reconfigurable computing
JPS63103343A (ja) ムーブアウト待ち行列バッファ
JP4377279B2 (ja) ストレージシステム、コンピュータシステム、およびストレージシステムの設定方法
JPS58211233A (ja) コンピユ−タ・システム
CN105900068A (zh) 路径管理的系统、装置和方法
US8224987B2 (en) System and method for a hierarchical interconnect network
WO2006071942A2 (en) Method and apparatus for implementing heterogeneous interconnects
JP3719976B2 (ja) 二重化コントローラ構成ディスク記憶システム向けコントローラ、及び同コントローラが二重化されたディスク記憶システム
EP0522728A1 (en) Method for efficient access of data stored in a nexus table
US5797040A (en) Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover
US6219761B1 (en) Load/store assist engine
JP3001455B2 (ja) データ転送装置
JP6024752B2 (ja) 情報処理装置およびその制御方法
EP0293616A2 (en) Dynamic switch with task allocation capability
JP2513811B2 (ja) 入出力制御方式
TW202416127A (zh) 儲存裝置控制器及儲存裝置控制器的方法
KR100490439B1 (ko) 구동 정보 관리 서버, 이 서버에 의한 컴퓨터 주변기기의설치방법 및 이 서버에 의한 구동 정보의 컴퓨터 내의 재설정방법