JP2566728B2 - 論理径路スケジューリング装置及び実行方法 - Google Patents
論理径路スケジューリング装置及び実行方法Info
- Publication number
- JP2566728B2 JP2566728B2 JP5229819A JP22981993A JP2566728B2 JP 2566728 B2 JP2566728 B2 JP 2566728B2 JP 5229819 A JP5229819 A JP 5229819A JP 22981993 A JP22981993 A JP 22981993A JP 2566728 B2 JP2566728 B2 JP 2566728B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- logical
- controller
- operating system
- control table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000012545 processing Methods 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 8
- 230000000977 initiatory effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プロセッサ(中央処理
装置)からチャネルを介するコンピュータ入出力(I/O)シ
ステムの制御装置への論理径路の設定に関し、特に、ダ
イナミックスイッチが1つ以上のチャネルと1つ以上の制
御装置の間に配置されるプロセッサ、チャネル及び制御
装置の間の論理チャネル径路の設定に関する。
装置)からチャネルを介するコンピュータ入出力(I/O)シ
ステムの制御装置への論理径路の設定に関し、特に、ダ
イナミックスイッチが1つ以上のチャネルと1つ以上の制
御装置の間に配置されるプロセッサ、チャネル及び制御
装置の間の論理チャネル径路の設定に関する。
【０００２】
【従来の技術】IBMのESCON入出力インタフェース(例え
ば、IBM SA22-7202-02「ESA/390 ESCON入出力インタ
フェース(ESA/390 ESCON I/O Interface) 」を参照のこ
と) 等の技術環境において、プロセッサからの入出力に
通信を行う前にチャネルと制御装置の間に論理径路が設
定される必要がある。制御装置は、支援可能な論理径路
(及び物理径路)の最大数を制限する。これによって、チ
ャネルと制御装置の間に配置されるダイナミックスイッ
チが論理径路をあまり制限しなくとも、制御装置へアク
セス可能なチャネルの数(及びそれによってプロセッサ
とシステムの数)が制限される。先行技術では、直列入
出力リンク及びダイナミックスイッチを介してチャネル
及び制御装置を動的に切断及び接続する能力が可能であ
る。この機能は米国特許第5,107,489号に開示されてい
る。先行技術では物理径路(論理径路を介する)を共用す
る能力があるが、この共用能力は制御装置の処理能力に
よって制限される。同時接続の数は、制御装置が支援可
能な論理径路の最大数によって制限される。先行技術に
おいて、制御装置が支援可能な論理径路の最大数が接続
されると、いかなる追加の接続の要求(例えば、他のプ
ロセッサからの要求)も拒否される。この拒否によっ
て、拒否する制御装置へ接続された入出力デバイスを用
いるような拒否されたプロセッサは、いかなる作業を開
始することもできなくなる。特に、ESCONトポロジー(構
成)は、ダイナミックスイッチへ接続する全てのチャネ
ル(プロセッサ)がそのダイナミックスイッチへ接続され
る全ての制御装置(及び入出力デバイス)へアクセスする
のを可能にするために、論理径路の数の制限は接続性を
大幅に制約する。これは、任意ものから任意ものへの接
続性と称される。
ば、IBM SA22-7202-02「ESA/390 ESCON入出力インタ
フェース(ESA/390 ESCON I/O Interface) 」を参照のこ
と) 等の技術環境において、プロセッサからの入出力に
通信を行う前にチャネルと制御装置の間に論理径路が設
定される必要がある。制御装置は、支援可能な論理径路
(及び物理径路)の最大数を制限する。これによって、チ
ャネルと制御装置の間に配置されるダイナミックスイッ
チが論理径路をあまり制限しなくとも、制御装置へアク
セス可能なチャネルの数(及びそれによってプロセッサ
とシステムの数)が制限される。先行技術では、直列入
出力リンク及びダイナミックスイッチを介してチャネル
及び制御装置を動的に切断及び接続する能力が可能であ
る。この機能は米国特許第5,107,489号に開示されてい
る。先行技術では物理径路(論理径路を介する)を共用す
る能力があるが、この共用能力は制御装置の処理能力に
よって制限される。同時接続の数は、制御装置が支援可
能な論理径路の最大数によって制限される。先行技術に
おいて、制御装置が支援可能な論理径路の最大数が接続
されると、いかなる追加の接続の要求(例えば、他のプ
ロセッサからの要求)も拒否される。この拒否によっ
て、拒否する制御装置へ接続された入出力デバイスを用
いるような拒否されたプロセッサは、いかなる作業を開
始することもできなくなる。特に、ESCONトポロジー(構
成)は、ダイナミックスイッチへ接続する全てのチャネ
ル(プロセッサ)がそのダイナミックスイッチへ接続され
る全ての制御装置(及び入出力デバイス)へアクセスする
のを可能にするために、論理径路の数の制限は接続性を
大幅に制約する。これは、任意ものから任意ものへの接
続性と称される。
【０００３】IBMのMVS/ESAオペレーティングシステムの
実行において、動的径路設定を支援する入出力デバイス
(ESCON入出力インタフェースを介して接続される全ての
DASDデバイスを含む)では、デバイスへの最後の径路が
作動しないならば(エラー、構成故障等のため)、デバイ
スは入出力監視プログラムによって隔離され、閉じ込め
られる("boxed") 。この閉じ込めによって、デバイスを
オフラインにし、デバイスへ現在同時に割り当てられた
全ての作業を未解決にするか、或いは将来において入出
力が故障する。閉じ込めは、通常、作業を失敗させて終
了させる。
実行において、動的径路設定を支援する入出力デバイス
(ESCON入出力インタフェースを介して接続される全ての
DASDデバイスを含む)では、デバイスへの最後の径路が
作動しないならば(エラー、構成故障等のため)、デバイ
スは入出力監視プログラムによって隔離され、閉じ込め
られる("boxed") 。この閉じ込めによって、デバイスを
オフラインにし、デバイスへ現在同時に割り当てられた
全ての作業を未解決にするか、或いは将来において入出
力が故障する。閉じ込めは、通常、作業を失敗させて終
了させる。
【０００４】
【発明が解決しようとする課題】記載される本発明の目
的は、仮想論理径路を提供する無制限の数の論理径路の
効果を持つことである。支援可能な仮想論理径路の数の
唯一の制限は、システム内の資源制限(例えば、メモリ
サイズ)及びダイナミックスイッチ内の資源制限であ
る。
的は、仮想論理径路を提供する無制限の数の論理径路の
効果を持つことである。支援可能な仮想論理径路の数の
唯一の制限は、システム内の資源制限(例えば、メモリ
サイズ)及びダイナミックスイッチ内の資源制限であ
る。
【０００５】本発明の追加の目的は、入出力システム内
の全ての接続のトポロジーを記載する制御テーブルを提
供することである。
の全ての接続のトポロジーを記載する制御テーブルを提
供することである。
【０００６】本発明の追加の目的は、制御テーブルを使
用して、コンピュータ入出力システムを構成するシステ
ムと制御装置の間で論理径路接続を設定及び解除するス
ケジューリングプログラムを提供することである。
用して、コンピュータ入出力システムを構成するシステ
ムと制御装置の間で論理径路接続を設定及び解除するス
ケジューリングプログラムを提供することである。
【０００７】本発明の追加の目的は、いつ論理径路接続
を変更するかを決定するためのアルゴリズム(好ましい
実施例において、時間間隔に基づく)を提供することで
ある。
を変更するかを決定するためのアルゴリズム(好ましい
実施例において、時間間隔に基づく)を提供することで
ある。
【０００８】本発明の追加の目的は、制御テーブルを作
成し、構成トポロジーの動的変化に基づいて制御テーブ
ルを調整するための初期設定プロシージャ(手順)を提供
することである。
成し、構成トポロジーの動的変化に基づいて制御テーブ
ルを調整するための初期設定プロシージャ(手順)を提供
することである。
【０００９】本発明の追加の目的は、仮想論理径路が非
接続状態にあるときに、オペレーティングシステムによ
って実行するために待機されるデバイスレベル入出力要
求を有することである。
接続状態にあるときに、オペレーティングシステムによ
って実行するために待機されるデバイスレベル入出力要
求を有することである。
【００１０】本発明の追加の目的は、デバイスへの最後
の径路が作動していないときに、待機メカニズムを使用
することである。
の径路が作動していないときに、待機メカニズムを使用
することである。
【００１１】本発明の追加の目的は、仮想論理径路が接
続されるとき、或いは、作動していないデバイスが作動
するときに、以前に待機した入出力を再開させることで
ある。
続されるとき、或いは、作動していないデバイスが作動
するときに、以前に待機した入出力を再開させることで
ある。
【００１２】
【課題を解決するための手段と作用】本発明は、相互接
続されたシステムのセット(プロセッサ及びオペレーテ
ィングシステム)のマスターオペレーティングシステム
において論理径路スケジューラー(LPS)機能を配置する
ために提供される。径路制御テーブルを介するLPSは適
時に接続及び切断を開始し、制御装置の接続性制限にも
かかわらず、径路を要する全てのチャネルにそのような
径路を提供するのを保証する。
続されたシステムのセット(プロセッサ及びオペレーテ
ィングシステム)のマスターオペレーティングシステム
において論理径路スケジューラー(LPS)機能を配置する
ために提供される。径路制御テーブルを介するLPSは適
時に接続及び切断を開始し、制御装置の接続性制限にも
かかわらず、径路を要する全てのチャネルにそのような
径路を提供するのを保証する。
【００１３】本発明の一態様による論理径路スケジュー
リング装置は、1以上のチャネルを有しオペレーティン
グシステムによって制御される1以上のプロセッサと、
複数のポートを有し、該ポートの内の第1ポートで前記
チャネルの内の第1チャネルへ接続され、前記ポートの
内の第2ポートで前記チャネルの内の第2チャネルへ接続
されたダイナミックスイッチと、1以上のデバイスへ接
続され該デバイスを制御する制御装置と、前記プロセッ
サの1つ内のマスターオペレーティングシステム内に設
けられた論理径路スケジューラ手段とを具備し、前記制
御装置は前記ポートの内の第3ポートで前記ダイナミッ
クスイッチへ接続され、前記第1ポートが第1論理径路に
よって前記第3ポートへ接続されたとき前記第1チャネル
へ接続され、前記第2ポートが第2論理径路によって前記
第3ポートへ接続されたとき前記第2チャネルへ接続さ
れ、且つ最大N個の論理径路によって前記チャネルの内
のN個のチャネルへ同時に接続されることが可能であ
り、前記論理径路スケジューラ手段は前記論理径路の特
定の1つが接続されるべきか、遮断されるべきか又は現
状のまま放置されるべきかを判定し必要な接続又は遮断
を実行する割り当て手段及び少なくともN＋1個のエント
リを持つ径路制御テーブルを有し、前記チャネルの間で
少なくともN＋1個の論理径路に対する要求を管理するこ
とを特徴とする。
リング装置は、1以上のチャネルを有しオペレーティン
グシステムによって制御される1以上のプロセッサと、
複数のポートを有し、該ポートの内の第1ポートで前記
チャネルの内の第1チャネルへ接続され、前記ポートの
内の第2ポートで前記チャネルの内の第2チャネルへ接続
されたダイナミックスイッチと、1以上のデバイスへ接
続され該デバイスを制御する制御装置と、前記プロセッ
サの1つ内のマスターオペレーティングシステム内に設
けられた論理径路スケジューラ手段とを具備し、前記制
御装置は前記ポートの内の第3ポートで前記ダイナミッ
クスイッチへ接続され、前記第1ポートが第1論理径路に
よって前記第3ポートへ接続されたとき前記第1チャネル
へ接続され、前記第2ポートが第2論理径路によって前記
第3ポートへ接続されたとき前記第2チャネルへ接続さ
れ、且つ最大N個の論理径路によって前記チャネルの内
のN個のチャネルへ同時に接続されることが可能であ
り、前記論理径路スケジューラ手段は前記論理径路の特
定の1つが接続されるべきか、遮断されるべきか又は現
状のまま放置されるべきかを判定し必要な接続又は遮断
を実行する割り当て手段及び少なくともN＋1個のエント
リを持つ径路制御テーブルを有し、前記チャネルの間で
少なくともN＋1個の論理径路に対する要求を管理するこ
とを特徴とする。
【００１４】本発明の他の態様による論理径路スケジュ
ーリング装置は、1以上のチャネルを有しオペレーティ
ングシステムによって制御される1以上のプロセッサ
と、複数のポートを有し、該ポートの内の第1ポートで
前記チャネルの内の第1チャネルへ接続され、前記ポー
トの内の第2ポートで前記チャネルの内の第2チャネルへ
接続されたダイナミックスイッチと、1以上のデバイス
へ接続され該デバイスを制御する制御装置とを具備し、
前記プロセッサの各々は論理径路スケジューラー手段に
よって径路制御テーブルに記録するためにマスターオペ
レーティングシステムへ構成変更を通信するための手段
を含み、前記オペレーティングシステムの各々は論理径
路を現在持たない入出力要求を後で実行するために待ち
行列に入れる手段を含み、前記制御装置は前記ポートの
内の第3ポートで前記ダイナミックスイッチへ接続さ
れ、前記第1ポートが第1論理径路によって前記第3ポー
トへ接続されたとき前記第1チャネルへ接続され、前記
第2ポートが第2論理径路によって前記第3ポートへ接続
されたとき前記第2チャネルへ接続され、且つ論理径路
によって最大数の前記チャネル内の最大N個のチャネル
へ前記論理径路の内のN個の論理径路により同時に接続
されることが可能であり、前記論理径路スケジューラ手
段は前記論理径路の特定の1つが接続されるべきか、遮
断されるべきか又は現状のまま放置されるべきかを判定
し必要な接続又は遮断を実行する割り当て手段及び少な
くともN＋1個のエントリを持つ径路制御テーブルを有
し、前記チャネルの間で少なくともN＋1個の論理径路に
対する要求を管理し、前記径路制御テーブルエントリの
各々は前記制御装置を識別する制御装置識別子、前記オ
ペレーティングシステムを有する前記プロセッサを識別
するシステム識別子、関連する論理径路を識別する径路
識別子及び前記割り当て手段により前記判定時に使用さ
れる割り当てフィールドを有し、前記割り当てフィール
ドは関連する論理径路を介して前記システムを前記制御
装置へ接続する時間長を識別するための接続時間フィー
ルド及び関連する論理径路を介して前記システムを前記
制御装置へ接続するための待ち時間長を識別する待ち時
間フィールドを含んでいることを特徴とする。
ーリング装置は、1以上のチャネルを有しオペレーティ
ングシステムによって制御される1以上のプロセッサ
と、複数のポートを有し、該ポートの内の第1ポートで
前記チャネルの内の第1チャネルへ接続され、前記ポー
トの内の第2ポートで前記チャネルの内の第2チャネルへ
接続されたダイナミックスイッチと、1以上のデバイス
へ接続され該デバイスを制御する制御装置とを具備し、
前記プロセッサの各々は論理径路スケジューラー手段に
よって径路制御テーブルに記録するためにマスターオペ
レーティングシステムへ構成変更を通信するための手段
を含み、前記オペレーティングシステムの各々は論理径
路を現在持たない入出力要求を後で実行するために待ち
行列に入れる手段を含み、前記制御装置は前記ポートの
内の第3ポートで前記ダイナミックスイッチへ接続さ
れ、前記第1ポートが第1論理径路によって前記第3ポー
トへ接続されたとき前記第1チャネルへ接続され、前記
第2ポートが第2論理径路によって前記第3ポートへ接続
されたとき前記第2チャネルへ接続され、且つ論理径路
によって最大数の前記チャネル内の最大N個のチャネル
へ前記論理径路の内のN個の論理径路により同時に接続
されることが可能であり、前記論理径路スケジューラ手
段は前記論理径路の特定の1つが接続されるべきか、遮
断されるべきか又は現状のまま放置されるべきかを判定
し必要な接続又は遮断を実行する割り当て手段及び少な
くともN＋1個のエントリを持つ径路制御テーブルを有
し、前記チャネルの間で少なくともN＋1個の論理径路に
対する要求を管理し、前記径路制御テーブルエントリの
各々は前記制御装置を識別する制御装置識別子、前記オ
ペレーティングシステムを有する前記プロセッサを識別
するシステム識別子、関連する論理径路を識別する径路
識別子及び前記割り当て手段により前記判定時に使用さ
れる割り当てフィールドを有し、前記割り当てフィール
ドは関連する論理径路を介して前記システムを前記制御
装置へ接続する時間長を識別するための接続時間フィー
ルド及び関連する論理径路を介して前記システムを前記
制御装置へ接続するための待ち時間長を識別する待ち時
間フィールドを含んでいることを特徴とする。
【００１５】本発明の他の態様によるチャネル及び制御
装置の間でN個の論理径路を同時に接続するように構成
されたデータ処理システムで論理入出力径路スケジュー
リングを実行するための方法は、1以上のプロセッサの1
つ内のマスターオペレーティングシステムで、前記制御
装置及び前記チャネルの間でダイナミックスイッチを介
して接続された径路を表す少なくともN＋1個の接続状況
エントリーを有する径路制御テーブルを周期的に監視
し、前記接続状況エントリーのいずれかが待機状況を示
すかどうかを判定するステップと、前記監視及び判定ス
テップが少なくとも1つの待機状況を検出したとき、前
記ダイナミックスイッチの少なくとも1つの遮断動作及
び少なくとも1つの接続動作を開始するステップとを備
える。
装置の間でN個の論理径路を同時に接続するように構成
されたデータ処理システムで論理入出力径路スケジュー
リングを実行するための方法は、1以上のプロセッサの1
つ内のマスターオペレーティングシステムで、前記制御
装置及び前記チャネルの間でダイナミックスイッチを介
して接続された径路を表す少なくともN＋1個の接続状況
エントリーを有する径路制御テーブルを周期的に監視
し、前記接続状況エントリーのいずれかが待機状況を示
すかどうかを判定するステップと、前記監視及び判定ス
テップが少なくとも1つの待機状況を検出したとき、前
記ダイナミックスイッチの少なくとも1つの遮断動作及
び少なくとも1つの接続動作を開始するステップとを備
える。
【００１６】本発明の他の態様によるチャネル及び制御
装置の間で最大N個の論理径路を同時に接続するように
構成されたデータ処理システムで論理入出力径路スケジ
ューリングを実行するための方法は、1以上のプロセッ
サの内の1つ内の制御装置及びチャネルの間でダイナミ
ックスイッチを介して接続された径路の状況を表す少な
くともN＋1個の接続状況エントリを持つ径路制御テーブ
ルを、前記プロセッサの各々にその構成状況を判定さ
せ、前記径路制御テーブルに含まれるように前記マスタ
ーオペレーティングシステムへ前記構成状況を伝送させ
ることによって、初期設定するステップと、前記制御装
置に接続された現在非接続のダイナミック径路設定デバ
イスに対する入出力要求を後で実行するために前記プロ
セッサの内の1つのプロセッサ内のオペレーティングシ
ステムにある入出力監視プログラム内で待ち行列に入れ
るステップと、前記マスターオペレーティングシステム
で前記径路制御テーブルを周期的に監視し、前記接続状
況エントリーのいずれかが待機状況を示すかどうかを判
定するステップと、前記監視及び判定ステップが少なく
とも1つの待機状況を検出したとき、前記ダイナミック
スイッチの少なくとも1つの遮断動作及び少なくとも1つ
の接続動作を開始するステップと前記プロセッサの1つ
に前記構成状況の変更を受けさせ、更新された構成状況
を前記径路制御テーブル内に入れられるように前記マス
ターオペレーティングシステムへ送らせることにより前
記径路制御テーブルを更新するステップと、前記マスタ
ーオペレーティングシステムの故障検出時に、前記プロ
セッサの内の他の1つのプロセッサ内の新しいマスタオ
ペレーティングシステムがマスターオペレーティングシ
ステムの責任を引き受ける旨の通知を他の全てのプロセ
ッサに同報することにより前記他の1つのプロセッサに
その責任を引き受けさせ、前記新しいマスタオペレーテ
ィングシステムに他の全てのプロセッサから構成状況を
獲得することにより新しい径路制御テーブルを初期設定
させるステップとを含む。
装置の間で最大N個の論理径路を同時に接続するように
構成されたデータ処理システムで論理入出力径路スケジ
ューリングを実行するための方法は、1以上のプロセッ
サの内の1つ内の制御装置及びチャネルの間でダイナミ
ックスイッチを介して接続された径路の状況を表す少な
くともN＋1個の接続状況エントリを持つ径路制御テーブ
ルを、前記プロセッサの各々にその構成状況を判定さ
せ、前記径路制御テーブルに含まれるように前記マスタ
ーオペレーティングシステムへ前記構成状況を伝送させ
ることによって、初期設定するステップと、前記制御装
置に接続された現在非接続のダイナミック径路設定デバ
イスに対する入出力要求を後で実行するために前記プロ
セッサの内の1つのプロセッサ内のオペレーティングシ
ステムにある入出力監視プログラム内で待ち行列に入れ
るステップと、前記マスターオペレーティングシステム
で前記径路制御テーブルを周期的に監視し、前記接続状
況エントリーのいずれかが待機状況を示すかどうかを判
定するステップと、前記監視及び判定ステップが少なく
とも1つの待機状況を検出したとき、前記ダイナミック
スイッチの少なくとも1つの遮断動作及び少なくとも1つ
の接続動作を開始するステップと前記プロセッサの1つ
に前記構成状況の変更を受けさせ、更新された構成状況
を前記径路制御テーブル内に入れられるように前記マス
ターオペレーティングシステムへ送らせることにより前
記径路制御テーブルを更新するステップと、前記マスタ
ーオペレーティングシステムの故障検出時に、前記プロ
セッサの内の他の1つのプロセッサ内の新しいマスタオ
ペレーティングシステムがマスターオペレーティングシ
ステムの責任を引き受ける旨の通知を他の全てのプロセ
ッサに同報することにより前記他の1つのプロセッサに
その責任を引き受けさせ、前記新しいマスタオペレーテ
ィングシステムに他の全てのプロセッサから構成状況を
獲得することにより新しい径路制御テーブルを初期設定
させるステップとを含む。
【００１７】
【実施例】好ましい実施例が、添付図面及び以下の記述
で示される。図1は、各々がプロセッサ(中央処理装置)1
12、113、114から成り、各々がオペレーティングシステ
ム(IBM MVS/ESAオペレーティングシステム等)103、10
4、105を実行し、各々がリンク133乃至137を介する1以
上のダイナミックスイッチ(IBM9302、ESCONディレクタ
ー等)120、121へ接続される多重システム100、101、102
を示す。システム100、101、102は従来チャネル107乃至
111へ接続され、リンク133乃至137を介してダイナミッ
クスイッチ120、121へ接続される。ダイナミックスイッ
チ120、121の各々は、リンク130乃至132を介して入出力
(I/O)制御装置(IBM3990 DASD記憶制御機構等)140、141
へ接続される。制御装置140、141の各々は、1以上の入
出力デバイス150、151へのアクセスを制御する。ダイナ
ミックスイッチ120、121の各々はポート122乃至129を有
し、ポートを介してリンク130乃至137へ接続する。図1
において、スイッチ1(121)はポート00(122)、10(123)、
30(124)、F0(125)、並びに、F2(126)を有する。スイッ
チ2(120)はポート10(127)、30(128)、並びに、F1(129)
を有する。論理径路はダイナミックスイッチがそのポー
トの内の2つを接続すると設定され、それによってシス
テムと制御装置の間のリンクの接続を完了する。図1に
おいて、当該接続、即ち、論理径路160乃至162が想像線
で示されている。システム1(101)は、論理径路F2−30(1
60)を介して制御装置B(141)へ接続され、論理径路F0−3
0(161)を介して制御装置A(140)へ接続される。システム
2(102)は、論理径路F1−10(162)を介して制御装置A(14
0)へ接続される。デバイスレベル入出力はこれらの論理
径路(160乃至162)を介してのみ発生する。図1に見られ
るように、制御装置B(141)は1つの論理径路(スイッチ1
(121)のポートF2(126)を介する)のみに制限される一
方、制御装置A(140)は2つの論理径路(スイッチ1(121)の
ポートF0(125)及びスイッチ2(120)のポートF1(129)を介
する)に制限される。システム3(100)はリンク135を介し
てスイッチ1(121)へ接続されるが、制御装置A(140)又は
制御装置B(141)へと同時接続されない。現在接続されて
いないリンク134、135、137上でのシステム3(100)、又
はシステム1(101)及びシステム2(102)から出るいかなる
デバイスレベル入出力要求も、所望の制御装置140、141
へ接続されるときまで、プロセッサ112乃至114のオペレ
ーティングシステム103乃至105にある入出力監視プログ
ラム163乃至165によって待機される。MVS/ESAの入出力
監視(IOS)プログラムにおける入出力要求の待機は、公
知の技術である。制御装置によって支援される最大の論
理径路接続より多い論理径路接続を持つようなシステム
を有するのが可能になることで、仮想論理径路の概念及
び発明が生じる。
で示される。図1は、各々がプロセッサ(中央処理装置)1
12、113、114から成り、各々がオペレーティングシステ
ム(IBM MVS/ESAオペレーティングシステム等)103、10
4、105を実行し、各々がリンク133乃至137を介する1以
上のダイナミックスイッチ(IBM9302、ESCONディレクタ
ー等)120、121へ接続される多重システム100、101、102
を示す。システム100、101、102は従来チャネル107乃至
111へ接続され、リンク133乃至137を介してダイナミッ
クスイッチ120、121へ接続される。ダイナミックスイッ
チ120、121の各々は、リンク130乃至132を介して入出力
(I/O)制御装置(IBM3990 DASD記憶制御機構等)140、141
へ接続される。制御装置140、141の各々は、1以上の入
出力デバイス150、151へのアクセスを制御する。ダイナ
ミックスイッチ120、121の各々はポート122乃至129を有
し、ポートを介してリンク130乃至137へ接続する。図1
において、スイッチ1(121)はポート00(122)、10(123)、
30(124)、F0(125)、並びに、F2(126)を有する。スイッ
チ2(120)はポート10(127)、30(128)、並びに、F1(129)
を有する。論理径路はダイナミックスイッチがそのポー
トの内の2つを接続すると設定され、それによってシス
テムと制御装置の間のリンクの接続を完了する。図1に
おいて、当該接続、即ち、論理径路160乃至162が想像線
で示されている。システム1(101)は、論理径路F2−30(1
60)を介して制御装置B(141)へ接続され、論理径路F0−3
0(161)を介して制御装置A(140)へ接続される。システム
2(102)は、論理径路F1−10(162)を介して制御装置A(14
0)へ接続される。デバイスレベル入出力はこれらの論理
径路(160乃至162)を介してのみ発生する。図1に見られ
るように、制御装置B(141)は1つの論理径路(スイッチ1
(121)のポートF2(126)を介する)のみに制限される一
方、制御装置A(140)は2つの論理径路(スイッチ1(121)の
ポートF0(125)及びスイッチ2(120)のポートF1(129)を介
する)に制限される。システム3(100)はリンク135を介し
てスイッチ1(121)へ接続されるが、制御装置A(140)又は
制御装置B(141)へと同時接続されない。現在接続されて
いないリンク134、135、137上でのシステム3(100)、又
はシステム1(101)及びシステム2(102)から出るいかなる
デバイスレベル入出力要求も、所望の制御装置140、141
へ接続されるときまで、プロセッサ112乃至114のオペレ
ーティングシステム103乃至105にある入出力監視プログ
ラム163乃至165によって待機される。MVS/ESAの入出力
監視(IOS)プログラムにおける入出力要求の待機は、公
知の技術である。制御装置によって支援される最大の論
理径路接続より多い論理径路接続を持つようなシステム
を有するのが可能になることで、仮想論理径路の概念及
び発明が生じる。
【００１８】図2は、径路制御テーブル200と称される装
置を示している。径路制御テーブルは、制御装置140、1
41、システム100乃至102、及びダイナミックスイッチ12
0、121の間の関係を示すエントリーを含んでいる。エン
トリーは制御装置によって一緒に分類される。制御装置
のエントリーの各グループは、エントリーのブロック("
block") と称される。更に、各エントリーは接続された
又は切断された状況、及び関係に関する他の適切な情報
を含む。エントリー内には8個のフィールドがあり、フ
ィールドは以下のように示される。
置を示している。径路制御テーブルは、制御装置140、1
41、システム100乃至102、及びダイナミックスイッチ12
0、121の間の関係を示すエントリーを含んでいる。エン
トリーは制御装置によって一緒に分類される。制御装置
のエントリーの各グループは、エントリーのブロック("
block") と称される。更に、各エントリーは接続された
又は切断された状況、及び関係に関する他の適切な情報
を含む。エントリー内には8個のフィールドがあり、フ
ィールドは以下のように示される。
【００１９】CUID(210)−制御装置の識別子を含む SYSID(211)−接続を必要とするシステムの識別子を含む PATHID(212)−論理径路の識別子を含み、以下の2つのフ
ィールドから成るPORT1(213)−制御装置をダイナミック
スイッチへ接続するポートの識別子を含む PORT2(214)−システムをダイナミックスイッチへ接続す
るポートの識別子を含む SWID(215)−PORT1(213)及びPORT2(214)を含むダイナミ
ックスイッチの識別子を含み、SWID(215)を介してSYSID
(211)がCUID(210)へ接続される SWAT(216)−CUID(210)からSYSID(211)への接続の状況を
表すインジケーターを含む。インジケーターは現在接続
されていればCであり、現在接続されていなければNであ
る。
ィールドから成るPORT1(213)−制御装置をダイナミック
スイッチへ接続するポートの識別子を含む PORT2(214)−システムをダイナミックスイッチへ接続す
るポートの識別子を含む SWID(215)−PORT1(213)及びPORT2(214)を含むダイナミ
ックスイッチの識別子を含み、SWID(215)を介してSYSID
(211)がCUID(210)へ接続される SWAT(216)−CUID(210)からSYSID(211)への接続の状況を
表すインジケーターを含む。インジケーターは現在接続
されていればCであり、現在接続されていなければNであ
る。
【００２０】CNTIME(217)−CUID(210)がSYSID(211)へ接
続されている時間の量を表す値を含む。値はCUID(210)
が現在SYSID(211)へ接続されていなければゼロである。
続されている時間の量を表す値を含む。値はCUID(210)
が現在SYSID(211)へ接続されていなければゼロである。
【００２１】WTTIME(218)−SYSID(211)がCUID(210)へ接
続するのを待機している時間の量を表す値を含む。値は
SYSID(211)が現在CUID(210)へ接続されていればゼロで
ある。
続するのを待機している時間の量を表す値を含む。値は
SYSID(211)が現在CUID(210)へ接続されていればゼロで
ある。
【００２２】径路制御テーブル(図2)は、システム100乃
至102と制御装置140、141の間の論理径路160乃至162の
接続を制御するための論理径路スケジューラー(即ち、L
PS)プログラム(図1の106)の一部である。テーブルは、
本発明によってマスターシステムとして知られる、論理
径路スケジューラー(即ち、LPS)プログラム106を実行す
るシステムの初期設定で作成される。システム(チャネ
ル)初期設定において、システムは構成される各制御装
置へ論理径路を設定することを試みる。これらの接続
は、各システムに保持されるテーブルに記録される。本
発明で新たなことは、マスターシステムが各システムか
らテーブルを要求することによって全てのシステム接続
の記録を受信することである。図4はこのロジックの高
水準な図を示している。図4から分かるように、このプ
ロセッサの論理径路が設定され(図4のブロック41)、設
定された構成を表す記録が受信された(図4のブロック4
2)後で、全てのシステム接続の記録が受信される(図4の
ブロック43)。入出力サブシステムの要素の間での構成
情報の通信は公知の技術である。これらの記録から、マ
スターシステムのLPSプログラム106は、図2に示される
径路制御テーブル200を作成する(図4のブロック44)。
至102と制御装置140、141の間の論理径路160乃至162の
接続を制御するための論理径路スケジューラー(即ち、L
PS)プログラム(図1の106)の一部である。テーブルは、
本発明によってマスターシステムとして知られる、論理
径路スケジューラー(即ち、LPS)プログラム106を実行す
るシステムの初期設定で作成される。システム(チャネ
ル)初期設定において、システムは構成される各制御装
置へ論理径路を設定することを試みる。これらの接続
は、各システムに保持されるテーブルに記録される。本
発明で新たなことは、マスターシステムが各システムか
らテーブルを要求することによって全てのシステム接続
の記録を受信することである。図4はこのロジックの高
水準な図を示している。図4から分かるように、このプ
ロセッサの論理径路が設定され(図4のブロック41)、設
定された構成を表す記録が受信された(図4のブロック4
2)後で、全てのシステム接続の記録が受信される(図4の
ブロック43)。入出力サブシステムの要素の間での構成
情報の通信は公知の技術である。これらの記録から、マ
スターシステムのLPSプログラム106は、図2に示される
径路制御テーブル200を作成する(図4のブロック44)。
【００２３】図3は、LPSプログラム106が径路制御テー
ブル200によって本発明を達成する方法を示している。
先に記載されたように、論理径路スケジューラー106
は、ダイナミックスイッチ120、121へ接続されたシステ
ム100乃至102の内の1つで実行しているオペレーティン
グシステム103乃至105の一部となるプログラムである。
論理径路スケジューラー106を実行するシステム101は、
マスターシステムと指定される。システム100乃至102の
どれがマスターシステムとして作用するかの指定は、LP
Sプログラム106への初期設定パラメータによって管理さ
れる。LPSプログラム106はシステム初期設定にて開始さ
れるタスクとして実行し、オペレーティングシステム10
4が作動状態にある限り実行し続ける。LPSプログラム10
6は径路制御テーブルを作成及び維持する。いったん作
動状態になると、実行するためのLPSプログラム106への
エントリーは、作動すべき時間間隔を示す初期設定パラ
メータによって制御される。各時間間隔の終わりで、LP
Sプログラム106は制御を受信して実行を開始する。その
機能が終了すると直ちに、LPSプログラム106は特定の時
間間隔の待機を開始する。時間間隔はLPSプログラム106
への初期設定パラメータによって指定され、指定されな
ければ、5秒のデフォルト(省略時値)が使用される。制
御を受信すると直ちに、LPSプログラム106は以下のよう
に作動する。LPSプログラム106は、制御装置エントリー
の全ブロックが処理されるまで制御装置エントリーの各
ブロックによって径路制御テーブル200を検索する(図3
のブロック30)。次に論理径路スケジューラーは、特定
された時間間隔の待機を入力する(図3のブロック36)。
エントリーの各ブロックにおいて、特定の径路を介する
制御装置へ接続を行うために待機するシステムを表すエ
ントリーがあるならば(図3のブロック31)、切断及び接
続が生じなければならない。要求された接続を表すエン
トリーが1より多いならば(図3のブロック37)、最も長時
間接続を待機しているエントリー(WTTIMEにおける最高
値)が選択されて接続処理される(図3のブロック32)。次
に、最も長時間接続されていた特定の径路を介した制御
装置及びシステムを表すエントリー(CNTIMEにおける最
高値)が選択されて切断処理される(図3のブロック34)。
切断は米国特許第5、107、489号に記載されるように、
ダイナミックスイッチ120、121へ送信されるフレームに
よって行われる。CNTIMEはゼロに設定され、STATはNに
設定され、WTTIMEの時間のトラッキングは値を1だけ増
分することによって開始される(図3のブロック34)。接
続処理のために先に選択された特定の径路を介する制御
装置及びシステムを表すエントリーが次に処理される
(図3のブロック32及び33)。接続はダイナミックスイッ
チ120、121へ送信されるフレームによって行われる。WT
TIMEはゼロに設定され、STATはCに設定され、CNTIMEの
時間のトラッキングは値を1だけ増分することによって
開始される(図3のブロック35)。一例として、図2に示さ
れる径路制御テーブル200及び図3に示されるLPSプログ
ラム106のロジックを用いて、制御装置A(140)とシステ
ム1(101)の間の径路F0−30(161)が切断され、制御装置A
(140)とシステム2(102)の間の径路F0−00が接続され
る。更に、制御装置A(140)とシステム2(102)の間の径路
F1−10(162)が切断され、制御装置A(140)とシステム3(1
00)の間の径路F0−10が接続される。また、制御装置B(1
41)とシステム1(101)の間の径路F2−30(160)が切断さ
れ、制御装置B(141)とシステム2(102)の間の径路F2−00
が接続される。
ブル200によって本発明を達成する方法を示している。
先に記載されたように、論理径路スケジューラー106
は、ダイナミックスイッチ120、121へ接続されたシステ
ム100乃至102の内の1つで実行しているオペレーティン
グシステム103乃至105の一部となるプログラムである。
論理径路スケジューラー106を実行するシステム101は、
マスターシステムと指定される。システム100乃至102の
どれがマスターシステムとして作用するかの指定は、LP
Sプログラム106への初期設定パラメータによって管理さ
れる。LPSプログラム106はシステム初期設定にて開始さ
れるタスクとして実行し、オペレーティングシステム10
4が作動状態にある限り実行し続ける。LPSプログラム10
6は径路制御テーブルを作成及び維持する。いったん作
動状態になると、実行するためのLPSプログラム106への
エントリーは、作動すべき時間間隔を示す初期設定パラ
メータによって制御される。各時間間隔の終わりで、LP
Sプログラム106は制御を受信して実行を開始する。その
機能が終了すると直ちに、LPSプログラム106は特定の時
間間隔の待機を開始する。時間間隔はLPSプログラム106
への初期設定パラメータによって指定され、指定されな
ければ、5秒のデフォルト(省略時値)が使用される。制
御を受信すると直ちに、LPSプログラム106は以下のよう
に作動する。LPSプログラム106は、制御装置エントリー
の全ブロックが処理されるまで制御装置エントリーの各
ブロックによって径路制御テーブル200を検索する(図3
のブロック30)。次に論理径路スケジューラーは、特定
された時間間隔の待機を入力する(図3のブロック36)。
エントリーの各ブロックにおいて、特定の径路を介する
制御装置へ接続を行うために待機するシステムを表すエ
ントリーがあるならば(図3のブロック31)、切断及び接
続が生じなければならない。要求された接続を表すエン
トリーが1より多いならば(図3のブロック37)、最も長時
間接続を待機しているエントリー(WTTIMEにおける最高
値)が選択されて接続処理される(図3のブロック32)。次
に、最も長時間接続されていた特定の径路を介した制御
装置及びシステムを表すエントリー(CNTIMEにおける最
高値)が選択されて切断処理される(図3のブロック34)。
切断は米国特許第5、107、489号に記載されるように、
ダイナミックスイッチ120、121へ送信されるフレームに
よって行われる。CNTIMEはゼロに設定され、STATはNに
設定され、WTTIMEの時間のトラッキングは値を1だけ増
分することによって開始される(図3のブロック34)。接
続処理のために先に選択された特定の径路を介する制御
装置及びシステムを表すエントリーが次に処理される
(図3のブロック32及び33)。接続はダイナミックスイッ
チ120、121へ送信されるフレームによって行われる。WT
TIMEはゼロに設定され、STATはCに設定され、CNTIMEの
時間のトラッキングは値を1だけ増分することによって
開始される(図3のブロック35)。一例として、図2に示さ
れる径路制御テーブル200及び図3に示されるLPSプログ
ラム106のロジックを用いて、制御装置A(140)とシステ
ム1(101)の間の径路F0−30(161)が切断され、制御装置A
(140)とシステム2(102)の間の径路F0−00が接続され
る。更に、制御装置A(140)とシステム2(102)の間の径路
F1−10(162)が切断され、制御装置A(140)とシステム3(1
00)の間の径路F0−10が接続される。また、制御装置B(1
41)とシステム1(101)の間の径路F2−30(160)が切断さ
れ、制御装置B(141)とシステム2(102)の間の径路F2−00
が接続される。
【００２４】この時点で径路F0−30(161)及び径路F2−3
0(160)を介するシステム1(101)、並びに、径路F1−10(1
62)を介するシステム2からのいかなる追加のデバイスレ
ベル入出力要求も、それぞれのプロセッサで実行するオ
ペレーティングシステム104のIOSプログラム164、並び
に、オペレーティングシステム105のIOSプログラム165
によって待機される。径路F0−00及び径路F2−00のため
にシステム2(102)で待機していたいかなるデバイスレベ
ル入出力要求、並びに、径路F0−10のためにシステム3
(100)で待機していたいかなるデバイスレベル入出力要
求も、実行するために接続された径路を介して制御装置
A(140)又は制御装置B(141)へ送信される。
0(160)を介するシステム1(101)、並びに、径路F1−10(1
62)を介するシステム2からのいかなる追加のデバイスレ
ベル入出力要求も、それぞれのプロセッサで実行するオ
ペレーティングシステム104のIOSプログラム164、並び
に、オペレーティングシステム105のIOSプログラム165
によって待機される。径路F0−00及び径路F2−00のため
にシステム2(102)で待機していたいかなるデバイスレベ
ル入出力要求、並びに、径路F0−10のためにシステム3
(100)で待機していたいかなるデバイスレベル入出力要
求も、実行するために接続された径路を介して制御装置
A(140)又は制御装置B(141)へ送信される。
【００２５】好ましい実施例を更に改良すると、LPSプ
ログラム106は先に記載した動的状況以外の一定の動的
状況の下に実行させられる。入出力サブシステムのチャ
ネル径路の動的な再構成を支援する実施において、LPS
プログラム106は再構成プロセスの参加プログラムであ
る。再構成の間、例えば、チャネル径路のオフラインの
変化によって、チャネル107乃至111へ接続されたシステ
ム100乃至102のオペレーティングシステム103乃至105
は、構成の表現を更新するための制御を受信する。構成
が変更され、LPSプログラム106は、径路制御テーブル20
0を更新するためにオペレーティングシステム103乃至10
5によって呼び出される。調整された構成はLPSプログラ
ム106へ入力され、径路制御テーブル200は入力に従って
調整される。
ログラム106は先に記載した動的状況以外の一定の動的
状況の下に実行させられる。入出力サブシステムのチャ
ネル径路の動的な再構成を支援する実施において、LPS
プログラム106は再構成プロセスの参加プログラムであ
る。再構成の間、例えば、チャネル径路のオフラインの
変化によって、チャネル107乃至111へ接続されたシステ
ム100乃至102のオペレーティングシステム103乃至105
は、構成の表現を更新するための制御を受信する。構成
が変更され、LPSプログラム106は、径路制御テーブル20
0を更新するためにオペレーティングシステム103乃至10
5によって呼び出される。調整された構成はLPSプログラ
ム106へ入力され、径路制御テーブル200は入力に従って
調整される。
【００２６】更に、この改良において、マスターシステ
ムが故障した場合、実行中のいかなる他のシステムも、
故障を検出すると直ちにマスターシステムの責任を引き
受ける。マスター責任の引き受けは、例えば、IBMのESC
ON管理プログラム(ESCM)(図1の115乃至117)を介して全
てのシステムへ知らされる。ESCON管理プログラム(ESC
M)は、従来のテレプロセシング手段(図1の180乃至182)
を介して、他のオペレーティングシステムのESCON管理
プログラムと通信を行う。IBMのMVS/ESAオペレーティン
グシステムの一部であるESCON管理プログラムは先行技
術にあり、GA23-0383 「エンタープライズシステム接続
入門(Introducing the Enterprise SystemsConnection)
」、GC23-0422 「エンタープライズシステム接続管理
プログラム入門(Introducing the Enterprise Systems
Connection Manager) 」、SC23-0425 「ESCON管理プロ
グラムユーザガイド(ESCON Manager User's Guide)」、
及びSC23-0427 「ESCON管理プログラムAPIオートメーシ
ョン(ESCON Manager API Automation)」に記載されてい
る。このESCM通信によって、全ての現行の接続状況が受
信され、径路制御テーブル200が作成される。次に、通
常の状態のプロセシングが先に記載したように再開す
る。
ムが故障した場合、実行中のいかなる他のシステムも、
故障を検出すると直ちにマスターシステムの責任を引き
受ける。マスター責任の引き受けは、例えば、IBMのESC
ON管理プログラム(ESCM)(図1の115乃至117)を介して全
てのシステムへ知らされる。ESCON管理プログラム(ESC
M)は、従来のテレプロセシング手段(図1の180乃至182)
を介して、他のオペレーティングシステムのESCON管理
プログラムと通信を行う。IBMのMVS/ESAオペレーティン
グシステムの一部であるESCON管理プログラムは先行技
術にあり、GA23-0383 「エンタープライズシステム接続
入門(Introducing the Enterprise SystemsConnection)
」、GC23-0422 「エンタープライズシステム接続管理
プログラム入門(Introducing the Enterprise Systems
Connection Manager) 」、SC23-0425 「ESCON管理プロ
グラムユーザガイド(ESCON Manager User's Guide)」、
及びSC23-0427 「ESCON管理プログラムAPIオートメーシ
ョン(ESCON Manager API Automation)」に記載されてい
る。このESCM通信によって、全ての現行の接続状況が受
信され、径路制御テーブル200が作成される。次に、通
常の状態のプロセシングが先に記載したように再開す
る。
【００２７】最後のオペレーショナル径路プロセシング 動的径路設定デバイスへの最後の使用可能な径路が作動
しないと、デバイスはオンラインのままであり、入出力
は許容され続ける。デバイスレベル入出力は、オペレー
ティングシステム103乃至105のIOSプログラム163乃至16
5によって待機される。デバイスの使用を試みるシステ
ムの全ての作業は作動状態にある。これは入出力が故障
すると作業が中止する先行技術と異なる。径路が作動し
ない問題が修正されて径路が作動するようになると、デ
バイスレベル入出力の待機が解除され、入出力が開始す
る。この入出力要求の待機/待機解除は、先行技術のIBM
MVS/ESAオペレーティングシステムで公知である。先行
技術において、動的径路設定を支援しない入出力デバイ
スの場合は、径路が作動しなくなると入出力要求が待機
される。径路を作動させる又は要求を失敗にするために
は、手動による介入が必要となる。本発明によって、動
的径路設定を支援する入出力デバイスの場合は、同じく
待機が行われるが、入出力を結果的に再開させるのにい
かなる手動による介入も必要としない。
しないと、デバイスはオンラインのままであり、入出力
は許容され続ける。デバイスレベル入出力は、オペレー
ティングシステム103乃至105のIOSプログラム163乃至16
5によって待機される。デバイスの使用を試みるシステ
ムの全ての作業は作動状態にある。これは入出力が故障
すると作業が中止する先行技術と異なる。径路が作動し
ない問題が修正されて径路が作動するようになると、デ
バイスレベル入出力の待機が解除され、入出力が開始す
る。この入出力要求の待機/待機解除は、先行技術のIBM
MVS/ESAオペレーティングシステムで公知である。先行
技術において、動的径路設定を支援しない入出力デバイ
スの場合は、径路が作動しなくなると入出力要求が待機
される。径路を作動させる又は要求を失敗にするために
は、手動による介入が必要となる。本発明によって、動
的径路設定を支援する入出力デバイスの場合は、同じく
待機が行われるが、入出力を結果的に再開させるのにい
かなる手動による介入も必要としない。
【００２８】記載される好ましい実施例が、単純な時間
間隔を用いて論理径路160乃至162の切断及び接続を開始
し、単純なLRU(最低使用頻度)アルゴリズムを用いてど
の接続を行うべきかを決定する一方、本発明によって他
の技術は除外されていない。他の実施例において、LPS
プログラム106の呼出しは、LPS106のプロセシングの発
生を要求する非接続のシステムによって開始される。い
かなる公知の優先順位又は資源関係使用設計も、非接続
のシステムによって使用されていつプロセシングを開始
するかを決定する。例えば、制御装置140、141の使用に
基づくアルゴリズムを用いることもできる。この設計に
おいて、関係使用がより大きい制御装置140、141を備え
たシステム100乃至102は、切断の前により長時間のスラ
イスを受信する。
間隔を用いて論理径路160乃至162の切断及び接続を開始
し、単純なLRU(最低使用頻度)アルゴリズムを用いてど
の接続を行うべきかを決定する一方、本発明によって他
の技術は除外されていない。他の実施例において、LPS
プログラム106の呼出しは、LPS106のプロセシングの発
生を要求する非接続のシステムによって開始される。い
かなる公知の優先順位又は資源関係使用設計も、非接続
のシステムによって使用されていつプロセシングを開始
するかを決定する。例えば、制御装置140、141の使用に
基づくアルゴリズムを用いることもできる。この設計に
おいて、関係使用がより大きい制御装置140、141を備え
たシステム100乃至102は、切断の前により長時間のスラ
イスを受信する。
【００２９】
【発明の効果】本発明は上記より構成され、仮想論理径
路を提供する無制限の数の論理径路の効果を持つことが
できる。
路を提供する無制限の数の論理径路の効果を持つことが
できる。
【図１】ダイナミックスイッチへの接続を介して制御装
置(デバイスが接続された)へ接続された、オペレーティ
ングシステムを実行するプロセッサ(中央処理装置)を示
す本発明のシステム図である。
置(デバイスが接続された)へ接続された、オペレーティ
ングシステムを実行するプロセッサ(中央処理装置)を示
す本発明のシステム図である。
【図２】制御装置のダイナミックスイッチへの関係及び
状況、並びに、システムのダイナミックスイッチへの関
係及び状況を示す制御テーブルのフォーマットを示す。
状況、並びに、システムのダイナミックスイッチへの関
係及び状況を示す制御テーブルのフォーマットを示す。
【図３】論理径路スケジューラープログラムの高水準の
論理フローを示すフローチャートである。
論理フローを示すフローチャートである。
【図４】論理径路構成の設定及び径路制御テーブルの作
成に関するシステム初期設定機能の高水準の論理フロー
を示すフローチャートである。
成に関するシステム初期設定機能の高水準の論理フロー
を示すフローチャートである。
100、101、102 多重システム 103、104、105 オペレーティングシステム 106 LPSプログラム 107、108、109、110、111 チャネル 112、113、114 プロセッサ 115、116、117 ESCM 120、121 ダイナミックスイッチ 122乃至129 ポート 130乃至137 リンク 140、141 制御装置 150、151 入出力デバイス 160、161、162 論理径路 163、164、165 入出力監視プログラム 180、181、182 テレプロセシング手段
フロントページの続き (72)発明者 アンドレア リン シェバー アメリカ合衆国12590、ニューヨーク州 ワッピンガーズ フォールズ、スカーバ ラ レイン 45ディー (72)発明者 ハリー モーリス ユーデンフレンド アメリカ合衆国12590、ニューヨーク州 ワッピンガーズ フォールズ、オール エンジェルズ ロード 112
Claims (9)
- 【請求項１】論理径路スケジューリング装置であって、 1以上のチャネルを有しオペレーティングシステムによ
って制御される1以上のプロセッサと、 複数のポートを有し、該ポートの内の第1ポートで前記
チャネルの内の第1チャネルへ接続され、前記ポートの
内の第2ポートで前記チャネルの内の第2チャネルへ接続
されたダイナミックスイッチと、 1以上のデバイスへ接続され該デバイスを制御する制御
装置と、 前記プロセッサの1つ内のマスターオペレーティングシ
ステム内に設けられた論理径路スケジューラ手段とを具
備し、 前記制御装置は前記ポートの内の第3ポートで前記ダイ
ナミックスイッチへ接続され、前記第1ポートが第1論理
径路によって前記第3ポートへ接続されたとき前記第1チ
ャネルへ接続され、前記第2ポートが第2論理径路によっ
て前記第3ポートへ接続されたとき前記第2チャネルへ接
続され、且つ最大N個の論理径路によって前記チャネル
の内のN個のチャネルへ同時に接続されることが可能で
あり、 前記論理径路スケジューラ手段は前記論理径路の特定の
1つが接続されるべきか、遮断されるべきか又は現状の
まま放置されるべきかを判定し必要な接続又は遮断を実
行する割り当て手段及び少なくともN＋1個のエントリを
持つ径路制御テーブルを有し、前記チャネルの間で少な
くともN＋1個の論理径路に対する要求を管理することを
特徴とする論理径路スケジューリング装置。 - 【請求項２】前記径路制御テーブルエントリの各々は前
記制御装置を識別する制御装置識別子、前記オペレーテ
ィングシステムを有するプロセッサを識別するシステム
識別子、関連する論理径路を識別する径路識別子、N個
の径路を任意の時刻に接続されている径路として識別す
る状況識別子及び前記割り当て手段により前記判定時に
使用される割り当てフィールドを有することを特徴とす
る請求項1に記載の論理径路スケジューリング装置。 - 【請求項３】前記プロセッサの各々は前記論理径路スケ
ジューラー手段によって前記径路制御テーブルに記録す
るために前記マスターオペレーティングシステムへ構成
変更を通信するための手段を含むことを特徴とする請求
項1に記載の論理径路スケジューリング装置。 - 【請求項４】前記オペレーティングシステムの各々は論
理径路を現在持たない入出力要求を後で実行するために
待ち行列に入れるための手段を含むことを特徴とする請
求項1に記載の論理径路スケジューリング装置。 - 【請求項５】論理径路スケジューリング装置であって、 1以上のチャネルを有しオペレーティングシステムによ
って制御される1以上のプロセッサと、 複数のポートを有し、該ポートの内の第1ポートで前記
チャネルの内の第1チャネルへ接続され、前記ポートの
内の第2ポートで前記チャネルの内の第2チャネルへ接続
されたダイナミックスイッチと、 1以上のデバイスへ接続され該デバイスを制御する制御
装置とを具備し、 前記プロセッサの各々は論理径路スケジューラー手段に
よって径路制御テーブルに記録するためにマスターオペ
レーティングシステムへ構成変更を通信するための手段
を含み、前記オペレーティングシステムの各々は論理径
路を現在持たない入出力要求を後で実行するために待ち
行列に入れる手段を含み、 前記制御装置は前記ポートの内の第3ポートで前記ダイ
ナミックスイッチへ接続され、前記第1ポートが第1論理
径路によって前記第3ポートへ接続されたとき前記第1チ
ャネルへ接続され、前記第2ポートが第2論理径路によっ
て前記第3ポートへ接続されたとき前記第2チャネルへ接
続され、且つ論理径路によって最大数の前記チャネル内
の最大N個のチャネルへ前記論理径路の内のN個の論理径
路により同時に接続されることが可能であり、 前記論理径路スケジューラ手段は前記論理径路の特定の
1つが接続されるべきか、遮断されるべきか又は現状の
まま放置されるべきかを判定し必要な接続又は遮断を実
行する割り当て手段及び少なくともN＋1個のエントリを
持つ径路制御テーブルを有し、前記チャネルの間で少な
くともN＋1個の論理径路に対する要求を管理し、 前記径路制御テーブルエントリの各々は前記制御装置を
識別する制御装置識別子、前記オペレーティングシステ
ムを有する前記プロセッサを識別するシステム識別子、
関連する論理径路を識別する径路識別子及び前記割り当
て手段により前記判定時に使用される割り当てフィール
ドを有し、 前記割り当てフィールドは関連する論理径路を介して前
記システムを前記制御装置へ接続する時間長を識別する
ための接続時間フィールド及び関連する論理径路を介し
て前記システムを前記制御装置へ接続するための待ち時
間長を識別する待ち時間フィールドを含んでいることを
特徴とする論理径路スケジューリング装置。 - 【請求項６】チャネル及び制御装置の間でN個の論理径
路を同時に接続するように構成されたデータ処理システ
ムで論理入出力径路スケジューリングを実行するための
方法であって、 1以上のプロセッサの1つ内のマスターオペレーティング
システムで、前記制御装置及び前記チャネルの間でダイ
ナミックスイッチを介して接続された径路を表す少なく
ともN＋1個の接続状況エントリーを有する径路制御テー
ブルを周期的に監視し、前記接続状況エントリーのいず
れかが待機状況を示すかどうかを判定するステップと、 前記監視及び判定ステップが少なくとも1つの待機状況
を検出したとき、前記ダイナミックスイッチの少なくと
も1つの遮断動作及び少なくとも1つの接続動作を開始す
るステップとを備えることを特徴とする論理入出力径路
スケジューリングを実行する方法。 - 【請求項７】前記制御装置に接続された現在非接続のダ
イナミック径路設定デバイスに対する入出力要求を後で
実行するために前記プロセッサの内の1つのプロセッサ
内のオペレーティングシステムにある入出力監視プログ
ラム内で待ち行列に入れるステップを含むことを特徴と
する請求項6に記載の論理入出力径路スケジューリング
の実行方法。 - 【請求項８】前記プロセッサの各々にその構成状況を判
定させ、前記径路制御テーブルに入れられるように前記
マスターオペレーティングシステムへ前記構成状況を送
らせることによって前記径路制御テーブルを初期設定す
るステップを含むことを特徴とする請求項6に記載の論
理入出力径路スケジューリングの実行方法。 - 【請求項９】チャネル及び制御装置の間で最大N個の論
理径路を同時に接続するように構成されたデータ処理シ
ステムで論理入出力径路スケジューリングを実行するた
めの方法であって、 1以上のプロセッサの内の1つ内の制御装置及びチャネル
の間でダイナミックスイッチを介して接続された径路の
状況を表す少なくともN＋1個の接続状況エントリを持つ
径路制御テーブルを、前記プロセッサの各々にその構成
状況を判定させ、前記径路制御テーブルに含まれるよう
に前記マスターオペレーティングシステムへ前記構成状
況を伝送させることによって、初期設定するステップ
と、 前記制御装置に接続された現在非接続のダイナミック径
路設定デバイスに対する入出力要求を後で実行するため
に前記プロセッサの内の1つのプロセッサ内のオペレー
ティングシステムにある入出力監視プログラム内で待ち
行列に入れるステップと、 前記マスターオペレーティングシステムで前記径路制御
テーブルを周期的に監視し、前記接続状況エントリーの
いずれかが待機状況を示すかどうかを判定するステップ
と、 前記監視及び判定ステップが少なくとも1つの待機状況
を検出したとき、前記ダイナミックスイッチの少なくと
も1つの遮断動作及び少なくとも1つの接続動作を開始す
るステップと前記プロセッサの1つに前記構成状況の変
更を受けさせ、更新された構成状況を前記径路制御テー
ブル内に入れられるように前記マスターオペレーティン
グシステムへ送らせることにより前記径路制御テーブル
を更新するステップと、 前記マスターオペレーティングシステムの故障検出時
に、前記プロセッサの内の他の1つのプロセッサ内の新
しいマスタオペレーティングシステムがマスターオペレ
ーティングシステムの責任を引き受ける旨の通知を他の
全てのプロセッサに同報することにより前記他の1つの
プロセッサにその責任を引き受けさせ、前記新しいマス
タオペレーティングシステムに他の全てのプロセッサか
ら構成状況を獲得することにより新しい径路制御テーブ
ルを初期設定させるステップと、を含む論理入出力径路
スケジューリングの実行方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US96865292A | 1992-10-30 | 1992-10-30 | |
| US968652 | 1992-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06202978A JPH06202978A (ja) | 1994-07-22 |
| JP2566728B2 true JP2566728B2 (ja) | 1996-12-25 |
Family
ID=25514576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5229819A Expired - Lifetime JP2566728B2 (ja) | 1992-10-30 | 1993-09-16 | 論理径路スケジューリング装置及び実行方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5640603A (ja) |
| JP (1) | JP2566728B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116699A (ja) * | 2007-11-07 | 2009-05-28 | Toyota Motor Corp | 情報処理システム |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2972501B2 (ja) | 1993-09-20 | 1999-11-08 | 富士通株式会社 | Ｉ／ｏサブシステム及びｉ／ｏサブシステムにおける排他制御方法 |
| WO1997010549A1 (fr) * | 1995-09-13 | 1997-03-20 | Hitachi, Ltd. | Systeme de calcul electronique |
| US6748451B2 (en) * | 1998-05-26 | 2004-06-08 | Dow Global Technologies Inc. | Distributed computing environment using real-time scheduling logic and time deterministic architecture |
| US6529955B1 (en) | 1999-05-06 | 2003-03-04 | Cisco Technology, Inc. | Proxy session count limitation |
| US6430619B1 (en) | 1999-05-06 | 2002-08-06 | Cisco Technology, Inc. | Virtual private data network session count limitation |
| JP2001045030A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | 接続制御装置 |
| US7535826B1 (en) * | 2000-12-11 | 2009-05-19 | Juniper Networks, Inc | Routing protocols for accommodating nodes with redundant routing facilities |
| EP1588452A2 (en) * | 2001-07-16 | 2005-10-26 | Kim, Han Gyoo, Hongik university computer engineering | Scheme for dynamically connecting i/o devices through network |
| US7177961B2 (en) * | 2003-05-12 | 2007-02-13 | International Business Machines Corporation | Managing access, by operating system images of a computing environment, of input/output resources of the computing environment |
| US7000036B2 (en) | 2003-05-12 | 2006-02-14 | International Business Machines Corporation | Extended input/output measurement facilities |
| US7290070B2 (en) | 2003-05-12 | 2007-10-30 | International Business Machines Corporation | Multiple logical input/output subsystem facility |
| US7174550B2 (en) * | 2003-05-12 | 2007-02-06 | International Business Machines Corporation | Sharing communications adapters across a plurality of input/output subsystem images |
| US6996638B2 (en) * | 2003-05-12 | 2006-02-07 | International Business Machines Corporation | Method, system and program products for enhancing input/output processing for operating system images of a computing environment |
| US7127599B2 (en) * | 2003-05-12 | 2006-10-24 | International Business Machines Corporation | Managing configurations of input/output system images of an input/output subsystem, wherein a configuration is modified without restarting the input/output subsystem to effect a modification |
| US7130938B2 (en) * | 2003-05-12 | 2006-10-31 | International Business Machines Corporation | Method, system and program products for identifying communications adapters of a computing environment |
| US7826386B2 (en) | 2003-12-08 | 2010-11-02 | International Business Machines Corporation | Facilitating the configuring of communications environments |
| US7277968B2 (en) * | 2004-01-23 | 2007-10-02 | International Business Machines Corporation | Managing sets of input/output communications subadapters of an input/output subsystem |
| US7574529B2 (en) * | 2004-06-22 | 2009-08-11 | International Business Machines Corporation | Addressing logical subsystems in a data storage system |
| US7756049B2 (en) * | 2004-08-11 | 2010-07-13 | International Business Machines Corporation | Apparatus, system, and method for controlling link status changes |
| JP4712089B2 (ja) * | 2006-02-13 | 2011-06-29 | 富士通株式会社 | 情報処理装置、システム制御装置および情報処理装置の制御方法 |
| JP2007310656A (ja) * | 2006-05-18 | 2007-11-29 | Hitachi Ltd | 計算機システム及び論理パス差分検出方法 |
| US7500023B2 (en) * | 2006-10-10 | 2009-03-03 | International Business Machines Corporation | Facilitating input/output processing by using transport control words to reduce input/output communications |
| US8909827B2 (en) * | 2008-01-30 | 2014-12-09 | International Business Machines Corporation | Method to allow a host to replace logical path resources it owns |
| US7941570B2 (en) | 2008-02-14 | 2011-05-10 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
| US8478915B2 (en) | 2008-02-14 | 2013-07-02 | International Business Machines Corporation | Determining extended capability of a channel path |
| US7937507B2 (en) * | 2008-02-14 | 2011-05-03 | International Business Machines Corporation | Extended measurement word determination at a channel subsystem of an I/O processing system |
| US8001298B2 (en) * | 2008-02-14 | 2011-08-16 | International Business Machines Corporation | Providing extended measurement data in an I/O processing system |
| US9052837B2 (en) | 2008-02-14 | 2015-06-09 | International Business Machines Corporation | Processing communication data in a ships passing condition |
| US7890668B2 (en) | 2008-02-14 | 2011-02-15 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
| US8117347B2 (en) | 2008-02-14 | 2012-02-14 | International Business Machines Corporation | Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system |
| US8332542B2 (en) | 2009-11-12 | 2012-12-11 | International Business Machines Corporation | Communication with input/output system devices |
| US8364854B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8364853B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8583988B2 (en) | 2011-06-01 | 2013-11-12 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US9021155B2 (en) | 2011-06-01 | 2015-04-28 | International Business Machines Corporation | Fibre channel input/output data routing including discarding of data transfer requests in response to error detection |
| US8677027B2 (en) | 2011-06-01 | 2014-03-18 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8738811B2 (en) | 2011-06-01 | 2014-05-27 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8346978B1 (en) | 2011-06-30 | 2013-01-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8549185B2 (en) | 2011-06-30 | 2013-10-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8473641B2 (en) | 2011-06-30 | 2013-06-25 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8312176B1 (en) | 2011-06-30 | 2012-11-13 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8918542B2 (en) | 2013-03-15 | 2014-12-23 | International Business Machines Corporation | Facilitating transport mode data transfer between a channel subsystem and input/output devices |
| US8990439B2 (en) | 2013-05-29 | 2015-03-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969589A (en) * | 1975-08-22 | 1976-07-13 | Bell Telephone Laboratories, Incorporated | Telephone switching system having attendant queuing facilities |
| US4207609A (en) * | 1978-05-08 | 1980-06-10 | International Business Machines Corporation | Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system |
| US4435755A (en) * | 1981-12-28 | 1984-03-06 | International Business Machines Corporation | Balanced channel finding method |
| AU650242B2 (en) * | 1989-11-28 | 1994-06-16 | International Business Machines Corporation | Methods and apparatus for dynamically managing input/output (I/O) connectivity |
| US5151977A (en) * | 1990-08-31 | 1992-09-29 | International Business Machines Corp. | Managing a serial link in an input/output system which indicates link status by continuous sequences of characters between data frames |
| EP0498967B1 (en) * | 1991-02-13 | 1996-01-24 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Bandwidth allocation for permanent virtual connections |
-
1993
- 1993-09-16 JP JP5229819A patent/JP2566728B2/ja not_active Expired - Lifetime
-
1994
- 1994-01-28 US US08/188,994 patent/US5640603A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116699A (ja) * | 2007-11-07 | 2009-05-28 | Toyota Motor Corp | 情報処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06202978A (ja) | 1994-07-22 |
| US5640603A (en) | 1997-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2566728B2 (ja) | 論理径路スケジューリング装置及び実行方法 | |
| US6675268B1 (en) | Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes | |
| US7418627B2 (en) | Cluster system wherein failover reset signals are sent from nodes according to their priority | |
| US6839752B1 (en) | Group data sharing during membership change in clustered computer system | |
| CN101673283B (zh) | 管理终端和计算机系统 | |
| US8312319B2 (en) | Failover method through disk takeover and computer system having failover function | |
| US7171434B2 (en) | Detecting unavailability of primary central processing element, each backup central processing element associated with a group of virtual logic units and quiescing I/O operations of the primary central processing element in a storage virtualization system | |
| US6715098B2 (en) | System and method for fibrechannel fail-over through port spoofing | |
| JP5039951B2 (ja) | ストレージ・デバイス・ポートの選択の最適化 | |
| US9678802B2 (en) | Service management modes of operation in distributed node service management | |
| US6892316B2 (en) | Switchable resource management in clustered computer system | |
| JP4712279B2 (ja) | 拡張可能コンピューティングシステムの制御方法および装置 | |
| US8224941B2 (en) | Method, apparatus, and computer product for managing operation | |
| US20100318838A1 (en) | Method and computer system for failover | |
| US20090282283A1 (en) | Management server in information processing system and cluster management method | |
| KR20030067712A (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
| JP2006504186A (ja) | 複数の伝送路フェイルオーバー、フェイルバックおよび負荷分散を備えるシステム | |
| JP2008083939A (ja) | 計算機システム及び動的ポート割当方法 | |
| JP2009025965A (ja) | フェールオーバにおける引き継ぎ先を自律的に変更する計算機システム及び方法 | |
| WO2016082078A1 (zh) | 路径管理的系统、装置和方法 | |
| EP1814027A1 (en) | Operation management program, operation management method, and operation management apparatus | |
| US5894547A (en) | Virtual route synchronization | |
| JP2006100906A (ja) | ネットワークシステムの運用管理方法及びストレージ装置 | |
| KR100771915B1 (ko) | 디지털 보호 계전기 및 통신 이중화 방법 | |
| JP3082704B2 (ja) | 通信装置管理方式 |