DE4018969C2 - - Google Patents

Info

Publication number
DE4018969C2
DE4018969C2 DE4018969A DE4018969A DE4018969C2 DE 4018969 C2 DE4018969 C2 DE 4018969C2 DE 4018969 A DE4018969 A DE 4018969A DE 4018969 A DE4018969 A DE 4018969A DE 4018969 C2 DE4018969 C2 DE 4018969C2
Authority
DE
Germany
Prior art keywords
memory
data
pattern
test pattern
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4018969A
Other languages
English (en)
Other versions
DE4018969A1 (de
Inventor
Akihiko Kamakura Kanagawa Jp Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4018969A1 publication Critical patent/DE4018969A1/de
Application granted granted Critical
Publication of DE4018969C2 publication Critical patent/DE4018969C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52Protection of memory contents; Detection of errors in memory contents
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2736Tester hardware, i.e. output processing circuits using a dedicated service processor for test

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1 bzw. eine Vorrichtung zur Durchführung des Verfahrens nach dem Oberbegriff des Anspruchs 5 (DE 34 04 782 C2).
Fig. 4 zeigt den Hauptteil eines herkömmlichen Systems zum Prüfen von Datenübertragungen für ein elektronisches Computersystem. Das Prüfsystem umfaßt: einen elektronischen Computer 1 mit einer Verarbeitungseinheit 2, welche von Mikroprogrammen gesteuert wird, und einen Speicher 3 zum Speichern von Mikroprogrammen; einen externen Speicher 4 (nachstehend "Externspeicher" genannt) zum Speichern von Mikroprogrammen in Files; einen Serviceprozessor 5 zum Überwachen der Verarbeitungseinheit 2 und zum Durchführen des initiierenden Ladens des Mikroprogramms in den Speicher 3 von dem Externspeicher 4; eine Eingabe/Ausgabe-Einheit 6 (I/O) zum Eingeben/Ausgeben von Daten und Befehlen; einen Systembus 7 zum Übertragen von Daten zwischen dem Serviceprozessor 5 und dem Speicher 3; und einen Prozessorbus 8 zum Verbinden des Serviceprozessors 5 mit der Verarbeitungseinheit 2.
Fig. 5 zeigt, wie das herkömmliche System zum Prüfen von Datenübertragungen arbeitet. Mikroprogramme, die in dem Steuerspeicher 3 zum Stuern der Verarbeitungseinheit 2 zu speichern sind, sind in Files in dem Externspeicher 4 abgelegt. Wenn die Initialisierung des Systems durch Einschalten des Systems oder durch Eingeben eines Befehls über die I/O-Einheit 6 in den Serviceprozessor 5 gestartet worden ist, werden Mikroprogramme durch den Prozeß zum initialisierenden Laden von Mikroprogrammen in dem Speicher 3 gespeichert. Der Prozeß zum initialisierenden Laden von Mikroprogrammen kann auch durch Eingeben eines Befehls, wie beschrieben durchgeführt werden.
Ein Mikroprogramm wird von dem externen Speicher in den Serviceprozessor 5 eingegeben (Schritt S1) und über den Systembus 7 in den Speicher 3 geladen (Schritt S2). Die genannten Schritte werden so lange wiederholt, bis alle Speicherbereiche des Speichers 3 mit Mikroprogrammen geladen sind.
Bei Abschluß des Ladevorganges führt der Serviceprozessor 5 einen Prüfvorgang durch Wiederauslesen durch, um zu prüfen, ob die Mikroprogramme korrekt geladen worden sind. Das heißt, daß der Serviceprozessor 5 die Inhalte eines Mikroprogramms in dem Speicher 3 über den Systembus 7 (Schritt S3) und diejenigen des externen Speichers 4, welche den Inhalten entsprechen, (Schritt S4) ausliest, um die beiden Inhalte miteinander zu vergleichen (Schritt S5). Diese Schritte werden für alle Mikroprogramme in dem Speicher 3 wiederholt. Wenn alle die Inhalte übereinstimmen (Schritt S6), ist der Ladevorgang erfolgreich durchgeführt worden (Schritt S7). Wenn Unterschiede auftreten, wird eine Ladefehlerkorrektur durchgeführt (Schritt S8).
Bei dem herkömmlichen System zum Prüfen von Datenübertragungen muß der Serviceprozessor 5 die Inhalte von dem Externspeicher 4 auslesen, um sie mit den Inhalten in dem Speicher 3 zu vergleichen, weshalb der Serviceprozessor 5 häufig Daten lesen muß. Daher ist es schwierig, den Prüfvorgang betreffend die Inhalte von geladenen Mikroprogrammen zu beschleunigen.
Gemäß der DE 34 04 782 C2 werden paritätsfalsche Informationen als Prüfmuster in den zweiten Speicher eingeschrieben. Beim Überprüfen des Einschreibevorgangs wird dann nach solchen paritätsfalschen Informationen gesucht.
Dabei ist es zumindest theoretisch denkbar, daß die zu übertragenden Daten selbst paritätsfalsche Informationen beinhalten, so daß eine Fehlermeldung auch dann erfolgt, wenn diese Daten fehlerfrei eingeschrieben worden sind.
Der Erfindung liegt demzufolge die Aufgabe zugrunde, ein Prüfmuster zu erzeugen, das in jedem Fall von dem in den zweiten Speicher zu ladenden Datenmuster unterschiedlich ist.
Diese Aufgabe wird erfindungsgemäß bei einem Verfahren bzw. einer Vorrichtung der eingangs genannten Art durch die in den Kennzeichen der Ansprüche 1 und 5 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen des Erfindungsgedankens sind Gegenstand der Unteransprüche.
Im folgenden ist die Erfindung anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beiliegenden Zeichnungen mit weiteren Einzelheiten näher erläutert. Dabei zeigt
Fig. 1 ein Blockschaltbild des Hauptteils einer Vorrichtung zum Überprüfen des Einschreibens von Daten in einen Speicher nach einem Ausführungsbeispiel der Erfindung;
Fig. 2 ein Flußdiagramm zur Erläuterung, wie die Vorrichtung nach Fig. 1 arbeitet;
Fig. 3A ein zu schreibendes Datenmuster;
Fig. 3B einen Prüfdatenstring;
Fig. 3C einen freien Speicherbereich;
Fig. 3D ein geschriebenes Prüfdatenmuster;
Fig. 3E ein Datenmuster, das über das Prüfdatenmuster nach Fig. 3D geschrieben ist;
Fig. 3F ein Datenmuster, bei dem fehlerhaft derjenige Datenstring, welcher bei der Adresse 0 zu schreiben ist, bei der Adresse 2 steht;
Fig. 3G ein Datenmuster, bei dem ein neuer Datenstring bei der Adresse 2 überschrieben ist;
Fig. 3H ein Datenmuster, bei dem Daten bis zu der Adresse 9 geschrieben sind, wobei Prüfdatenstrings bei den Adressen 0, 1, 4, 5, 8 und 9 verblieben sind;
Fig. 3I einen Vergleich zwischen einem richtigen Datenmuster und einem falschen Datenmuster;
Fig. 4 ein Blockschaltbild des Hauptteils eines herkömmlichen Systems zum Prüfen von Datenübertragungen und
Fig. 5 ein Flußdiagramm zum Erläutern, wie das herkömmliche System zum Überprüfen von Datenübertragungen arbeitet.
Fig. 1 zeigt eine Vorrichtung zum Überprüfen des Einschreibens von Daten in einen Speicher nach einem Ausführungsbeispiel der Erfindung. Die Vorrichtung umfaßt: einen Computer 1 mit einer Verarbeitungseinheit 2 und einem Steuer- oder zweiten Speicher 3; einen Prozessor bzw. Serviceprozessor 5, der mit dem Computer 1 über eine Steuerleitung verbunden ist, um den Computer durch Übertragen von Daten und Programmen zu steuern; einen externen oder ersten Speicher 4, der zum Speichern mit dem Prozessor 5 verbunden ist. Dabei wird ein erstes Programm an den Computer 1 gesendet, so daß die Verarbeitungseinheit 2 es ausführt, um ein vorbestimmtes Prüfmuster in den Steuerspeicher 3 zu laden. Ferner werden Daten an den Steuerspeicher 3 übertragen, um die Daten über das vorbestimmte Prüfmuster zu schreiben. Schließlich wird ein zweites Programm an den Computer 1 gesendet, so daß die Verarbeitungseinheit 2 es ausführt, um den Steuerspeicher daraufhin zu prüfen, ob das vorbestimmte Prüfmuster darin verblieben ist.
Der Externspeicher 4 beinhaltet: Daten die an den Steuerspeicher 3 zu übertragen sind; ein vorbestimmtes Prüfmuster; das erste Programm zum Plazieren des vorbestimmten Prüfmusters in dem Steuerspeicher 3; das zweite Programm zum Überprüfen des Steuerspeichers 3, um herauszufinden, ob das vorbestimmte Prüfmuster darin verblieben ist.
Bei der Vorrichtung zum Überprüfen des Einschreibens von Daten wird ein Prüfmuster auf der Grundlage von zu ladenden Daten bestimmt. Die Bestimmung umfaßt das Auffinden eines Prüfmusters, das anders als das Datenmuster ist, und das Halten des Prüfmusters als vorbestimmtes Prüfmuster. Das Prüfmuster kann mehrere unterschiedliche Unterprüfmuster oder Datenstrings beinhalten. Das Auffinden umfaßt Aufnehmen aus jeder Reihe des Datenmusters eines anderen Spaltenelementes und Verknüpfen der unterschiedlichen Spaltenelemente der Daten, um ein Prüfmuster zu erzeugen. Das Aufnehmen umfaßt Herausnehmen eines Spaltenelementes auf der Diagonallinie des Datenmusters und Umkehren des Wertes des herausgenommenen Elementes. Die Vorrichtung weist eine Verarbeitungseinheit auf, die Programme als Daten ausführen kann.
Fig. 2 zeigt, wie die Vorrichtung zum Überprüfen nach Fig. 1 arbeitet. Ein Mikroprogramm wird in den Steuerspeicher 3 innerhalb des Computers 1 von dem Externspeicher 4 geladen. Der Prozessor 5 speichert in dem Steuerspeicher 3 über den Systembus 7 ein Prüfmikroprogramm M1 zum Prüfen des Ladezustands des Mikroprogramms in dem Steuerpseicher 3. Dieses Prüfmikroprogramm M1 wird verwendet, um in einem vorbestimmten Speicherbereich des Steuerspeichers 3 ein Prüfdatenmuster zu speichern, welches nicht für das Mikroprogramm verwendet wird.
Wenn das Laden des Prüfmikroprogramms M1 abgeschlossen ist (Schritt N1), schaltet der Prozessor 5 die Verarbeitungseinheit 2 über den Prozessorbus 8 ein. Die Verarbeitungseinheit 2 führt das in dem Steuerspeicher 3 gespeicherte Programm aus und schreibt in einem vorbestimmten Speicherbereich des Steuerspeichers 3 ein Prüfdatenmuster ("Wiederauslese-Prüfmuster"), das von dem Mikroprogramm unterschiedlich ist (Schritt N2). Danach werden die Daten des Mikroprogramms wie herkömmlich in den Steuerspeicher 3 geladen. Das heißt, daß das Mikroprogramm von dem Externspeicher 4 in den Prozessor 5 ausgelesen wird (Schritt N3) und über den Systembus 7 in den Steuerspeicher 3 geladen wird (Schritt N4). Diese Schritte werden so lange wiederholt, bis der vorbestimmte Speicherbereich des Steuerspeichers 3 mit dem Mikroprogramm beladen ist. Mit anderen Worten: das Mikroprogramm wird über das Wiederausleseprüfmuster geschrieben.
Ein Prüfmikroprogramm M2 zum Prüfen der Ladezustände des Mikroprogramms wird in einem freigehaltenen Mikroprogramm- Verarbeitungsbereich in dem Steuerspeicher 3 über den Systembus 7 geladen. Dieses Prüfmikroprogramm M2 wird verwendet, um den vorbestimmten Speicherbereich des Steuerspeichers 3 zu überprüfen, um das Wiederausleseprüfmuster zu suchen, welches vor dem Laden des Mikroprogramms geschrieben worden ist.
Bei Abschluß des Ladens des Prüfmikroprogramms M2 (Schritt N5) startet der Prozessor 5 die Verarbeitungseinheit 2 über den Prozessorbus 8. Die Verarbeitungseinheit 2 führt das Prüfmikroprogramm M2 aus, um das Wiederausleseprüfmuster zu suchen, das von dem Mikroprogramm in dem vorbestimmten Speicherbereich des Steuerspeichers 3 unterschiedlich ist (N6). Wenn das Wiederausleseprüfmuster gefunden ist (Schritt N9), die anzeigt, daß zwei oder mehr Datenstücke an bestimmte Adressen geschrieben worden sind, während keinerlei Daten an denjenigen Adressen geschrieben worden sind, an welchen das Wiederausleseprüfmuster erfaßt worden ist. Wenn das Wiederausleseprüfmuster nicht gefunden wird (Schritt N7), wird festgestellt, daß das Laden des Mikroprogramms erfolgreich war (Schritt N8).
Die Schritte N1 und N2 werden "Musterspeicherverfahren", die Schritte N3 und N4 "Datenüberschreibeverfahren", die Schritte N5 bis N9 "Musterprüfverfahren" und die Schritte N7 bis N9 "Entscheidungsverfahren" genannt. Vor dem Start nach Fig. 1 ist ein "Musterdefinierverfahren" vorgesehen, welches einen Mustererzeugungsschritt zum Definieren eines Wiederausleseprüfmusters und einen Musterspeicherschritt zum Speichern des Prüfspeichers umfaßt.
Bei dem beschriebenen Prüfsystem leitet der Prozessorbus 8 einen Befehl von dem Prozessor 5 an die Verarbeitungseinheit 2, so daß es möglich ist, nicht nur über den Prozessor 5 die Ausführung durch die Verarbeitungseinheit 2 zu überwachen, sondern auch ein Prüfmikroprogramm in den Steuerspeicher 3 zu laden, so daß die Verarbeitungseinheit 2 es ausführt, um zu prüfen, ob das Mikroprogramm korrekt geladen worden ist.
Der Betrieb der Vorrichtung zum Überprüfen des Einschreibens von Daten ist im folgenden unter Bezugnahme auf die Fig. 3A bis 3I erläutert. Fig. 3A zeigt ein Datenmuster, das in den Speicherbereich einer Speichereinheit, wie etwa des Steuerspeichers geschrieben werden soll. Das Datenmuster entspricht dem zu ladenden Mikroprogramm.
Fig. 3B zeigt einen Wiederausleseprüfdatenstring, welcher nie als Daten verwendet wird. Der Prüfdatenstring wird durch Invertieren aller Bits in der diagonalen Linie des zu schreibenden Musters nach Fig. 3A erzeugt. Durch diese Technik ist es möglich, einen Prüfdatenstring zu schaffen, der nicht mit irgendeiner Reihe des zu schreibenden Datenmusters identisch ist.
Der Prüfdatenstring nach Fig. 3B wird in den freien Speicherbereich nach Fig. 3C geschrieben, um ein Prüfdatenmuster nach Fig. 3D zu bilden. Dann wird das Datenmuster nach Fig. 3A über das Prüfdatenmuster nach Fig. 3D geschrieben, um ein vollständiges Datenmuster nach Fig. 3E zu erhalten. Wenn das Schreiben korrekt ausgeführt wird, sollte kein Prüfdatenstring gemäß Fig. 3B gefunden werden.
Wenn ein Fehler auftritt, wie etwa daß das Bit 2 des Adreßbestimmungsregisters auf "1" festgelegt ist, wird das Datenmuster nach Fig. 3A an der Adresse 0 über das Prüfdatenmuster nach Fig. 3D geschrieben, um ein Datenmuster gemäß Fig. 3F zu erhalten. Das Datenmuster an der Adresse 2 wird abermals überschrieben, um ein Datenmuster nach Fig. 3G zu erhalten. Auf diese Weise wird das Datenmuster bis zu der letzten Adresse 9 geschrieben, um ein Datenmuster nach Fig. 3H zu erhalten, wobei der Prüfdatenstring nach Fig. 3B an den Adressen 0, 1, 4, 5, 8 und 9 verbleibt, wodurch er anzeigt, daß dieses Einschreiben von Daten fehlerhaft ist. Die Adressenfehler sind in Fig. 3I gezeigt, wo A und B Adressen außerhalb des Speicherbereiches darstellen.
Das System zum Prüfen von Datenübertragungen nach dem beschriebenen Ausführungsbeispiel, welches verwendet wird, um zu prüfen, ob ein Mikroprogramm korrekt geladen worden ist, kann verwendet werden, um zu prüfen, ob Daten korrekt an eine vorbestimmte Adresse geschrieben worden sind. Der Externspeicher und der Steuerspeicher, in welchen Mikroprogramme/Daten von dem Externspeicher geschrieben werden, kann von beliebigem Typ sein. Die Stellen, an denen Mikroprogramme/Daten gespeichert und geladen werden, befinden sich nicht notwendigerweise in separaten Speichern, sondern können in unterschiedlichen Bereichen innerhalb desselben Speicherraumes liegen.
Das Prüfmuster, das nie mit dem Mikroprogramm identisch ist, kann wie folgt erstellt werden: Wo Programme oder Files Daten sind, ist es üblich, Spalten zur Ausbildung von Feldern miteinander zu kombinieren, welche jeweils einige Spalten enthalten, wobei die in die Felder eingegebenen Werte auf Buchstaben von A bis Z oder Zahlen beschränkt sind. In diesem Fall kann ein Wiederauslese-Prüfmuster dadurch erstellt werden, daß das numerische Datenmuster auf Felder mit ausschließlich alphabetischen Daten oder daß das alphabetische Datenmuster auf Felder mit ausschließlich numerischen Daten angewendet wird.
Bei dem beschriebenen Ausführungsbeispiel ist nur ein einziger Typ eines Wiederausleseprüfstrings verwendet worden, jedoch kann eine Vielzahl von Typen von Wiederausleseprüfstrings verwendet werden. Wenn das zu schreibende Datenmuster alle schreibbaren Muster enthält, kann es in zwei Datenmuster geteilt werden, wobei für jedes (Teilmuster) ein Wiederausleseprüfmuster erstellt wird. Genauer gesagt: Wenn das zu schreibende Datenmuster 8 Bit lang ist und Datenwerte von 0 bis 255 hat, wird es in zwei Abschnitte geteilt, so daß nicht alle der Werte 0 bis 255 in jedem Abschnitt enthalten sind, wodurch es möglich wird, ein Wiederausleseprüfmuster auszubilden.
Die Ausbildung des Prüfmusters ist nicht dynamisch. Beispielsweise kann es ausgebildet werden, wenn ein Mikroprogramm ausgebildet wird. Bei dem System nach Fig. 1 genügt es, nur das erste Prüfmuster auszubilden, wobei das erste Prüfmuster für nachfolgende Ausführungen verwendet werden kann. Demzufolge kann das Prüfmuster in diesem oder einem anderen System ausgebildet worden sein. Obwohl es nötig ist, es erfindungsgemäß einmal vor dem Laden auszubilden, ist es nicht nötig, das Ausbilden bei jedem Laden zu wiederholen.

Claims (8)

1. Verfahren zum Überprüfen des Einschreibens von Daten in einen Speicher eines elektronischen Computersystems bei Datenübertragungen von einem ersten Speicher an einen zweiten Speicher, das folgende Schritte umfaßt:
  • a) Erzeugen eines Prüfmusters;
  • b) Speichern des Prüfmusters in dem zweiten Speicher vor dem Übertragen der Daten von dem ersten Speicher an den zweiten Speicher, so daß die Daten über das Prüfmuster geschrieben werden und
  • c) Überprüfen des Inhaltes des zweiten Speichers, um das Prüfmuster darin zu suchen und zu entscheiden, ob das Übertragen erfolgreich ausgeführt worden ist,
dadurch gekennzeichnet, daß das Erzeugen des Prüfmusters auf der Grundlage der Werte mehrerer Elemente der zu übertragenden Daten erfolgt, so daß dieses niemals mit dem Datenmuster identisch ist, der Speicherschritt folgende Schritte umfaßt:
  • ba) Laden eines ersten Programms zum Schreiben des Prüfmusters in den zweiten Speicher und
  • bb) Ausführen des ersten Programms, um das Prüfmuster zu schreiben,
der Überprüfungsschritt folgende Schritte umfaßt:
  • ca) Laden eines zweiten Programms zum Finden des Prüfmusters in dem zweiten Speicher und
  • cb) Ausführen des zweiten Programms, um das Prüfmuster zu finden und
das Prüfmuster für spätere Verwendung in dem Speicherschritt zwischengespeichert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Übertragens folgende Schritte umfaßt:
  • a) Auslesen der Daten aus dem ersten Speicher und
  • b) Laden der Daten in den zweiten Speicher, um die Daten über das Prüfmuster zu schreiben.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Erzeugen des Prüfmusters Spaltenelemente auf einer Diagonallinie des Datenmusters invertiert werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Prüfmuster mehrere unterschiedliche Prüfmuster umfaßt.
5. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4 mit einem ersten Speicher (4), einem zweiten Speicher (3) und einem Computer (1), dadurch gekennzeichnet, daß dem ersten Speicher (4) ein erster Prozessor (5) und dem zweiten Speicher (3) ein zweiter Prozessor (2) zugeordnet sind, die über Signalleitungen (8) miteinander verbunden sind.
DE4018969A 1989-06-14 1990-06-13 System zum pruefen von datenuebertragungen Granted DE4018969A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1151716A JPH0317760A (ja) 1989-06-14 1989-06-14 データ書込み確認方式

Publications (2)

Publication Number Publication Date
DE4018969A1 DE4018969A1 (de) 1991-01-03
DE4018969C2 true DE4018969C2 (de) 1992-07-09

Family

ID=15524722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4018969A Granted DE4018969A1 (de) 1989-06-14 1990-06-13 System zum pruefen von datenuebertragungen

Country Status (3)

Country Link
US (1) US5146458A (de)
JP (1) JPH0317760A (de)
DE (1) DE4018969A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9202182D0 (sv) * 1991-07-18 1992-07-16 Tandem Telecomm Syst Mirrored memory multi processor system
JPH06333156A (ja) * 1993-05-20 1994-12-02 Sony Corp 情報自動販売装置
US5918003A (en) * 1995-06-07 1999-06-29 International Business Machines Corporation Enhanced built-in self-test circuit and method
US7249252B2 (en) * 2004-06-16 2007-07-24 Intel Corporation Method of replacing initialization code in a control store with main code after execution of the initialization code has completed

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7416755A (nl) * 1974-12-23 1976-06-25 Philips Nv Werkwijze en inrichting voor het testen van een digitaal geheugen.
DE3343227A1 (de) * 1983-11-30 1985-06-05 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren
DE3404782C2 (de) * 1984-02-10 1987-04-23 Nixdorf Computer Ag, 4790 Paderborn Verfahren zum Prüfen eines Programms in Datenverarbeitungsanlagen
JPS61278992A (ja) * 1985-06-04 1986-12-09 Toppan Moore Co Ltd 故障検査機能を備えたicカ−ド
US4680762A (en) * 1985-10-17 1987-07-14 Inmos Corporation Method and apparatus for locating soft cells in a ram
US5023874A (en) * 1989-02-23 1991-06-11 Texas Instruments Incorporated Screening logic circuits for preferred states

Also Published As

Publication number Publication date
US5146458A (en) 1992-09-08
DE4018969A1 (de) 1991-01-03
JPH0317760A (ja) 1991-01-25

Similar Documents

Publication Publication Date Title
DE69825234T2 (de) Verfahren und vorrichtung zur selbstprüfung von multi-port-rams
DE69804209T2 (de) Verfahren um die speicherkapazität von level fünf raid plattenanordnung zu vergrössern und expandierte matrize hergestellt durch solch ein verfahren
DE69221045T2 (de) Verfahren und Gerät zur programmierbaren Speicherssteuerung mit Fehlerregelung und Prüffunktionen
DE69114881T2 (de) Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern.
DE69130700T2 (de) Steuerungsanordnung zum Steuern eines Cache-Speichers
DE69132511T2 (de) Verfahren und vorrichtung zur zuordnung von erkennungszeichen an die glieder einer gruppe von massenspeichern
DE69126057T2 (de) Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung
DE69326175T2 (de) Daten-Reprogrammierungsverfahren in einem EEPROM und in einer EEPROM-Karte
DE3106727A1 (de) "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise"
DE2737353A1 (de) Verfahren zum testen der adressbildung in einem dv-system und vorrichtung zur durchfuehrung des verfahrens
DE69904618T2 (de) Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE19930169A1 (de) Testeinrichtung zum Prüfen eines Speichers
DE3587374T2 (de) Halbleiterspeichergeraet mit einer bit-fehlererkennungsfunktion.
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
DE2064473B2 (de) Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenden, gesuchten Information
DE4018969C2 (de)
DE10035705B4 (de) Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht
DE19841005B4 (de) Halbleiterplattenlaufwerk und Verfahren zum Erzeugen einer physikalisch/logischen Adressenumsetzungstabelle
DE69734910T2 (de) Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät
DE2723706A1 (de) Einrichtung zum adressenvergleich
DE10105627A1 (de) Mehrfachanschlussspeichereinrichtung
DE10062404A1 (de) Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen
EP0353660B1 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
DE2235883A1 (de) Datenverarbeitungseinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee