Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum
Reduzieren von Adressen fehlerhafter Speicherzellen einer
Speicheranordnung, die bei einer Prüfung der Speicheran
ordnung auf eine korrekte Funktionsfähigkeit der Speicherzel
len ermittelt werden. Die Vorrichtung und das Verfahren wer
den insbesondere bei einem Halbleiterspeicher mit einem ma
trixförmig angeordneten Speicherzellenfeld eingesetzt.
Bei der Überprüfung der Funktionsfähigkeit von Speicherzellen
eines Halbleiterspeichers wird aufgrund der großen Anzahl der
Speicherzellen eine große Anzahl von Adressen ermittelt, die
fehlerhafte Speicherzellen kennzeichnen. Die große Anzahl der
Adressen erfordert einen großen Speicherbereich und einen
großen Aufwand bei der Abspeicherung und Weiterverarbeitung
der Adressen.
Die Aufgabe der Erfindung besteht darin, ein Verfahren und
eine Vorrichtung bereitzustellen, bei dem die Anzahl der
Adressen fehlerhafter Speicherzellen, die abzuspeichern und
weiterzuverarbeiten ist, verkleinert wird.
Die Aufgabe der Erfindung wird durch das Verfahren gemäß den
Merkmalen des Anspruchs 1 und durch die Vorrichtung gemäß den
Merkmalen des Anspruchs 6 gelöst.
Ein Vorteil der Erfindung besteht darin, dass die Adressen
von Speicherzellen, die bei einem Testverfahren als fehler
haft erkannt wurden, als erste Fehleradressen weiterverarbei
tet werden und in einem ersten Vergleichsverfahren mit zwei
ten Fehleradressen verglichen werden. Die zweiten Fehler
adressen stellen Adressen von vollständig zu reparierenden
Wort- und/oder Bitleitungsabschnitten dar. Mit Wort- bzw.
Bitleitungsabschnitten sind die Bereiche einer Wort- bzw.
Bitleitung gemeint, die üblicherweise komplett ersetzt werden
oder ersetzt werden müssen.
Ergibt der Vergleich im ersten Vergleichsverfahren, dass die
ersten Fehleradressen und die zweiten Fehleradressen überein
stimmen, so werden die ersten Fehleradressen nicht mehr wei
terverarbeitet und vorzugsweise gelöscht.
Weitere vorteilhafte Ausführungsformen der Erfindung sind in
den abhängigen Ansprüchen angegeben. Vorzugsweise werden die
ersten Fehleradressen, die beim ersten Vergleichsverfahren
nicht mit den zweiten Fehleradressen übereinstimmen, jeweils
für einen Wort- und/oder Bitleitungsabschnitt dahingehend
überprüft, ob pro Wort- und/oder Bitleitungsabschnitt eine
vorgegebene Anzahl von ersten Fehleradressen überschritten
wird. Ist dies der Fall, so wird der entsprechende Wort-
und/oder Bitleitungsabschnitt als vollständig zu reparieren
der Wort- und/oder Bitleitungsabschnitt erkannt und in wei
teren ersten Vergleichsverfahren als neue zweite Fehler
adresse berücksichtigt. Auf diese Weise werden laufend die
zweiten Fehleradressen aktualisiert und somit laufend die zu
speichernden und weiterzuverarbeitenden ersten Fehleradressen
reduziert.
Vorzugsweise wird als erste Fehleradresse eine komplette
Adresse (eine Bitadresse und eine Wortadresse) einer fehler
haften Speicherzelle verwendet.
Je nach Ausführungsform der zu überprüfenden Speicheran
ordnung ist die vorgebbare Anzahl von Adressen fehlerhafter
Speicherzellen für das zweite Vergleichsverfahren für die
Wort- und Bitleitungsabschnitte unterschiedlich groß. Auf
diese Weise kann das erfindungsgemäße Verfahren an die für
einen Wort- und Bitleitungsabschnitt unterschiedlich große
Anzahl von Ersatzbitleitungsabschnitten bzw. Ersatzwort
leitungsabschnitten angepasst werden.
In einer weiteren bevorzugten Ausführungsform werden mehrere
Bitleitungen, die zu einem Bitleitungsblock zusammengefasst
sind, mit einer einzigen Bitblockadresse gekennzeichnet. Auf
diese Weise wird die Anzahl der ersten Fehleradressen redu
ziert. Somit wird das Verfahren vereinfacht.
In einer weiteren vorteilhaften Ausführungsform werden
mehrere Wortleitungen in einem Wortleitungsblock zusammen
gefasst und mit einer Wortblockadresse gekennzeichnet. Auf
diese Weise wird die Anzahl der ersten und zweiten Fehler
adressen für Wortleitungen reduziert. Dadurch ist das er
findungsgemäße Verfahren vereinfacht und schneller abarbeit
bar.
Eine bevorzugte Ausführungsform der erfindungsgemäßen Vor
richtung besteht in der Verwendung einer ersten Vergleichs
einheit mit zwei Reihen von Registern, in denen das erste
Vergleichsverfahren durchgeführt wird.
Die Erfindung wird im Folgenden anhand der Figuren näher er
läutert. Es zeigen
Fig. 1 eine Vorrichtung zur Durchführung des erfindungsge
mäßen Verfahrens,
Fig. 2 einen schematischen Verfahrensablauf zur Durchführung
des erfindungsgemäßen Verfahrens und
Fig. 3 einen Ausschnitt aus einer Speicheranordnung mit einem
Bitleitungsblock und einem Wortleitungsblock.
Fig. 1 zeigt eine Speicheranordnung 3, die über eine Test
leitung 2 mit einer Testvorrichtung 1 verbunden ist. Die
Speicheranordnung 3 weist einen Ausgang auf, der über eine
erste Ausgangsleitung 8 mit einer Einheit 7 in Verbindung
steht. Die Speicheranordnung 3 weist einen Takteingang 36
auf, der an einen Taktausgang 38 eines Taktgenerators 37 an
geschlossen ist. Die Testleitung 2 ist weiterhin an einen
ersten Multiplexer 4 angeschlossen.
Der erste Multiplexer 4 weist zwei Ausgänge auf, wobei ein
Ausgang an einen Eingang eines ersten Adressregisters 5 und
ein weiterer Ausgang an einen Eingang eines zweiten Adress
registers 6 angeschlossen ist. Das erste Adressregister 5
steht über einen Ausgang mit der Einheit 7 in Verbindung. Das
zweite Adressregister 6 steht ebenfalls über einen Ausgang
mit einem weiteren Eingang der Einheit 7 in Verbindung. Die
Einheit 7 ist mit einem Ausgang an eine erste Reihe 9 von
seriell geschalteten Registern 11, 12, 13, 14 angeschlossen.
Die erste Reihe 9 weist ein erstes, zweites, drittes und
viertes Register 11, 12, 13, 14 auf. Das vierte Register 14
der ersten Reihe 9 steht über einen Ausgang mit einem zweiten
Multiplexer 19 in Verbindung.
Weiterhin ist eine zweite Reihe 10 mit einem fünften,
sechsten, siebten, achten Register 15, 16, 17, 18 vorgesehen.
Die Register 15, 16, 17, 18 der zweiten Reihe 10 sind eben
falls in Serie geschaltet. Zwischen der ersten und der zwei
ten Reihe 9, 10 ist eine erste Vergleichseinheit 20 angeord
net, die mit allen Registern der ersten und der zweiten Reihe
9, 10 verbunden ist. Die erste Vergleichseinheit 20 weist ei
nen ersten Ausgang 40, einen ersten Eingang 39 und einen
Takteingang 36 auf.
Weiterhin ist eine Recheneinheit 51 vorgesehen, die über eine
Datenleitung 50 mit einem Speicher 47 und mit einem siebten
Ausgang 52 mit dem ersten Eingang 39 der ersten Vergleichs
einheit 20 verbunden ist.
Der zweite Multiplexer 19 weist einen Takteingang 36 und zwei
Ausgänge auf, die zu einer vierten Reihe 22 und zu einer
fünften Reihe 33 von Registern 27, 28, 29, 30, 35 geführt
sind. Die vierte Reihe 22 weist ein neuntes, zehntes, elftes
und zwölftes Register 27, 28, 29, 30 auf. Der vierten Reihe
22 ist eine zweite Vergleichseinheit 31 zugeordnet, die mit
allen Registern der vierten Reihe 22 verbunden ist. Die Re
gister der vierten Reihe 22 sind seriell geschaltet.
Weiterhin ist eine dritte Reihe 21 mit einem dreizehnten Re
gister 23, einem vierzehnten Register 24, einem fünfzehnten
Register 25 und einem sechzehnten Register 26 angeordnet.
Die zweite Vergleichseinheit 31 ist mit allen Registern der
dritten und vierten Reihe 21, 22 verbunden. Die zweite Ver
gleichseinheit 31 weist einen Takteingang 36, einen zweiten
Eingang 41 und einen zweiten Ausgang 42 auf.
Die fünfte Reihe 33 ist mit den vier Registern 35 ent
sprechend der vierten Reihe 22 aufgebaut. Weiterhin ist eine
sechste Reihe 34 mit vier Registern 35 angeordnet, die ent
sprechend der dritten Reihe 21 aufgebaut ist. Die Register 35
der fünften und sechsten Reihe 33, 34 sind mit einer dritten
Vergleichseinheit 32 verbunden, die einen Takteingang 36, ei
nen dritten Eingang 43 und einen dritten Ausgang 44 aufweist.
Die Anordnung der fünften und sechsten Reihe 33, 34 mit der
dritten Vergleichseinheit 32 ist analog in der Anordnung und
in der Funktionsweise zu der Anordnung der dritten und vier
ten Reihe 21, 22 mit der zweiten Vergleichseinheit 31, wobei
im Folgenden die Erfindung nur anhand der dritten und vierten
Reihe 21, 22 beschrieben wird.
Die Recheneinheit 51 ist mit einem achten Ausgang 53 an den
zweiten Eingang 41 der zweiten Vergleichseinheit 31 ange
schlossen. Weiterhin weist die Recheneinheit 51 einen neunten
Ausgang 54 auf, der an den dritten Eingang 43 der dritten
Vergleichseinheit 32 angeschlossen ist.
Der Taktgenerator 37 weist einen Taktausgang 38 auf, der an
die Takteingänge 36 angeschlossen ist und eine Referenzzeit
vorgibt.
Im Folgenden wird die Funktionsweise der Vorrichtung der Fig.
1 näher erläutert. Die Testvorrichtung 1 gibt über die Test
leitung 2 seriell Spalten- und Zeilenadressen von Speicher
zellen der Speicheranordnung 3 an die Speicheranordnung 3,
die auf eine korrekte Funktionsweise hin zu überprüfen sind.
Die Art der zu überprüfenden Funktion wird von der Testvor
richtung 1 über entsprechende Steuersignale vorgegeben. Die
Überprüfung der korrekten Funktionsweise der adressierten
Speicherzellen wird in einem bevorzugten Ausführungsbeispiel
von der Speicheranordnung 3 durch Testschaltungen 61 selbst
durchgeführt. Ergibt die Überprüfung der Speicherzelle, die
durch die Adresse der Wort- oder Bitleitung gekennzeichnet
ist, dass die Speicherzelle fehlerhaft ist, so wird von der
Testschaltung 61 über die erste Ausgangsleitung 8 ein Fehler
signal an die Einheit 7 weitergegeben. Parallel zur Über
prüfung der adressierten Speicherzelle werden die Wort- und
Bitadressen von der Testleitung 2 an den ersten Multiplexer 4
weitergegeben. Der erste Multiplexer 4 führt die Wortadressen
zum ersten Adressregister 5 und die Bitadressen zum zweiten
Adressregister 6. Das erste und das zweite Adressregister 5,
6 sind als Schieberegister mit einstellbarer Tiefe ausgebil
det. Die Adressen der Wort- und Bitleitungen werden in der
Weise synchron mit der Überprüfung der Funktionsfähigkeit der
adressierten Speicherzellen weiterverarbeitet, dass immer die
entsprechende Adresse der Wort- und Bitleitung an dem Eingang
der Einheit 7 anliegt, wenn das entsprechende Signal für eine
korrekte Funktionsfähigkeit oder für eine fehlerhafte Funk
tionsfähigkeit an die Einheit 7 gegeben wird. Erhält die Ein
heit 7 beispielsweise bei einer anliegenden Wort- und Bit
adresse über die erste Ausgangsleitung 8 die Information,
dass die Speicherzelle, die mit der Wort- und Bitadresse ge
kennzeichnet ist, korrekt funktioniert, so werden die Wort-
und Bitadresse im ersten bzw. zweiten Adressregister 5, 6 ge
löscht. Wird jedoch über die erste Ausgangsleitung 8 ein
Fehlersignal an die Einheit 7 gegeben, so gibt die Einheit 7
beim nächsten Taktsignal die am Eingang anliegende Wort- und
Bitadresse über einen zwölften Ausgang 62 an das erste Re
gister 11 der ersten Reihe 9 weiter. Die Wort- und Bitadresse
wird von der ersten Vergleichseinheit 20 weiterverarbeitet.
Im fünften Register der zweiten Reihe 10 ist beispielsweise
eine Wortleitungsabschnittadresse (Wort- und Bitadresse) ei
ner vollständig zu reparierenden Wortleitung, eine so ge
nannte zweite Fehleradresse, abgespeichert. Die erste Ver
gleichseinheit 20 vergleicht die Adresse des ersten Registers
11 mit der Adresse des fünften Registers 15. Ergibt der Ver
gleich, dass die Adressen übereinstimmen, so wird die Adresse
des ersten Registers 11 von der ersten Vergleichseinheit 20
gelöscht. Ergibt jedoch der Vergleich, dass die Adressen des
ersten und des fünften Registers nicht übereinstimmen, so
wird die Adresse des ersten Registers 11 nicht von der ersten
Vergleichseinheit 20 gelöscht, sondern bei dem nächsten Takt
signal in das zweite Register 12 weitergeschoben. Gleich
zeitig wird beim nächsten Taktsignal von der Einheit 7 eine
entsprechende Adresse in das erste Register 11 eingelesen,
wenn für diese Adresse ein Fehlersignal an der ersten Aus
gangsleitung 8 an der Einheit 7 anliegt.
Die erste Vergleichseinheit 20 vergleicht zwischen zwei Takt
signalen jeweils den Inhalt des ersten Registers mit dem In
halt des fünften Registers, den Inhalt des zweiten Registers
12 mit dem Inhalt des sechsten Registers 16, den Inhalt des
dritten Registers 13 mit dem Inhalt des siebten Registers 17
und den Inhalt des vierten Registers 14 mit dem Inhalt des
achten Registers 18. Ergibt der Vergleich, dass die Adresse
des Registers der ersten Reihe mit der Adresse des ent
sprechenden Registers der zweiten Reihe 10 übereinstimmt, so
wird die Adresse des Registers der ersten Reihe 9 gelöscht.
Nach jedem Taktsignal wird die Adresse in der ersten Reihe 9
um ein Register weiter verschoben. Vom vierten Register 14
wird die Adresse zu einem zweiten Multiplexer 19 weitergelei
tet, der die Adresse in ein Register einer vierten oder fünf
ten Reihe 22, 33 einschreibt.
In diesem Ausführungsbeispiel wird die Adresse vom vierten
Register 14 über den zweiten Multiplexer 19 in ein neuntes
Register 27 der vierten Reihe 22 eingeschrieben.
Bei dem folgenden Taktsignal vergleicht die zweite Ver
gleichseinheit 31 den Inhalt des neunten Registers 27 mit dem
Inhalt des dreizehnten Registers 23, den Inhalt des zehnten
Registers 28 mit dem Inhalt des vierzehnten Registers 24, den
Inhalt des elften Registers 29 mit dem Inhalt des fünfzehnten
Registers 25 und den Inhalt des zwölften Registers 30 mit dem
Inhalt des sechzehnten Registers 26. Ergibt der Vergleich,
dass die Adressen übereinstimmen, so wird der Inhalt des Re
gisters 27, 28, 29, 30 der vierten Reihe 22 gelöscht. Ergibt
der Vergleich, dass das Register der dritten Reihe 21 keinen
Inhalt aufweist, so überträgt die zweite Vergleichseinheit 31
den Inhalt des zugeordneten Registers der vierten Reihe 22 in
den Inhalt des entsprechenden Registers der dritten Reihe 21.
Bei jedem Taktsignal wird die Adresse, falls die Adresse
nicht gelöscht oder in ein Register 23, 24, 25, 26 der drit
ten Reihe 21 verschoben wird, in der vierten Reihe 22 um ein
Register 28, 29, 30 weitergeschoben.
Die Adressen können von der Testvorrichtung 1 jeweils Wort
leitung für Wortleitung oder Bitleitung für Bitleitung oder
Wortleitungsabschnitt für Wortleitungsabschnitt oder Bit
leitungsabschnitt für Bitleitungsabschnitt oder beliebig ge
testet werden. Die Testvorrichtung 1 gibt an einem achten
Eingang 63 der Recheneinheit 53 die Information aus, dass ein
neuer redundanzkonformer Bitleitungs- oder Wortleitungs
abschnitt getestet wird. Wahlweise überträgt die Testvor
richtung 1 an die Recheneinheit 51 die komplette Adresse des
zu testenden Bit- oder Wortleitungsabschnittes. Die Rechen
einheit 51 gibt ein entsprechendes Signal für den Beginn und
das Ende der Überprüfung einer Wortleitung oder einer Bit
leitung über den siebten, achten und neunten Ausgang 52, 53,
54 an die zweite und dritte Vergleichseinheit 31, 32.
Bei Erhalt des Signals, dass ein neuer Wort- oder Bit
leitungsabschnitt getestet wird, erhält die Einheit 7 von der
Recheneinheit 51 ein entsprechendes Signal, so dass keine
weiteren Adressen in die erste Reihe 9 eingelesen werden. An
schließend werden die bereits in der ersten Reihe 9 enthal
tenen Adressen durch die Register der ersten Reihe 9 gescho
ben, bis die letzte Adresse in der vierten Reihe 22 angelangt
ist. Ist die letzte Adresse in der vierten Reihe 22 ange
langt, so schaltet der zweite Multiplexer 19 seinen Ausgang
auf die fünfte Reihe 33 um. Anschließend werden alle Adressen
bis zur letzten Adresse durch die Register der vierten Reihe
22 geschoben und entsprechend dem oben beschriebenen Ver
fahren von der zweiten Vergleichseinheit 31 behandelt.
In einer vorteilhaften Ausführungsform findet beim Wechsel
der Wort- oder Bitleitungsabschnitte kein Unterbrechen des
Datenstroms der ersten Reihe 9 statt sondern der zweite Mul
tiplexer 19 wird auf den Datenstrom synchronisiert und schal
tet dann zwischen der vierten Reihe 22 und der fünften Reihe
33 um, wenn die letzte Adresse des alten Wort- oder Bit
leitungsabschnittes in die vierte Reihe 22 übergeben wurde
und die erste Adresse des neuen Wort- oder Bitleitungs
abschnittes sich noch in der ersten Reihe 9 befindet. An
schließend werden die Register der dritten und vierten Reihe,
21, 22 auf den Wert 0 zurückgesetzt. Die Adressen des neu zu
überprüfenden Wort- oder Bitleitungsabschnittes werden ent
sprechend dem beschriebenen Verfahren über die Einheit 7 in
die erste Reihe 9 eingelesen und nach der Überprüfung durch
die erste Vergleichseinheit 20 entsprechend dem beschriebenen
Verfahren über den zweiten Multiplexer 19 der fünften Reihe
33 zugeführt.
Die zweite bzw. dritte Vergleichseinheit 31, 32 überprüft, ob
in mehr als einer vorgegebenen Anzahl von Registern der drit
ten bzw. sechsten Reihe 21, 34 Adressen abgespeichert sind.
Ist dies der Fall, so gibt die zweite bzw. dritte Vergleichs
einheit 31, 32 ein entsprechendes Überlaufsignal an die
Recheneinheit 51. Erhält die Recheneinheit 51 ein Überlauf
signal, so überträgt die Recheneinheit 51 die Adresse der ge
rade überprüften Wort- oder Bitleitung als neue zweite
Fehleradresse an die erste Vergleichseinheit 20, die die neue
zweite Fehleradresse in ein freies Register der zweiten Reihe
10 einschreibt. Anschließend löschen die zweite und dritte
Vergleichseinheit 31, 32 den Inhalt der Register der dritten,
vierten, fünften und sechsten Reihe 21, 22, 33, 34.
Ergibt die Überprüfung durch die zweite oder dritte Ver
gleichseinheit 31, 32, dass weniger als die vorgegebene An
zahl von Registern der dritten bzw. sechsten Reihe 21, 34 mit
Adressen belegt sind, so werden die Adressen, die in den Re
gistern der dritten bzw. sechsten Reihe 21, 34 abgespeichert
sind, von der zweiten bzw. dritten Vergleichseinheit 31, 32
in den Speicher 47 übertragen. Dazu sind der zweite Ausgang
42 und der vierte Ausgang 44 an den Speicher 47 angeschlos
sen.
Ist eine gesamte Speicheranordnung überprüft worden, so gibt
die Testvorrichtung 1 ein entsprechendes Endesignal an die
Recheneinheit 51. Daraufhin gibt die Recheneinheit 51 ein
entsprechendes Endesignal an die erste Vergleichseinheit 20,
die daraufhin alle zweiten Fehleradressen, die in der zweiten
Reihe 10 abgespeichert sind, in den Speicher 47 überträgt. Es
wird jedoch sichergestellt, dass alle erste Fehleradressen
über den zweiten Multiplexer 19 in die vierte Reihe 32 oder
die fünfte Reihe 33 eingelesen und mit den Inhalten der Re
gister der dritten bzw. sechsten Reihe 21, 34 verglichen wur
den, bevor das Endesignal an die erste Vergleichseinheit 20
gegeben wird. Dadurch wird gewährleistet, dass ein ent
sprechend langer Nachlauf bei der Abarbeitung der Adressen
durch die erste und zweite oder dritte Vergleichseinheit 20,
31, 32 durchgeführt wird, so dass alle Adressen von der
ersten und zweiten oder ersten und dritten Vergleichseinheit
20, 31, 32 abgearbeitet wurden. Somit sind alle Register 11,
12, 13, 14 der ersten Reihe 9 leer, bevor das Endesignal der
ersten Vergleichseinheit zugeführt wird. Vor dem Zuführen des
Endesignals an die zweite und dritte Vergleichseinheit 31, 32
sind alle Register der vierten und fünften Reihe 22, 32 abge
arbeitet und deshalb leer.
Jedes Register der ersten, zweiten, dritten, vierten, fünften
und sechsten Reihe 9, 10, 21, 22, 33, 34 weist eine Bittiefe
auf, die der Länge der Adressen der verwendeten Wort- bzw.
Bitleitungen entspricht. Die Erfindung wurde anhand von
Reihen mit jeweils vier seriell geschalteten Registern be
schrieben, wobei jedoch jede beliebige Anzahl von Registern
in serieller Anordnung verwendet werden kann. Vorzugsweise
wird die Anzahl der Register der ersten und zweiten Reihe 9,
10 an die Anzahl der maximal vollständig zu reparierenden
Wort- und Bitleitungen angepasst. Werden während einer Über
prüfung einer Speicheranordnung 3 mehr als die maximal mög
lich zu reparierenden Wort- und/oder Bitleitungen erkannt, so
wird die gesamte Speicheranordnung 3 als defekt gekennzeich
net und aussortiert.
Die Anzahl der Register, die in der dritten, vierten, fünften
und sechsten Reihe 21, 22, 33, 34 seriell geschaltet sind,
sind vorzugsweise an die Anzahl der maximal für eine Wort-
und/oder Bitleitung zu reparierenden Bit- oder Wortleitungen
angepasst. Auf diese Weise wird eine optimale Anpassung der
Anzahl der Register pro Reihe erreicht.
Die ersten Fehleradressen, die Adressen einer Wort- oder Bit
leitung einer fehlerhaften Speicherzelle darstellen und die
zweiten Fehleradressen, die Adressen von vollständig zu re
parierenden Wort- oder Bitleitungen darstellen, sind im Spei
cher 47 nach Überprüfung einer Speicheranordnung 3 abge
speichert und können für eine weitere Verarbeitung oder für
weitere Testverfahren entsprechend berücksichtigt werden.
Fig. 2 zeigt einen schematischen Programmablauf des erf
indungsgemäßen Verfahrens, wobei bei Programmpunkt 10 eine
Adresse als erste Fehleradresse ermittelt wird, die über die
ausgewählte Wort- bzw. Bitleitung eine Speicherzelle adres
siert. Die Adresse besteht in der Wortadresse und der Bit
adresse der fehlerhaften Speicherzelle. Sind die Speicher
zellen in Form von Speicherzellenblöcken organisiert, die im
Falle einer Reparatur gemeinsam ersetzt werden, ist nur eine
Wort- und Bitadresse für alle Speicherzellen eines Speicher
zellenblocks vorgesehen. Die erste Fehleradresse kann ent
weder nach Vorgabe einer entsprechenden Adresse einer Wort-
und Bitleitung über eine Testvorrichtung 1 von Testschal
tungen 61 ermittelt werden, die auf einer Speicheranordnung 3
integriert sind. Jedoch kann auch die Ermittlung der ersten
Fehleradresse von der Testvorrichtung 1 selbst durchgeführt
werden, indem die Testvorrichtung 1 vorgegebene Testverfahren
abarbeitet und das entsprechende Verhalten der Speicheran
ordnung 3 mit einem vorgeschriebenen Verhalten vergleicht und
bei größeren Abweichungen eine Fehlfunktion der adressierten
Speicherzelle der Speicheranordnung 3 erkennt. Damit ist eine
erste Fehleradresse einer Wort- oder Bitleitung erkannt, die
anschließend bei Programmpunkt 20 mit einer ersten Liste von
zweiten Fehleradressen verglichen wird. Im gewählten Aus
führungsbeispiel ist in der ersten Liste der zweiten Fehler
adressen nur eine zweite Fehleradresse abgespeichert. Jedoch
kann auch beim Start des Programms die erste Liste noch leer
sein. Ergibt der Vergleich bei Programmpunkt 20, dass die
erste Fehleradresse nicht mit einer der zweiten Fehler
adressen übereinstimmt, so wird nach Programmpunkt 40 ver
zweigt.
Ergibt der Vergleich bei Programmpunkt 20, dass die erste
Fehleradresse mit einer der zweiten Fehleradressen überein
stimmt, so wird beim folgenden Programmpunkt 30 die erste
Fehleradresse gelöscht und anschließend zu Programmpunkt 50
verzweigt.
Bei Programmpunkt 40 wird die erste Fehleradresse in eine
zweite Liste eines Speichers eingeschrieben. Anschließend erfolgt
bei Programmpunkt 50 die Abfrage, ob alle Bitleitungen
der ausgewählten Wortleitung oder alle Wortleitungen der aus
gewählten Bitleitung überprüft worden sind. Ist dies nicht
der Fall, so wird anschließend nach Programmpunkt 10 zurück
verzweigt und eine neue Bit- oder Wortleitung ausgewählt.
Ergibt der Vergleich bei Programmpunkt 50, dass alle Bit
leitungen der ausgewählten Wortleitung oder alle Wortlei
tungen der ausgewählten Bitleitung überprüft worden sind und
somit alle erste Fehleradressen einer Wortleitung oder alle
erste Fehleradressen einer Bitleitung im Speicher in der
zweiten Liste abgelegt sind, dann wird nach Programmpunkt 60
verzweigt. Bei Programmpunkt 60 ermittelt die Recheneinheit
die Anzahl der verschiedenen für die zu überprüfende Wort-
oder Bitleitung abgespeicherten ersten Fehleradressen.
Identische erste Fehleradressen werden gelöscht.
Anschließend wird bei Programmpunkt 70 überprüft, ob die An
zahl der verschiedenen ersten Fehleradressen für die ausge
wählte Wort- oder Bitleitung die vorgegebene Anzahl über
schreitet. Ist dies der Fall, so wird zu Programmpunkt 80
verzweigt. Bei Programmpunkt 80 wird die Adresse der gerade
überprüften Wort- oder Bitleitung als neue zweite Fehler
adresse in die erste Liste im Speicher abgespeichert, die
zweite Liste gelöscht und anschließend wird zu Programmpunkt
10 zurückverzweigt, bei dem die nächste Wort- oder Bitleitung
ausgewählt wird.
Ergibt die Abfrage bei Programmpunkt 70, dass die Anzahl der
ersten Fehleradressen für die Wort- oder Bitleitung kleiner
als die vorgegebene Anzahl ist, so wird zum Programmpunkt 90
verzweigt. Bei Programmpunkt 90 werden die ersten Fehler
adressen aus der zweiten Liste ausgelesen und in einem Spei
cher 47 abgespeichert. Anschließend wird bei Programmpunkt
100 die zweite Liste mit den ersten Fehleradressen gelöscht
und es wird zu Programmpunkt 10 zurückverzweigt.
In einer weiteren Ausführungsform der Erfindung wird jeweils
ein Wortleitungsabschnitt oder ein Bitleitungsabschnitt auf
fehlerhafte Bitleitungen bzw. Wortleitungen überprüft. Dabei
wird bei Programmpunkt 50 überprüft, ob alle Wortleitungen
oder Bitleitungen des Wortleitungsabschnittes bzw. Bit
leitungsabschnittes überprüft worden sind. Ist dies nicht der
Fall, so wird nach Programmpunkt 10 zurückverzweigt und eine
neue Bitleitung bzw. eine neue Wortleitung ausgewählt. Ergibt
der Vergleich bei Programmpunkt 50, dass alle Bitleitungen
bzw. Wortleitungen des zu überprüfenden Wortleitungsabschnit
tes bzw. Bitleitungsabschnittes überprüft worden sind und so
mit alle erste Fehleradressen des Wortleitungsabschnittes
bzw. des Bitleitungsabschnittes im Speicher in der zweiten
Liste abgelegt sind, dann wird nach Programmpunkt 60 ver
zweigt. Bei Programmpunkt 60 ermittelt die Recheneinheit die
Anzahl der verschiedenen ersten Fehleradressen des überprüf
ten Wortleitungsabschnittes bzw. Bitleitungsabschnittes.
Bei Programmpunkt 70 überprüft die Recheneinheit, ob die An
zahl der ersten Fehleradressen über einer vorgegebenen Anzahl
liegt. Ist dies der Fall, so wird zu Programmpunkt 80 ver
zweigt. Bei Programmpunkt 80 wird die Adresse des gerade
überprüften Wortleitungsabschnittes bzw. Bitleitungsabschnit
tes als neue zweite Fehleradresse in die erste Liste im Spei
cher abgelegt, die zweite Liste anschließend gelöscht und
daraufhin zu Programmpunkt 10 zurückverzweigt. Bei Programm
punkt 10 wird erneut ein Wortleitungsabschnitt oder Bit
leitungsabschnitt ausgewählt und überprüft.
Ergibt die Abfrage bei Programmpunkt 70, dass die Anzahl der
ersten Fehleradressen für den Wortleitungsabschnitt oder den
Bitleitungsabschnitt kleiner als die vorgegebene Anzahl ist,
so wird zu Programmpunkt 90 verzweigt. Bei Programmpunkt 90
werden die ersten Fehleradressen aus der zweiten Liste ausge
lesen und in dem Speicher 47 abgespeichert. Anschließend wird
bei Programmpunkt 100 die zweite Liste mit den ersten Fehleradressen
gelöscht und es wird zu Programmpunkt 10 zurückver
zweigt.
Das erfindungsgemäße Verfahren ist nicht auf das in Fig. 2
dargestellte Ausführungsbeispiel beschränkt, insbesondere
können Teile des Verfahrens zeitlich parallel abgearbeitet
werden. Beispielsweise können die Programmschritte 1 bis 50
für eine neue Adresse abgespeichert werden, während bereits
für Adressen, die durch die Programmschritte 10 bis 50 gelau
fen sind, in den Programmschritten 60 bis 100 weiterverarbei
tet werden. Weiterhin ist jede vorteilhafte Konfiguration der
einzelnen Programmschritte möglich.
Das erfindungsgemäße Verfahren wird beispielsweise mit einer
Vorrichtung gemäß Fig. 1 abgearbeitet. Die Anzahl der Fehler
adressen, bei denen eine Wort- oder Bitleitung als vollstän
dig zu reparierende Wort- oder Bitleitung erkannt wird, wird
individuell an die zu testende Speicheranordnung 3 angepasst.
Beispielsweise kann für eine Wortleitung eine andere vorgege
bene Anzahl als für eine Bitleitung verwendet werden.
Nachdem Überprüfen aller Speicherzellen einer Speicheran
ordnung werden vorzugsweise die in der ersten Liste abgespei
cherten Adressen der vollständig zu ersetzenden Wort- und
Bitleitungen und die in der dritten Liste im Speicher 47 ab
gespeicherten ersten Fehleradressen fehlerhafter Wort- und
Bitleitungen für weitere Testverfahren abgespeichert, so dass
diese später weiterverwendet werden können. Beispielsweise
werden die ersten und die zweiten Fehleradressen für eine
statistische Bewertung einer Vielzahl von getesteten Spei
cheranordnungen verwendet. Die Hauptanwendung der ermittelten
ersten und zweiten Fehleradressen ist die Redundanzkalkula
tion und die daraus resultierende Ermittlung der durch redun
dante Elemente zu ersetzenden Wort- bzw. Bitleitungsab
schnitte.
Das Verfahren nach Fig. 2 verwendet als erste Fehleradressen
entweder die vollständige Adresse einer Wort- oder Bitleitung
oder vorzugsweise die Adresse eines Wortleitungsblockes oder
eines Bitleitungsblockes. In einem Wortleitungsblock oder
Bitleitungsblock sind mehrere Wort- oder Bitleitungen zusam
mengefasst, die bei einer Reparatur einer Wort- oder Bit
leitung des Wort- bzw. Bitleitungsblockes alle ersetzt wer
den.
Fig. 3 zeigt schematisch einen Ausschnitt einer Speicheran
ordnung mit mehreren Bitleitungen 64 und mehreren Wortlei
tungen 65. Eine Speicherzelle 66 ist mit einer Wort- und ei
ner Bitleitung 65, 64 verbunden. In diesem Ausführungsbei
spiel sind jeweils fünf Wortleitungen 65 zu einem ersten bzw.
zweiten Wortleitungsblock 55, 56 zusammengefasst. Weiterhin
sind jeweils vier Bitleitungen 64 zu jeweils einem ersten
bzw. zweiten Bitleitungsblock 57, 58 zusammengefasst. Die
Wortleitungen oder Bitleitungen eines Wortleitungsblockes
bzw. eines Bitleitungsblockes werden immer vollständig bei
der Reparatur einer Wort- bzw. Bitleitung ersetzt. Somit
reicht es aus, wenn für die zwei Bitleitungen des ersten Bit
leitungsblockes 57 eine einzige Adresse, eine Bitblock
adresse, verwendet wird. Ebenso ist die Verwendung einer ein
zigen Adresse, einer Wortblockadresse, für zwei Wortleitungen
65 eines Wortleitungsblockes 55, 56 von Vorteil.
Über der Speicheranordnung der Fig. 3 sind schematisch ein
zelne Bits der Bitleitungsadresse und einzelne Bits der Wort
leitungsadresse dargestellt. Mit dem höchstwertigen Bit der
Bitleitungsadresse wird eine obere und eine untere Hälfte
adressiert. Mit dem zweithöchsten Bit wird jeweils ein oberer
Teil der oberen Hälfte und ein unterer Teil der unteren
Hälfte der Speicheranordnung adressiert. Ebenso wird mit dem
höchstwertigen Bit der Wortleitungsadresse eine linke Hälfte
und eine rechte Hälfte der Speicheranordnung adressiert.
Somit ist beispielsweise zur eindeutigen Adressierung des
linken oberen Bereiches das höchstwertige Bit und das
zweithöchstwertige Bit der Bitleitungsadresse und zudem das
höchstwertige Bit der Wortleitungsadresse notwendig. Erst
durch die Bitleitungsadresse und die Wortleitungsadresse wird
dieser Bitleitungsabschnitt oder Wortleitungsabschnitt ein
deutig identifiziert.
Die Erfindung ist nicht auf die im Ausführungsbeispiel be
schriebene Vorrichtung und Verfahren beschränkt, sondern kann
auch in anderen Ausführungsformen der Vorrichtung oder des
Verfahrens angewendet werden.
Vorzugsweise wird die erfindungsgemäße Vorrichtung und das
erfindungsgemäße Verfahren zum Testen von matrixförmig aufge
bauten Speicheranordnungen eines Halbleiterspeichers einge
setzt.
Bezugszeichenliste
1
Testvorrichtung
2
Testleitung
3
Speicheranordnung
4
erster Multiplexer
5
erstes Adressregister
6
zweites Adressregister
7
Auswahleinheit
8
erste Ausgangsleitung
9
erste Reihe
10
zweite Reihe
11
erstes Register, erste Reihe
12
zweites Register, erste Reihe
13
drittes Register, erste Reihe
14
viertes Register, erste Reihe
15
fünftes Register, zweite Reihe
16
sechstes Register, zweite Reihe
17
siebtes Register, zweite Reihe
18
achtes Register, zweite Reihe
19
zweiter Multiplexer
20
erste Vergleichseinheit
21
dritte Reihe
22
vierte Reihe
23
dreizehntes Register, dritte Reihe
24
vierzehntes Register, dritte Reihe
25
fünfzehntes Register, dritte Reihe
26
sechzehntes Register, dritte Reihe
27
neuntes Register, vierte Reihe
28
zehntes Register, vierte Reihe
29
elftes Register, vierte Reihe
30
zwölftes Register, vierte Reihe
31
zweite Vergleichseinheit
32
dritte Vergleichseinheit
33
fünfte Reihe
34
sechste Reihe
35
Register
36
Takteingang
37
Taktgenerator
38
Taktausgang
39
erster Eingang
40
erster Ausgang
41
zweiter Eingang
42
zweiter Ausgang
43
dritter Eingang
44
dritter Ausgang
47
Speicher
50
Datenleitung
51
Recheneinheit
52
siebter Ausgang
53
achter Ausgang
54
neunter Ausgang
55
erster Wortleitungsblock
56
zweiter Wortleitungsblock
57
erster Bitleitungsblock
58
zweiter Bitleitungsblock
61
Testschaltung
62
zwölfter Ausgang
63
achter Eingang
64
Bitleitung
65
Wortleitung
66
Speicherzelle