DE3106727A1 - "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise" - Google Patents

"verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise"

Info

Publication number
DE3106727A1
DE3106727A1 DE3106727A DE3106727A DE3106727A1 DE 3106727 A1 DE3106727 A1 DE 3106727A1 DE 3106727 A DE3106727 A DE 3106727A DE 3106727 A DE3106727 A DE 3106727A DE 3106727 A1 DE3106727 A1 DE 3106727A1
Authority
DE
Germany
Prior art keywords
logic
circuit
data
terminals
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE3106727A
Other languages
English (en)
Inventor
Timothy J. Pinner Middlesex Sheppard
Anthony J. Penn Buckinghamshire Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Racal Automation Ltd
Original Assignee
Racal Automation Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Racal Automation Ltd filed Critical Racal Automation Ltd
Publication of DE3106727A1 publication Critical patent/DE3106727A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

"Verfahren und Vorrichtung zum automatischen Prüfen elektrischer und elektronischer Schaltkreise".
Die Erfindung bezieht sich auf ein Verfa ren und eine Vorrichtung für die automatische Prüfung elektrischer und elektronischer Schaltkreise. Insbesondere bezieht sie sioh auf die Prüfung von Logikschaltkreisen. Beispielsweise können das Verfahren und die Vorrichtung,die noch im einzelnen zu erläutern sind, angewandt worden zum Anlegen -von PrüfSignalen an einen Logikschartki ais und zum Bestimmen, aus dem resultierenden, vom Schaltkreis erzeugten Ausgangs^,ignal, ob der Schaltkreis richtig arbeitet, und, wenn dies nicht der Fall ist, welcher Teil fehlerhaft ist. Die zu prüfenden Logikschaltkreise können als integrierte Schaltkreise vorliegen.
Die Erfindung bezieht sich nicht nur auf die Prüfung {"Inverschaltung1 einzelner Logikschaltkreise einer Schaltungskarte, sondern auch auf die Prüfung einer vollständigen Schaltungskarte oder eines Teils derselben, wobei der Zugriff über deren Kantenanschlüsse erfolgt.
Das der Erfindung zugrundeliegende Prinzip ist im Patentanspruch 1 zusammengefaßt. Demgemäß ist ein System vorgesehen zum'Erzeugen von Prüfdaten zum Prüfen irgendeines aus einer Mohrzahl vorgegebener logischer Schaltkreise. Als Speicher dient dazu für jeden Basistypus logisch« Schaltkreise,Daten in Form einer entsprechenden Liste von Logikzuständen zu speichern, wobei jeder Logikzustand eine oder mehrere Klemmen des Log: Schaltkreises identifiziert, an denen bestimmte Eingangsdaten anzulegen sind sowie eine oder mehrere bestimmte Klemmen, ..m denen bestimmte Ausgai daten erzeugt werden müssen, wenn die logische Schaltung korrokt arbeite! Mittel sind vorgesehen zum Erzeugen von Anschlußinformationen bezüglich eines ganz bestimmten Logikschaltkreises (also eines unter den Basistypei
13Q0S6/QS1S bad original -
der gerade zu prüfen ist, wobei diese Informationen alle äußeren Bedingungen spezifizieren, die bei dem betreffenden Schaltkreis über dessen Anschlußklemmen zur Anwendung gelangen. Eine Modifiziereinrichtung dient dazu, die Logikzustände in der gespeicherten Liste für den betreffenden Logikschaltkreis zu modifizieren, in Abhängigkeit von den Anschlußinformationen, so daß schließlich die gewünschten Prüfdaten erzeugt werden.
Es liegt weiter im Rahmen der vorliegenden Erfindung ein Verfahren zum Erzeugen von Prüfdaten zum Erzeugen irgendeines aus einer Mehrzahl von Logikschaltkreisen. Das Verfahren umfaßt die folgenden Scliritte: Speichern - für jeden Basistyp der logischen Schaltkreise - von Daten in Form einer entsprechenden Liste von Logikzuständen, wobei jeder Logikzustand ein oder mehrere Klemmen des Logikschaltkreises identifiziert, an die bestimmte Dateneingänge anzulegen sind, sowie eine oder mehrere entsprechende Klemmen, an denen bestimmte Datenausgänge zu erzeugen sind, wenn die Logikschal·tung richtig arbeitet, Erzeugen von Anschlußinformationen bezüglich eines ganz bestimmten Logikschaltkreises, ausgewählt aus den Basistypen, der zu prüfen ist unter Spezifizieren irgendwelcher äußeren Bedingungen, die über die Anschlußklemmen bei dom Schaltkreis zur Anwendung gelangen oder vorliegen, und Modifizieren der Logikzustände in der gespeicherten Liste für den betreffenden Logikschalt kreis in Abhängigkeit von den Anschlußinformationen, wodurch schließlich die gewünschten Prüfdaton erzeugt werden.
Eine automatische Prüfanordnung mit den Merkmalen der Erfindung und im Zusammenhang damit, die entsprechenden automatischen Prüfverfahren werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen im einzelnen erläutert.
Fig. 1 ist ein vereinfachtes Schaltungsdiagramm eines Teils der Anordnung.
Fig. 2 ist ein Blockdiagramm der Anordnung.
Fig. 3 ist <>ine Schaltung eines bestimmten Typs einer logischen Schaltung, die mittels der Anordnung geprüft werden kann.
130068/0816
Fig. 4 ist ein i-: -haltungsdiagramm zur
i'arstellu ig d< .-i logischen Schaltl· rreises ι ich Fig. 3 in anderer Verdrahtung, wobei dargestellt ist, wie die Prüfnadeln der Anordnung die Klemmen kontaktieren.
Fig. 5 zeigt ein Schaltungsdiagranm zur Darstellung von zwei der Logikschaltkreisa gemäß Fig. 3 in Zusammenschaltung, um zu illustrieren, wie die Anordnung und die Verfahren bei der Prüfung einer Schaltkrs. karte über deren Kantenverbindungen anzuwenden sind und
Fig. 6 i:.;t ein Blockdiagramm zur Darstellung von Abwandlungen der Anordnung, damit die Prüfung einer Schaltkreiskarte über deren Kai tenanschlüsse erfolgen kann.
Wie in Fig. 1 dargestellt, umfaßt die Anordnung eine Kontaktplatte P, von der sich (in diesem Beispiel) zehn Prüfnadeln N1 bis N10, die gegeneinander isoliert sind, weg erstrecken. Die Prüfnadeln haben scharfe Spitzen, um so einen guten elektrischen Kontakt mit entsprechenden Teilen der zu prüfenden Schaltung herzustellen, wenn die Kontaktplatte P und eine Schaltkreiskarte, die die zu prüfende Schaltung trägt, in einer entsprechenden Haltevorrichtung zusammengebracht werden. Normalerweise ist für jeden Schaltkreisknoten eine Prüfnadel vorgesehen.
Jede Nadel ist über eine zugeordnete Leitung Al, A2 A10 an einen
zugeordneten Eingangsschalter und einen zugeordneten Ausgangsschalter angeschlossen. Demgemäß ist die Nadel N1 über ihre Leitung A über den Eingangsschalter IS1 und dem Ausgiingsschalter OS1 verbunden, die Nadel N2 ist über ihre Leitung A2 mit Eingangsschalter IS2 und Ausgangsschalter OS2 verbunden, usw. für die verbleibenden Nadeln. Zur Vereinfachung sind in Fig. 1 nicht alle Schalter dargestellt.
Jeder Eingangsschalter IS weist zwei Entsperrleitungen B1, B2 ... B10 bzw. C1, C2 ... C10 auf, die einzeln an eine PrüfSteuereinheit 20 angeschlossen sind. Zusätzlich sind alle Eingangsschalter IS gemeinsam an die
1 30066/06 1 6 BAD
-if- -
zentrale Steuereinheit 20 über eine gemeinsame Steuerleitung D angeschlossen, über eine gemeinsame binäre HOCH-Leitung E und eine gemeinsame binäre NIEDRIG-Leitung F.
Jeder Ausgangsschalter weist eine zugeordnete Steuerleitung GI, G2 ... G10 auf, angeschlossen an die Prüfsteiereinheit 20, sowie eine zugeordnete Ausgangsleitung H1, H2... H10, die an eine Ausgangseinheit 22 angeschlossen ist.
In Fig. 1 sind nur die Nadeln N1, N2 und N10 dargestellt und nur die Eingangs- und Ausgangsschalter und Verbindungen für diese Nadeln.
In dem Betrieb der insoweit beschriebenen Anordnung werden der zu prüfende Logikschaltkreis und die Platte P in der erwähnten Haltevorrichtung zusammengeführt, derart, daß die Prüfnadeln Kontakt machen mit zugeordneten Knoten des" Logikschaltkreises. Binärsignale werden dann an bestimmte Knoten des Logikschaltkreises angelegt über entsprechende Prüfnadeln N1, N2, N3 ... N10. Um dies durchzuführen, erregt die PrüfSteuereinheit 20 die Entsperrleitung B oder C des zugeordneten Eingangsschalters IS. Dieser Schritt als solcher erregt nicht die Prüf nadeln N1, N2, N3.. N10. Wenn danach jedoch die Leitung D momentan gepulst wird, werden diejenigen Eingangsschalter, deren Leitungen D entsperrt sind, geschaltet auf den binären Hochpegel der Leitung E, während jene Eingangsschalter, deren Leitungen C erregt sind, auf den binären NIEDRIG-Pegel der Leitung F geschaltet werden. In jedem Falle wird der entsprechende Binärpegel· übertragen über die zugeordnete Leitung A zu der entsprechenden Prüfnadel und demgemäß zu den entsprechenden Klemmen des Logikschaltkreises. Jene Eingangsschalter, bei denen weder Leitung B noch Leitung C erregt sind, reagieren nicht, wenn die Leitung D gepulst wird und ihre Ausgangsleitungen A und demgemäß die entsprechenden Prüfnadeln bleiben auf einem unbestimmten Potential.
Bei der Ausführung einer solchen Prüfung für einen logischen Schaltkreis, würden nur einige der Prüfnadeln N1, N2, N3 ... N10 in der oben beschriebenen Weise erregt werden, um auf diese Weise Eingangssignale an den Logikschaltkreis anzulegen. Eine oder mehrere der übrigen Nadeln wurden benutzt werden, um das Ausgangssignal oder die Ausgangssignale zu erfassen, die von dem Logikschaltkreis im Ansprechen auf die Eingangssignale erzeugt werden. Die Ausgangsschalter OS dieser letztgenannten Prüfnadeln wurden demgemäß geschlossen (durch Signale auf ihren Leitungen G), um so die resultierenden Ausgangssignale über die Ijeitungen H zur
130066/0616 - 5.-
— _i/MM λ!
Ausgangseinheit 22 zu übertragen, wo geprüft wird, ob diese Signale die richtigen Worte aufweisen oder nicht.
Die beschriebene Anordnung kann verwendet worden, um Logikschaltkreise zu prüfen, während sie- mit anderen Logikschaltkreisen zusammengeschaltet sind. Um zu verhindern, daß das Anlegen der Prüfsignale an den zu prüfenden Logikschaltkreis nachteilig andere Logikschalikreise beeinflußt oder beschädigt, mit welchen der zu prüfende Logikschaltkreis zusammengeschaltet ist, könn· -n die Prüfsignale, welche mittels der Prüfnadeln angelegt werden, eine extrem kurze Dauer besitzen, von beispielsweise 10 Mikrosekunden. Wie später jedoch noch erläutert wird, kann die Anordnung auch benutzt werden, eine vollständige Schaltungskarte über ihre Kantenanschlüsse zu prüfen, und in diesem Falle besteht keine Notwendigkeit für extrem kur/.e Impulsdauern.
Das Vorstehende ist eine vereinfachte Beschreibung dieses Teils der Anordnung. Hinsichtlich einer genaueren Erläuterung wird auf die GB-Patentanmeldung 34571/78 verwiesen (Veröffentlichiings-Nr. 2029032) und auf die entsprechende US-Patentanmeldung SN 69043 v.xn 23.8.1979, FR-OS 79214"IO und DE-OS 2934285.6.
Fig. 2 zeigt in Diagrammform, wie die Prüf Steuereinheit 20 selbst gesteuert wird entsprechend vorgespeicherten Prüfinformationen.
iton erkennt in Fig. 2 die Platte P mit den von ihr getragenen Prüfnadeln N1, N2 ... N10. Die Eingangsschalter IS1, IS2 ... IS10 und die Ausgangsschal ter OS1, 0S2 OS10 sind diagrammartig durch die Blöcke
26 bzw. 28 symbolisiert, und die Leitungen A1, A2 ... A10, über die sie mit den Kontaktnadeln verbunden sind, wurden nicht einzeln gezeichnet, sondern einfach als Kanal A dargestellt. In ähnlicher Weise sind die Leitungen B1, B2 ... B10, C1, C2 ... C10 und G1, G2 ... G10 von der Zentralsteuereinheit 20 zu den Eingangsschaltern IS und den Ausgangsschaltern OS nicht einzeln gezeichnet, sondern als Kanäle B, C bzw. G. Schließlich sind die Ausgangsleitungen H1, H2 ... H10 zur Ausgangseinheit 22 als ein Kanal H dargestellt.
Das System umfaßt eine Sequenzsteuereinheit 30, die unter Steuerung von Informationen in einem Speicher 32 arbeitet. In noch zu erläuternder Weise erzeugt das System im Speicher 32, ansprechend auf Eingangsinformationen zur Identifikation des zu prüfenden Schaltkreises und auf
130088/0616 BAD ORIGINAL
vorgespeicherte Informationen bezüglich des Typs des Logikschaltkreises ein Testprogramm oder eine Serie von Steuerbefehlen, welche ihrerseits die Sequenzeinheit 30 steuern. Im Ansprechen auf diese Befehle bewirkt die Sequenzeinheit 30, daß die Eingangssteuereinheit 20 bestirnte Binärpegel an bestürmte Nadeln N1, N2 NTO anlegt und die resultierenden
Binärausgänge, erfaßt durch andere Nadeln, zur Ausgangseinheit 22 überträgt. In der Ausgangseinheit 22 werden diese Binärausgänge mit Daten versehen, welche die Ausgänge repräsentieren, die von einem fehlerfreien Logikschaltkreis erzeugt werden sollten und die zur Ausgangseinheit 22 vom Speicher 32 über die Sequenzeinheit 30 übertragen werden. Im Ergebnis dieses Vergleichs erzeugt die Ausgangseinheit 22 ein Ausgangssignal auf einer Leitung 34, womit die jeweilige Prüfung identifiziert wird, die gerade an dem Logikschaltkreis durchgeführt wird, und womit angezeigt wird,ob ein Fehler festgestellt wurde oder nicht.
Der Speicher 32 bewirkt dann, daß die Eingangssteuereinheit 20 eine zweite Prüfung des Logikschaltkreises durchführt, mittels Erregung anderer Nadeln und die resultierenden Ausgänge werden verglichen in der Ausgangsleitung 22 mit frischen Daten vom Speicher 32. Wiederum erzeugt die Ausgangseinheit 20 das Prüfergebnis auf Leitung 34.
Diese Vorgänge wiederholen sich, bis der gesamte Umfang der für den betreffenden Logikkreis vorgeschriebenen Prüfungen absolviert worden ist.
Nachstehend wird erläutert, in welcher Weise das System das Prüfprograirm erzeugt, welches im Speichor 32 gespeichert ist.
Das System umfaßt einen Speicher 36, der für jeden Logikschaltkreistyp, dessen Prüfung mit der Anordnung möglbh ist, Daten speichert, umfassend eine zugeordnete Basis-Logikliste. Jede Logikliste ist eine Liste von logischen Zuständen, die den Betrieb eines Typs von Logikschaltkreis definieren. Demgemäß identifiziert jeder solche Logikzustand eine odor mehrere bestimmte Klenmcn des Lo likschaltkreises, spezifiziert ferner die Binärpegel, die an Jone anzulegen sind, identifiziert eine weitere Klenrne oder weitere Klemmen des Ijogikschaltkreises und spezifiziert dip Binürpegel, diti dort alt; Ausgang auitreten sollten, wenn der LogikschaJ tkreis richtig arbeitet. Zusätzlich identifiziert die Togikliste, welche Klemmen des Schaltkreises die Versorgungskleinnen sind.
130066/0616 bad original
Das System umfaßt ferner einen UOT-Speicher ("unit under test") 38, der Anschlußinformationen speichert bzw. ein UUr-Programm, das sich auf alle von einer Anzahl bestimmter Logik^clialtkreise, die zu prüfen sind, bezieht (z.B. alle logikschaltkreise, aus denen eine komplette Schaltungskarte besteht). Demgemäß speichert der Speicher 38 für einen bestimmten Logikschaltkreis, der einen Teil einer vollständigen Schaltungskarte beispielsweise bildet, Informationen zur Identifikation des Iogikschaltkreistyps und zur Spezifikation, wie seine Klemmen räumlich angeordnet sind, relativ zu den Nadeln N1, N2 ...N10 der Platte P. Mit anderen Worten wird die gespeicherte Information (das UUT-Programm) festlegen, welche Testnadeln in Kontakt mit der Klemme T1 des Logikschaltkreises steht, welche Testnadel in Kontakt mit der Klemme T2 stehen wird, usw. für die verbleibenden Schaltkreisklemmcn, wenn die Platte P in Verbindung mit der Schaltungskartc gebrachtvird.
In der nachfolgend im einzelnen zu erläuternden Weise benutzt das Systen die Information in den Speichern 36 und 38, um das Prüfprogramm für den Speicher 32 aufzubauen.
Das System ist normalerweise nicht fähig, das Prüfprogramm einfach durch Auslesen der relevanten Logikliste au;zubauen und einfach jede Klemmennummer aus dem UUT-Programm in die e; .tsprechende Prüfnadelnummer umzusetzen und dann das Ergebnis ii Speiche· 32 einzuschreiben. Der Grund dafür liegt darin, daß der S{-;icher 3 nur die Basislogikliste für jeden Typ von Logikschaltkreis enthält und jeder einzelne Logikschal tkreis, der zu prüfen ist, kann, hinsichtlich der Wirkungsweise durch den Schaltkreisentwerfer modifiziert worden sein, und in aller Regel wird dies auch der Fall sein, damit der Schaltkreis eine bestimmte Funktion erfüllen kann; beispielsweise können .bestimmte Klemmen zusammengeschaltet sein oder einen bestimmten, festen Potentialpegel führen. Solche Modifikationen verändern die für den Logikschaltkreis geltende Logikliste und dies bedeutet, daß die BasislogikListe, welche aus dem Speicher 36 entnommen wird, nicht ohne weiteres anwendbar ist für einen modifizierten Logikschaltkreis. Das System muß doshalb die logikliste für den bestimmten Logikschaltkreis auslesen und dann diese nicht nur dadurch modifizieren, daß die Identitäten der Klemmen des Logikschaltkreises mit den Identitäten der Prüfnadeln korreliert wird, an die diese Klemmen während der Prüfung anzuschließen sind, sondern auch die bestinmte Art und Weise berücksichtigen, in welcher die äußeren Bedingungen, die
130DSB/0616 BAD ORIGINAL ~ 8 ~
Jo —*·
bei dem Logikschaltkreis zur Anwendung gelangen, dessen Logikbetrieb modifizieren. Durch diese Einwirkungsmöglichkeit ist das System in der Lage, eine sehr große Anzahl von Anwendungsfällen logischer Grundschaltjcreistypen zu prüfen, während gleichwohl nur die Speicherung der Basislogikliste für jeden Typ von Logikschaltkreis erforderlich ist.
Das System umfaßt eine Bedieneinheit 50, mittels der die Bedienungsperson die zu prüfende Schaltungskarte identifizieren kann. Die Bedieneinheit 50 aktiviert eine Zentralsteuereinheit 52, welche bewirkt, daß der Speicher 38 den Teil des Programms ausliest, der relevant ist für den ersten zu prüfenden Logikschaltkreis auf der betreffenden Schaltungsplatte, d.h. Daten, mittels denen die Klemmen am Logikschaltkreis korreliert werden mit den zugehörigen Prüfnadeln auf der Platte P in Kontakt mit jenen Klemmen. Diese ausgelesenen Daten werden in einem Speicher 54 abgelegt. Der Speicher 54 speichert demgemäß die Klemmennumrrern in numerischer Reihenfolge und speichert auch für jede Klemme die Nummer der entsprechenden Prüfnadel. Wo zwei oder mehr der Klemmen des Logikschaltkreises in Wirklichkeit miteinander zusammengeschaltet sind, abhängig von der jeweils zu prüfenden Schaltungsbauart, werden die im Speicher 38 gespeicherten Daten und demgemäß die in den Speicher 54 eingeschriebenen Daten jede dLeser Klemmen mit derselben Testnadel assoziieren (weil wie klar ersichtlich, nur ein Eingangs schalter IS oder ein Ausgangsschalter OS betätigt zu werden braucht, um Binärsignale von beiden oder allen zusammengeschalteten Klemmen einzugeben oder zu entnehmen) . Wenn in der jeweiligen, zu prüfenden Schaltungskonfiguation bestiiimte Klemmen des Logikschaltkreises auf festliegenden Versorgungspotentialen gehalten werden, entsprechend Binär-HOCH- oder NIEDRIG-Pegeln, so wird auch diese Information im UUT-Programm gehalten. Schließlich ist jeder Klemme, die im zu prüfenden Logikschaltkreis abgeklemmt ist, keine Prüfnadelzahl im UUT-Programm zugeordnet. Aus der resultierenden Liste von Prüf nadelidentitäten kann das System demgemäß bestimmen, welche der Klemmen zusammengeschaltet sind, welche auf einem festen Versorgungspotential entsprechend Binär-HOCH-Pegel gehalten sind, welche auf einem festen Versorgungspotential entsprechend Binär-NIEDRIG-Pegel gehalten sind und welche abgeklemmt sind, und auch diese Information wird in Speicher 54 abgespeichert.
130086/0616
BAD ORIGINAL
3105727
Die Zentralsteuereinheit 52 beginnt dann, aus dem Speicher 36 die Logikliste auszulesen, betreffend den Logikschaltkreistyp, der geprüft wird. Wie erläutert, besteht die Logikliste aus einer Liste von logischen ZusSnden, und die Daten bezüglich des ersten dieser Zustände werden aus dem Speicher 36 ausgelesen unter Identifikation der Binär-Pogol, die an bestimmte Klemmen des Logikschaltkreisos anzulegen sind und der resultierenden Binär-Pegel, die an einer oder mehreren anderen Klemmen erzeugt werden sollten. Die aus dem Speicher 36 für den ersten Logikzustand ausgelesenen Daten werden dann verglichen mit den Daten in dem Speicher 54, um so zunächst die Kl< imienidentität in entsprechende Prüfnadel Identität umzusetzen und danach irgendwelche Verbindungen zwischen den Klemmen des zu prüfenden Logikschaltkreises zu berücksichtigen, weitei alle äußeren Anschlüsse an feste Vt-rsorgungspotentiale und alle fehlenden Verbindungen (abgeklemmte Klemmen). Falls demgemäß beispielsweise einer der Logikzustände in der Logiklistc· zwei unterschiedliche Binärpegel erfordert, die an zwei Klemmen des Lojikschaltkreises anzulegen sind, welche in Wirklichkeit miteinander in dem :u prüfenden Iogikschaltkreis zusammsngeschaltet sind, kann logischerweis·· dieser bestimmte Logikzustand nicht existieren, und dies wird erfaßt du^ch den erwähnten Vergleich. Wenn in ähnlicher Weise ein bestimmter Logikzustand erfordert, daß eine der Klemmen auf Binärpegel HOCH gesetzt wird, diese Klemme jedoch in Wirklichkeit an einem festen Versorgungspotential liegt, durch welches sie auf binär NIEDRIG gehalten wird, bei dem bestirnten zu prüfenden Logikschaltkreis, dann kann auch dieser bestimmte Logikzustand nicht existieren, und auch dies wird wiederum durch den erwähnten Vergleich erfaßt. Die Daten bezüglich jener Logikzustände, die ausgeführt werden können, werden in den Speicher 32 eingegeben, um Teil des Prüfprogramms zu werden.
Wenn das vollständige Prüfprogramm in dieser Weise in Speicher 32 eingespeichert ist, kann dann die Sequenzeinheit 30 die festliegenden Logikzustände auf den Logikschaltkreis einwirken lassen.
Es ist nicht erforderlich, daß die wirklichen Logikzustände unmittelbar angelegt werden. Demgemäß könnte der Speicher 32 irgendeine geeignete Form aufweisen (z.B. ein Scheibenspeicher), der es ermöglicht,-die Daten in der erläuterten Weise zu erzeugen und so zu speichern, daß sie bereitstehen für spätere Verwendung in Verbindung mit dem eigentlichen Prüfgerät. Das letztere könnte dann vollständig getrennt sein, hätte jedoch
BAD ORIGINAL " 10 "
130066/0616
sein, hätte jedoch einen entsprechenden Dateneingang, um die Prüfinrormationen auszulesen, wenn die richtigen Iogikzustände anzulegen wären.
Die Arbeitsweise des Systems wird nachstehend in größeren Einzelheiten erläutert unter besonderer BeHugnahne auf ein bestimmtes Beispiel.
Fig. 3 zeigt das Schaltungsdiagramm eines bestimmten Logikschaltkreises, der in diesem Falle aus vier Zwei-Eingangs-NAND-Gattem besteht.
Die 14 Klemmen T1, T2 T14 werden an den NAND-Gattern in der Figur
identifiziert und umfassen die Klemmen T7 (das Null-Volt-Versorgungspotential entsprechend binär NIEDRIG) und T14 (das +V-Versnrgungspotential entsprechend binär HOCH) . Die nachfolgende Tabelle A zeigt die Logikliste für den Logikschaltkreis. In der Logikliste sind 16 Logikzustände aufgeführt, vier für jedes Gatter. Jeder Logikzustand identifiziert die betreffenden Klemmen und gibt in Klammern die Binärpegel an (H für binär hoch), L fir binär NIEDRIG), die an zwei der Klemmen anzulegen sind, und den Binärpegel, der an der dritten Kleime erzeugt werden muß (wenn der Logikschaltkreis richtig arbeitet.
Tabelle A
,Logikzustandsnummer
Eingänge
BAD
Versorgungsspannungen: - T7 OV; Τ14 +V
Zum Vergleich zeigt die Fig. 4 einen Logikschaltkreis des in Fig. 3 dargestellten Typs, doch in räumli c her Verschaltung auf einen Schaltungskarte. Der Logikschalt]·.reis ist hier mit dar gestrichelten Linie umrahmt und insgesamt mit ioo bezeichnet. Die Prilfnadeln, die in Kontakt mit den verschiedenen Klemnen gelangen, sind in Fig. 4 von Kreisen umschlossen dargestellt. Die unten angegebene Tabelle B ist demgemäß ein Teil des üUr-PrüfprogramnB, gespeichert in dem Speicher 38 (Fig. 2). Die Tabelle zeigt für jede der Klemnen T1,T2... T14 des zu prüfenden Logikschaltkreises die Identität der entsprechenden Prüfnadel N1, N2...N1O, an die sie angeschlossen ist. Wo eine KlernrtE (in diesem Beispiel T8) vollständig unangeschlossen bleibt, speichert das UUT-Prüfprogramm "NEIN1!, da an diese Klemme tatsächlich keine Nadel angeschlossen ist. Wo eine Kleimt? (z.B. T4) auf dem festen Versorgungspotential entsprechend Binär hoch gehalten wird in dem hier zu prüf endei ausgeführten Schaltkreis oder wo eine Klemme auf dem festen Versorgungspotential entsprechend binär niedrig gehalten wird, wird der Klenite die gleiche NadelnuimEr zugeordnet wie für die Versorgungskiemma, die dauernd auf diesem Potential liegt; demgemäß wird T4 bzw. T14 in diesem Beispiel dieselbe NadelnuimEr zuzuordnen sein. Auf diese Weise identifiziert das OJr-Prüfprogremm, welche Klemmen unangeschlossen sind und welche auf festgelegten Binärpegeln liegen.
- 12 -
BAD ORIGINAL 1300Θ6/0816
->2 Tabelle B
Kleirare
I
Prüfnadelidentität gemäß Speiche
rung im UUT-Programn
II
Tl
T2
T3-
TA
T5
T6
T 7
T8
T9
TlO
TIl
T12
T13
TlA
Nl
Nl
N?.
N9
N 3
K 4
NlO
Nein
N 5
N 6
Nl
N7
N 8
N 9
I
Wie oben erläutert, wird der entsprechende Teil (in der Form der oben wiedergegebenen Tabelle B des UOT-Prüfprograimis aus Speicher 38 ausgelesen und in den Speicher 54 eingegeben, um einen Teil einer Tabelle C zu bilden, die weiter unten folgt (Tabelle C wird rtiehrereMale wiederholt, entweder vollständig oder in Teilen, und jede Wiederholung wird identifziert als Tabelle C/1, Tabelle C/2... . Wo nur ein Teil der Tabelle wiederholt wird, wird dieser Teil identifiziert unter Bezugnahma auf die Zeilen-und Spaltennunmern der Tabelle. Dasselbe gilt für die später erläuterten Tabellen D und E.
- 13 -
1300S6/0818
BAD ORIGINAL
Al - y, -
TABEIlE C/1
I II III IV I V VI !
I
Zeilen- Kleitma Prüf Spezial- Lstzter I erfordsrl.
nr. nadel bodingungen Zustand Γ la. Ullis Ufci J.
Zustand
I Tl Nl
1 II T 2 Nl
1 iij T 3 N2
ι IV TA N9
V T5 N 3
! vi T 6 N l\
VIl T 7 NlO
VIII T8 NO
IX T9 N5
X TlO N6"
XI TH Ml
XII T12 N7
XIII T13 N8
XIV ΊΊ4 ΙΪ9
Die Ausleseeinheit 56 (Fig. 2) liest dann nacheinander jeden Eingang in Spaltelliter Tabelle C aus und vergleicht mit den verbleibenden Daten der Spalte III, um nach anderen Eingängen mit derselben Identität zu suchen. Wenn solche gefunden werden, speichert die Ausleseeinheit 56 in Speicher 54 in Symbol ("IJ") , um anzugeben, daß die betraffende Prüfnadel, die in Spalte III aufgelistet ist, mit mindestens einer weiteren Prüfnadel verbunden ist. In ähnlicher Weise führt während dieses Schrittes die Ausleseeinheit 56 eine überprüfung dahingehend durch, ob die ausgelesene Prüfnadelidentität "NEIN" ist. Falls dies der Fall ist, speichert die Ausleseeinheit 56 ein Symbol "NC" im Speicher 54 zur Anzeige dafür, daß die betreffende Nadel in Spalte III nicht angeschlossen ist.
-14 -
BAD ORIGINAL
Die Zentralsteuereinheit 52 liest dann die in dem Logikiistenspeieher 56 enthaltene Information aus, die angibt, welche der Klerraien des zu prüfenden Logikschaltkreises die Versorgungskleiranen sind. Die Ausleseeinheit 56 identifiziert dann, welche Klemren (z.B. T4) mit den Versorgungskleimen verbunden sind und hält jede Nadel fest mit dem Syitbol "ΊΗ" bzw. "TL", je nachdem, ob sie von der Stromversorgung her auf binär hoch oder binär niedrig gehalten ist. Auf diese Weise baut die Ausleseeinheit 56 eine vierte Spalte, nämlich die Spalte IV der Tabelle C auf, die in dem betreffenden Beispiel, das hier betrachtet wird, demgemäß die folgende Form besitzt:
TABELLE C/2
I I ί TII IV
I
ί IH
Zeilen- · Klemme Prüf I
Spezielle
nr. nadel Bedinqunqen
I TL HL LI
II τ·; NL LI
I
LU Ί 5 ϊ!2
IV ·:■'. Π 9 Ti! '
V ';■"' l!3
VI Ί'> M
VLI T 7 MLO
VIII Tc) NO NC
IX :!5
X Tin IJf)
Xl -; 11 ti L LL
XlI . ι.'. N 7
XIII ■ I J N.'3
XlV . 1Λ Ni)
-15 -
130066/0616
BAD ORIGINAL
Die Zentralsteuereinhalt 52 liest dann die Logikzustände der Logikliste gemäß Tabelle A nacheinander aus und vergleicht sie mit der Information im Speicher 54, um so das Prüfprogramm für die Einspeicherung im Speicher 32 zu erzeugen. Dieser Vorgang umfaßt dan Aufbau von zwei weiteren Spalten, nämlich den Spaltern V und VI für die Tabelle C im Speicher 54, wie nun erläutert wird.
Die Spalte V listet für jede der in Spalte III identifizierten Prüf nadeln den letzten Zustand dieser Nadeln auf, d.h. ihren Zustand (ob auf Binär-HOCH-Pegel, auf Binär- NIEDRIG-Pegel oder angeschlossen zum Auslesen eines Binärausgangs von dem Logikschaltkreis) während der unmittelbar vorangehenden Logikprüfung. Die Spalte VI listet den neuen Zustand auf, erforderlich für jene Nadel während des nun anzulegenden Logikzustands.,
Demgemäß werden die Spalten V und VI anfänglich leer sein.
Wie in Tabelle A dargestellt, erfordert der erste Logikzustand der Logikliste, daß die Klemmen T1 und T2 auf ainm Binär- HOCH-Pegel gehalten werden und die Klertme T3 den Ausgang erzeugt (der hier binär NIEDRIG sein sollte). Die Zentralsteuereinheit 52 speist demgemä3 diese Information in Spalte VI der Tabelle C ein wie folgt:
II
Klemms
TABELLE C/3 V
Letzter
Zustand
VI
Erforderl.
letzt.Zustand
I
•Zeilen-
nr.
Tl
Tl
T3
III
Prüf
nadel
IV
Spezielle Be
dingungen
Ί H
H
OP(L)
i
I
II
III
i i
Nl
Nl
N2
I -J
LT
LI

I
Das Synfool "OP (L)" zeigt an, daß die betreffende Nadel hier als Ausgangsnadel 'benötigt wird und der erwartete Logikpegel niedrig ist; in ähnlicher Weise zeigt "OP(H)" an, daß die betreffende Nadel eine Ausgangsnadel sein soll und der erwartete Logikpegel hoch ist.
-16 -
130068/061
BAD ORIGINAL
Beim Eingeben der Information in den Speicher 54 zum Erzeugen der Spalte VI übeprüft die Zentralsteuereinheit 52 die zugeordnete Information in Spalte IV, bei der die Synfoole "LI" anzeigen f daß die Klenmen T1 und T2 miteinander gekoppelt sind. Da jedoch dieser Logikzustand erfordert, daß beide Kiemen auf demselben Binärpegel· (H) liegen sollen, ist dies eine zulässige Voraussetzung.
Aus den Informationen in Spalten III und VI dar Tabe^e C/3 kann die ZentralsteuaxeLnheit 52 damgemäß die Prüfdaten für die erste Prüfung (Prüfung Nr. 1) aufbauen, d.h. den ersten Logikzustand, der an den betreffenden zu prüfenden Logikschaltkreis anzulegen ist, und dies wird eingegeben in den Speicher 32. Der Speicher 32 speichert das tatsächliche Testprograirm (z.B. in Etorm von imemcnischen Codes), was in Form einer Tabelle D wiedergegeben werden kann, von der die erste Zeile nachstehend wiedergegeben ist:
TABELLE D/1
I
Zeilen-Nr.
II
Prüf-Nr.
III
Eingänge
IV
Ausgänge
I
I
i
1 NI(H)
N2(L)
Die Zentralsteuereinheit 52 überträgt dann die Informationen aus Spalte VI der Tabelle C/3, enthalten im Speicher 54, in Spalte V und liest den zweiten Logikzustand aus der Logikliste (Tabelle A) in Spalte VI ein. Dies erzeugt lie Tabelle C/4, wie folgt:
- 17 -
130066/0616
BAD ORIGINAL
-YJ-TABELLE C/4
I II III IV V VI
Zeilen-
Nr.
Klemme Test-
nadel
Speziell.
Bedingungen
Letzter
Zustand
Erforderlicher
letzter Zustand
I T1 N1 LI fl L
II T2 N1 LI H H
III T3 N2 OP(L) OP(H)
Die Zentralsteuereinhext 52 vergleicht dann die Daten in Spalte VE mit denen in Spalten IV und V. iäeser Vergleich ergibt, daß die Klemmen T1 und T2 auf zwei unterschiedlichen Binärpegein liegen sollen. Demgemäß kann dieser Logiiczustand nicht existieren, weil beide Klemmen miteinander in der Schalt oreiskarte verbunden sind. Deshalb wird kein entsprechender Eingang in deλ Speicher 32 vorgenommen,und die Spalte V bleibt unverändert.
Die Zentralstßuereinheit 52 Liest nun den dritten Logikzustand aus der Logikliste Tabelle A in dan Speicher 36 ein und plaziert ihn in Spalte VE der Tabelle C wie folgt:
TABELLE C/5 II Ill IV V VE Λ
I
I
y
KlemoB Test
nadel
Speziell.
Bedingungen
Letzter
Zustand
Erforderlicher
letzter Zustand
I T1 N1 LI H L
Zeilen-
Nr.
T2 N1 LI H L
I T3 N2 - OP(L) OP(H)
II 1
I
I ....... .1 _ .
III
ι s
- 18 -
BAD ORIGINAL
-VS,-
Wiederum vergleicht die Zentralsteuereinheit 52 die Information in den verschiedenen Spalten von Speicher 54. Dieser Binärvergleich zeigt, daß die Nadel N1 auf binärem Pegel niedrig zu halten ist. Dieser Logikzustand ist demgemäß ohne weiteres möglich, und die Zentralsteuereinheit 52 gibt die Prüfdaten für diesen Logikzustand in den Speicher 32 unter Erzeugung weiterer rtnoncnischer Codes für das Prüfprogramm in diesem Speicher, was ausgedrückt werden kann durch eine zweite Zeile für die Tabelle D in diesem Speicher wie folgt:
TABELLE D/2
I
Zeilen-
Nr.
II
Test-
Nr.
III
Eingänge
IV
Ausgänge
I
II
1
2
N1 (H)
N1(L)
N2(L)
N2(H)
Gleichzeitig überführt sie die Informationen aus Spalte VI in Spalte V der Tabelle C/5 und liest den vierten Loqikzustand aus der Wahrheitstabelle im Speicher 36 aus und plaziert diese Daten in Spalte VI der Tabelle C in Speicher 54 wie folgt:
TABELLi. C/6
I II III IV V VI
Zeilen-
Nr.
Klemme Test-
Nadel
Spezielle.
Bedingungen
Letzter
Zustand
Erforderlicher
letzter Zustand
I T1 N1 LI L H
II T2 N2 LI I. L
III T3 N2 - OP(H) OP(H)
130066/0616
BAD ORIGINAL
310672Ί
Die Zentralsteuereinheit 52 stellt dann sofort fest, daß dieser Logikzustand nicht möglich ist, weil er nämlich erfordern würde, daß zwei miteinander verbundene Klemmen T1 und T2 auf unterschiedliche Binärpegel gebracht werden. Demgemäß erfolgt keine Eingabe in den Speicher 32 und Spalte 5 bleibt unverändert, und die ZentralSteuereinheit 52 liest den 5. Logikzustand aus der logikliste im Speicher 36 aus und gibt diese Information in Spalte 6 der Tabelle C, in Speicher 54, ein wie folgt:
TABELLE C/7
II - III IV V , VI
iteilen-
Nr.
Klemme Test
nadel
Spezielle
Bedingungen
I
Letzter
Zustand
Erforderlicher
letzter Zustand
I T1 N1 LI L
II T2 N1 LI L
III T3 N2 - OP(H)
IV T4 N9 TH H
V T5 N3 - H
VI T6 N4 - OP(L)
Die Zentrais teuere inheit E>2 vergleicht nun die Informationen in den verschiedenen Spalten der Tabelle C und stellt demgemäß fest, daß diese Prüfung durchgeführt werden darf. Obwohl die Klemme T4 auf ein positives Versorungspotential geklemmt ist, ist der Logikzustand dieser Prüfung möglich, weil er erfordert, daß die Klemme auf eben diesen Pegel gebracht wird. Demgemäß gibt die Einheit 52 die Prüfdaten in Tabelle D, im Speicher 32, wie folgt ein:
- 20 -
130068/061 ß
BAD ORlGJNAL
-2Q-.
TABELLE D/3
I
Zeilen-
Nr.
II
Prüfung Nr.
III
Eingänge
IV
Ausgange ]
i
5
I 1 KM (H) N2 (L)
II 2 N1 (L) N2 (H)
III 3 N3(H) N4(L)
Die Zentralsteuereinheit 52 überführt nun die Informationen aus Spalte VI der Tabelle C/7 in Spalte V und liest den sechsten Logikstand aus dor Logikliste im Speicher 36 auf und in die Spalte VI wie folgt ein:
TABELLE C/8
I II III IV V VI
Zeilen-
Nr.
Klemme Test
nadel
Spezielle
Bedingungen
Letzter
Zustand
Erforderlicher
letzter Zustand
I T1 N1 LI L
II T2 N1 LI L
III T3 N2 - OP(Il)
IV T4 N9 TH H L,
V T5 N3 - H II
VI T6 N4 - OP(L) OP (H)
Die Zentralsteuereinheit 52 stellt fest, daß dieser Logikzustand nicht iriörrlich ist. weil er erfordern würde, daß Klömme T4 auf Binär-NIEDRIC-Pegel gehalten wird, während diese Klemme in Wirklichkeit auf den binären Pegel HOCH geklemmt ist. Demgemäß erfolqt keine Eingabe in den Speicher 32. Dasselbe trifft für den siebenten Logikzustand aus der Logikliste zu.
130066/0616
- 21 -
BAD ORIGSNAL
Der achte Logikzustand aus der Logikliste, Speicher 36, wird nun in Spalte 6 der Tabelle C wie folcit eingelesen·
TABELLE C/9
I II III IV V VI
Zeilen-
Nr.
Klemme Test
nadel
Spezielle
Bedingungen
Letzter
Zustand
Erforderlicher
letzter Zustand
I T1 N1 LI L
II T2 N1 LI L
III T3 N2 OP (H)
IV T4 N9 TH H H
V T5 N3 - U L
VI T6 N4 - OP(L) OP (H)
Die Zentralsteuereinheit 52 wird feststellen, daß dieser Logikzustand möglich ist und es erfolgt eine entsprechende Eingabe in den Speicher 32 wie folgt:
TABELLE D/4
I II III IV
Zeilen,-
Nr.
Prüfung Nr. Eingänge Ausgänge
I 1 N1 (H) N2(L)
II 2 NKL) N2 (H)
III 3 N3(H) N4(L)
IV 4 N3(L) N4 (H)
BAD QRIQIN AL
130068/0616
- 32 -
Die Zentralsteuereinheit 52 liest nun den neunten Loqikzustana aus der Logikliste, in Speicher 36, in Spalte VI der Tabelle C/9 ein und überführt die vorher in Spale VT befindliche Information in Spalte V wie folgt:
C/10
I II III IV V VI
Zeilen- Klemme Test Spezielle Letzter Erforder!icher
Nr. nadel Bedingungen Zustand letzter Zustand
I T1 N1 LI L
II T2 Nl LI L
III T3 N2 - OP (H)
IV T4 N9 TH H
V T5 N3 - H
VI T6 N4 - OP(L)
VII T7 N10 TL
VIII T8 NO NC OP(L)
IX T9 N5 - H
X T10 N6 II
Die Zentralsteuereinheit 52 stellt fest, daß der binäre Ausgang auf Klemme nicht gemessen werden kann, weil Spalte 4 anzeigt, daß kein Anschluß vorliegt (ISKZ). Gleichwohl wird die ".entrulsteuereinhoit die Eingangsprüfdaten für diesen Logikzustand in den Si eicher 32 eingeben, weil die Eingänge die nachfolgenden Logikzustande becii.flüssen könnten, doch erfolgt keine Eingabe von Ausgangsdaten in den Sp; iche>- 32.
Dieser Vorgang wird in der gleichen, allgemeinen Woisc fortgesetzt und braucht nicht weiter beschrieben zu werden. Nach seiner Beendigung repräsentieren die mnemonischen Kodes dos Prüfprogramms im Speicher 32 die folgende Information:
130 0 66/0616
BAD ORIGINAL
TABELT. i D/5
I II in IV
Zeilen-
Nr.
Prüfung Nr. EL.gängf? Ausgänge
I 1 N1 (H) N2 (L)
II 2 N1 (L) N2 (H)
III 3 N3 (H) N4(L)
IV 4 N3(L) N4 (H)
V 5 N5 (H) ,116 (H) -
VI 6 N5(L),N6(H) -
VII 7 N5 (L) ,N6 (L) -
VIII 8 N5(Ii) -N6fL) -
IX 9 N7(li),N8(H) N1 (L)
X 10 N7C,),N8(H) N1 (H)
XI 11 . N7( i),N8(L) NI (H)
XII 12 N7(h),N8(L) N1 (H)
In der beschriebenen Weise können die Daten dann verwendet werden, entweder sofort oder irgendwann später, damit die Prüfanordnung die Prüfungen ablaufen lassen kann.
Un den Betrieb des Systems zu vereinfachen, kann die Sequenzeinheit 30 (Fig.2) so ausgebildet werden, daß im Ansprechen auf Daten,die eine neue Logikprüfung bei einem bestimmten Schaltkreis repräsentieren, sie die Bedingungen aufrecht erhält, die während der unmittelbar vorangehenden Prüfung vorlagen, falls keine anderen Befehle über tagen werden.
Das bedeutet demgemäß, daß die Informationen gespeichert in Speicher 32 (Tabelle D) nur dann eine neue Eingabe erforderlich machen, wenn der erforderliche Zustand (binär HOCH, binär NIEDRIG oder Ausgangsdaten) abweicht von dem Zustand, der während der unmittelbar vorhergehenden Prüfung bei einer bestimmten Prüfnadel vorgelegen hatte. Das oben beschriebene Verfahren kann angewandt werden bei der Prüfung aller Typen und Ausführungsformen von logischen Schaltkreisen, und der hier im einzelnen beschriebene Vorgang bezog sich nur auf eine als Beispiel ausgewählte Schalt
13 0066/0816
Fig. 5 dient dazu, darzustellen, wie die bereits beschriebene; Anordnung nicht nur verwendet werden kann, ein Prüfprogramm zum Prüfen einzelner Lcgikschaltkreise auf einer Schaltungskarte zu cntwikkeln, sondern auch dazu, die Kodes eines vollständigen Prüfprogramms zum Prüfen der gesamten Schaltungskarte über ihre Kantenanschlüsse 7<i erzeugen. Als Beispiel zeigt Fig. 5 zwei Logikschaltkreise, jeder in der in Fig. 4 dargestellten Ausführung, die zusammengeschaltet sind und aus Gründen der Vereinfachung hier als eine komplette Schaltungskarte bildend angesehen werden (obwohl in der Praxis natürlich eine komplette Schaltungskarte normalerweise zahlreiche Logikschaltkreise enthalten würde) . Wie in Fig. 5 gezeigt, ist der eine Logikschaltkreis mit 100, der andere mit 102 bezeichnet,und Fig. 5 zeigt auch die Kantenanschlüsse E1 bis E15.
Im Betrieb würde die bereits erläuterte Anordnung zunächst jeden dor beiden Logikschaltkreise 100, 102 getrennt betrachten und würde die oben beschriebene Prozedur an jedem von ihnon individuell durchführen, d.h. sie würde die Kodes für das Prüfprogramm für jeden der Logikschaltkrcise getrennt erzeugen, als wenn jeder von ihnen in der Schaltungskonfiguration der Karte zu prüfen wäre. Diese Prozedur würde jedoch ausgefülirt unter Zuordnung imaginärer PrüfnadelnumR'orn zu den verschiedenen Klemmen jedes Logikschaltkreises. Das liegt daran, daß das Ziel darin besteht, die Karte als Ganzes zu prüfen unter Verwendung ihrer Kantenanschlüsse, anstatt jeden Logikschaltkreis getrennt zu prüfen in der Karte,und deshalb besteht keine Notwendigkeit, in der praktischen Durchführung die Prüfnadeln dem Logikschaltkreis anzuschließen. Andererseits ist die Zuordnung der iiraginären Prüfnadelnummern zu jeder Klemme ein bequemer Weg,der Anordnung die verschiedenen Verbindung anzugeben, welche jeden Logikschaltkreis beeinflussen und ermöglicht, daß die Anordnung, die bereits erläutert wurde, bequem mit demselben UuT-Frogramm verwendet werden kann, wie? Vs für die Prüfung der einzelnen Logikschaltkreise in ihrer Zusammenschaltung verwendet wurde, plus zusätzlich einer Definition, welche angibt, welche Ifadel jeweils an jeden Kantenanschluß durchverbunden ist.
Nachdem das Prüfprogramm für jeden der beiden Logikschaltkreiso auf diese Weise erzeugt worden ist, wird jedes Prüfprogramm in dem Speicher 32 nach Fig. 2 abgespeichert. Ji-dos Prüfprogramm kann in Form von mnomo-
6/061S BAD ORIGINAL
310672'
nischen Kodes vorliegen, doch jedes kann auch repräsentiert worden als eine Tabelle derselben Form wie Tabelle D/5, obwohl der Inhalt natürlich nicht identisch ist. Wie in Fig. j gezeigt, liest die Anordnung dann jedes der beiden Prüfprogramme aus und gibt es in einen zugeordneten Zwischenspeicher 104 b^w. 106 .-in. Die Anordnung umfaßt eine Verarbeitungseinheit 108, die dann ihrerseits jeden der Logikzustände, anzuwenden auf Logikschaltkreis 102, untersucht und deshalb die Kodes bezüglich jedes dieser Logikzustände aus dem Speicher 106 ausliest. Die Verarbeitungseinheit 108 betrachtet dann die geforderten Eingangsbedingungen für den ersten der Logikzustände, anzuwenden bei Logikschaltkreis 102, und bestimmt, unter Bezugnahme auf die Information in Speicher 104, dio notwendigen Ausgänge, die vom Logikschalt kreis 100 her benötigt werden. Dem folgend bestinmt dann die Verarboitungseinheit 108 die zugehörigen, notwendigen Eüigangsbedingungon für den Logikschaltkreis 100, um dio betreffenden Ausgangsbeuingungen hervorzurufen.
Nachdem so die erforderlichen Eingangsbedingungen für den Logikschalt kreis 100 festgelegt worden sind, damit ein bestimmter Ausgangszustand des Logikschaltkreises 102 erzeugt wird, kann die Verarbeitungseinheit 108 diese Informationen in solche Informationen umwandeln, entsprechend den Identitäten der Kantenanschlüsse E1 bis E15. Diese Informationen werden in einen Ausgangsspeicher 110 übertragen und repräsentieren demgemäß ein Kantenanschluß-Prüfprogramm, d.h. ein Programm, das eine Serie von Prüfungen definiert, von denen jede bestimmte ninäroingnnqo erforderlich macht, die an bestimmte Kanfcenanschlüsso anzuleuon sind sowie andere Kantenanschlüsse definiert, bei denen ein daraus resultierender Ausgang oder Ausgänge anstehen sollten und die Binärpegel des betroffenden Ausgangs bzw. der betreffenden Ausgänge.
Ein ausgewähltes Beispiel soll betrachtet worden.
Die Verarbeitungseinheit 108 beginnt mit der Suche nach einer Prüfnade festgelegt im Speicher 106, derart, daß eine Ausg.ingst>edingung erzeugt wird und die außerdem angesclilossen ist an einen Kantenanschluß. Beispiel weise wäre eine der Eingaben im Speicher 106 für Gatter 112B des Logik'-schaltkreises 102 wie folgt:
- 26 -
130066/061S
50 -
- 26 - K/1
TABELLE Ausgangsbedimjungcn
Einganqsbedingungen N22 (L)
N21 (H)1- N2(H)
Diese Information wird aus dem Speichor 106 durch die Verarboitunqseinheit 108 ausgelesen, die dabei feststellt, daß die Nadel ft"22 an einem Kantenanschluß liegt (E11). Die Einheit 108 betrachtet einzeln alle Eingangsbedingungen für diese Eingabe in Tabelle E/1.
Als erstes wird sie demgemäß die Eingangstxjdincjung N21 (H) betrachten und nach eirn r Ausgangsbedingung suchen, die N21(H) hervorruft. Im einzelnen wird die Verarbeitungseinheit 108 feststellen, daß der Speicher 106 eine Eingabe speichert (bezüglich eines bestimmten Logikzustandes von Gatter 118B) wie folgt.
E/2
Eingangsbedingungen AiiSgangsbedingungcn i
N4(L), N26(L) N21(H)
Deshalb kann die Verarbeitungseinheit 108 für N21(H) in der Tabelle E/1 die nächstfolgenden Bedingungen substituieren, nämlich N4(L), N26(L), um so die Tabelle E/3 zu erzeugen:
TABETvE E/3
EingangsLiedingungen Au sgangsbedingungen N4(L), RiO(L), N2(H) N22 (L)
Die Verarbeitungseinheit", erkennt nun, daß N26 an einem Kantenanschluß (E8) angeschlossen ist und nicht weiter betrachtet zu worden braucht. Sie überprüft nun das Prüfprograrm, gespeichert im Speicher 104, am die Eingangsbedingungen zu erfassen, die erforderlich siLnd, um Kl(L) zu erzeugen und wird erkennen, daß einer der Logiksustäride, anlcxibar an Gatter 114A, der folgende sein wird:
- 27 -
130066/0618 BAD OR.G.NAL
TABELr,;: ε/4
Eingangsbedingungen Ausgangsbed ingungen N3 (H) , N9 (H) N4 (L)
Die Verarbeitungseinhoit substituiert demge:iäß N3 (II), N9(H) für N4(L) in Tabelle E/3 und ergibt:
tabelle e/5
Eingangsbedingunqcn Aus, jangsbedingungen N3(H), N9(H), N26(L), N2 (H) N22 (L)
Die Verarbeitungseinheit 108 erkennt nun, daß die Nadeln N3 und N9 beide an Kantenanschlüssen liegen (nämlich E3 bzw. E10) ebenso wie N26 und betrachtet nun die zweite der Eingangsbedinqungen in Tabelle E/1, d.h. N2 (H). Im einzelnen untersucht die ^'tararbei1 ungscinheit 108 die Bedingunges im Logikschaltkreis 100, die zu N2( ) führer, und erkennt, daß einer dieser Logikzustände angelegt an Gatter 11 A ist:
TJvBELLE E/6
Eingangsbedingungen Ausgangs!* -dingi mgon N1 (L) N2 (II)
Demgemäß substituiert die Verarbeitungseinheit 108 N1 (L) für M2(II).
Die Verarbeitungseinheit 108 hat demgemäß die Tabelle E/1 neu geschrieben wie folgt:
TABELLE E/7
Eingangsbedingungen Ausgangsbedingungen N3(H), N9(H), N26(L), N1(L) N22(L)
- 28 -
1 30066/061 S BAD ORiG.NAL
Die Verarbeitungseinheit 108 erkennt nun, daß die Prüfnadel· NI an einen Kantenanschluß angeschlossen ist (E1) und kann nun die Tabelle E/7 in eino Tabelle, nämlich Tabelle F, umsetzen, ausgedrückt in Kantenanschlüssen anstatt Prüfnadeln wie folgt:
TABELLE F
Eingangslxxl ingungc-n Ausgangsbedingungen
E3(H), EIO(H), E8(L), E1 (L) EH(L)
Die Verarbeitungseinheit 108 speichert demgemäß im Speicher die mnemonischen Kodes, welche die Informationen aus Tabelle F repräsentieren. Diese Informationen repräsentieren natürlich nur einen der zalilreichen Logikprüfvorgänge, die an der vollständigen Schaltungskarte auszuführen sind unu im Wirklichkeit nur eine der mehreren logischen Prüfungen, die sämtlich die Bedingung E12(L) ergeben würden.
1300 »3 6/0616 BAD ORIGINAL

Claims (12)

  1. Patentansprüche
    ' 1./ Verfahren zum Erzeugen von P üfdaten (Tabrlle D) zum Prüfen eines einer Mehrzahl von Logikscha tkreiser (10'), gekennzeichnet durch die Schritte
    Speichern, für jeden der Basi stypen < -s Loqikschaltkreises, von Daten in Form einer entsprecher len Liste (Tatelle A) von Logikzuständen, wobei jeder Logikzustanc: eine oder mehrere bestimmte Klerrmen (z.B. T1) des Logikschaltkreises (100) identifiziert,an denen bestimnte Dateneingänge anzulegen sind, sowie eine oder mehrer Klemmen (z.B. T3) identifiziert, an denen l«*stimmt<. Datenausgänge zu erzeugen sind, wenn der logikschaltkreis (100) richtig arbeitet,
    Erzeugen von Anschlußinformationen (1 ibell<-> C) bezüglich eines bestimmten Logikschaltkreises (100) von eii -r dt-r Basistypen, der zu prüfen ist, und Spezifizieren aller äußeren Anschlüsse, die an diesen Schaltkreis (100) mittels seiner Klemmen (z.B. Ti, T2) anzulegen sind und
    Modifizieren des Logikzustandes in der gespeicherten Liste für den betreffenden Logikschaltkreis (100) in Abhängigkeit von den Anschlußinformationen, um so die gewünschten Prüfdaten (Tabelle D) zu erzeugen.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dateneingänge und -ausgänge Binärpegel sind.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß den Besonderheiten eines zu prüfenden Logikschaltkreises Rechnung getragen wird, durch Auslesen der Daten, die einen bestimmten Lpgikzustand aus der gespeicherten Liste (Tabelle A ) repräsentieren, anzuwenden auf den Basistyp des Schaltkreises entsprechend dem zu prüfenden Lcqikschaltkreis, und daß die Daten mit don Anschlußinformationen (Tabelle C) verglichen werden, um so festzustellen, ob die Verbindungsinfonnationen äußere Anschlüsse zwischen zwei oder mehr der Klenmen (z.B. Tl und T2) spezifizieren, die bei dem jeweiligen Logikzustand vorliegen und interferieren mit den Erfordernissen dieses Logikzustandes, oder ob die Ver-
    !30066/061 6 bad OR.G.NAL
    bindungsinformationen äußere elektrische Anschlüsse spezifizieren oder Fehlanschlüsse irgendwelcher Klemmen (z.B. T7, T8), die bei dem betreffenden Logikzustand vorliegen und interferieren mit den Erfordernissen desselben, um so keine Prüf daten für den betreffenden Logikzustand zu erzeugen.
  4. 4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die modifizierten Ißgikzustände (Tabelle E), anzuwenden auf jeden einer Mehrzahl von Logikschaltkreisen (100, 102,Fig.5), die in einer Schaltungskarte zusammengeschaltet sind, verglichen werden, um so Prüf daten zu erzeugen (Tabelle F) zur Identifikation eines oder mehrerer Kantenanschlüsse (z.B. E1) der Schaltungskarte an dem bzw. die spezifische Dateneingänge anzulegen sind, und einen oder mehrere bestürmte Kantenanschlüsse (z.B. E10) zu spezifizieren, an denen bestimmte Datenausgänge zu erzeugen sind, wenn die Schaltungskarte korrekt arbeitet.
  5. 5. Vorrichtung zum Durchführen des Verfahrens nach einem der vorangehenden Ansprüche, gekennzeichnet durch einen Speicher (36), zum Speichern, für jeden Basistyp logischer Schaltkreise, von Daten in Form einer entsprechenden Liste (T1 1^eIIe A) von logikzuständen, wobei jeder Logikzustand eine oder m-ihre: » bestir, ite Klemmen (z.B. T1) des Logikschaltkreises (100) identifiz. .rt, an iie festgelegte Dateneingänge anzulegen sind und eine oder .tehnre Kleira \n (z.B. T3), an denen bestürmte Datenausgänge zu erzeugen sir.-ί, wenn -ler Logikschaltkreis(IOO) richtig arbeitet,durch eine Einrichtung (54) :sum Erzeugen der Anschlußinformationen (Tabelle C) bezüglich eines bestimmten Logikschaltkreises (100) von einem der Basistypen, der zu prüfen ist, unter Spezifikation aller äußeren Bodingungen, die bei diesem Schaltkreis (100) mittels 3tiincr Klenmtm (z.B. T1, T2) zu berücksichtig«τι sind, und durch eine Modifizitroinrichtunq (56,32), die ausgebildet und angt -ichlossen ist zum Modifizieren des Lcvfikzustands in der gespeich- >rton Li: te (Tabelle A) für den botreffenden Logikschaltkreis (100) ir Abhang jkeit von den Anschlußinformationen, um so die Prüfdaten (Tab» lie D) . u erzeugen.
  6. 6. Vorrichtung nach Anspruch ; , dadurch gekennzeichnet, daß dir Dateneingänge und Ausgänge Binärpegel sind.
    130C66/0616
    106727
  7. 7. Vorrichtung nach Anspruch 5 oder 6, gekennzeichnet durch eine
    Mehrzahl von Prüf nadeln (N1 N10), die räumlich in einer bestürmten
    Weise angeordnet sind und mittels denen die1 Dateneingänge an bestimmte Klemmen (z.B. T1) des zu prüfenden Logi!:schaltkreises (100) anlegbar sind und mittels denen alle resultierenden Datenausgänge des Logikschal tkreises (100) abgreifbar sind.
  8. 8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Speicher (36) für die Speicherung der Dateneingänge und Datenausgänge ausgebildet ist in Beziehung zu den bestimmten Klemmen des Logikschaltkreis-Basistyps, an den die Dateneingänge anzulegen bzw. an denen die Datenausgänge zu erzeugen sind, un-l daß die· Einrichtung zum Erzeugen der Verbindungsinformationen (54) die jeweiligen Prüfnadeln (N1—N10) spezifiziert, die mit jeder Klemme (z.B. T1) des Logikschaltkreises (100) in Kontakt treten, wenn die l'rüfnadeln (N1...N10) in einsbestimmte Zuordnungslage mit dem logischen Schaltkreis (100) gebracht worden sind.
  9. 9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Verbindungsinformationen die gleicl benummeri. en Früfnadeln (z.B. N1) für jeden von zwei oder mehr LogikK'.:haltkreisklei:5nen (z.B.TI und T2) spezifiziert, die direkt zusammenge schaltet sind außerhalb des Logikschaltkreises (100).
  10. 10. Vorrichtung nach Anspruch 9, dadurch gekennzeiclinet, daß die Verbindungsinformationen alle Klemmen (z.B. T7 oder T8) spezifiziert, die äußerlich an feste elektrische Versorgungsspannungen gelegt sind und demgemäß auf bestimmten Pegeln gehalten werden, oder nicht angeschlossen sind durch Identifizieren derselben in vorgegebener Weise (TH, NC).
  11. 11. Vorrichtung nach Anspruch 10, daß die Modifiziereinrichtung einen Schaltkreis (56) umfaßt, ansprechend ausgelbildet auf einen bestimmten, zu prüfenden Logikschaltkreis (100), uir Daten bezüglich eines bestimmten, der in der Speicherliste (Tabelle A) geführten Logikzustände auszulesen, die anzuwenden sind bei el.-m Basistyp des Logikschaltkreises, entsprechend dem zu prüfenden Logikschaltkreis (100), sowie einen Schaltkreis zum Vergleich der Daten n-it den Vorbindungs-
    130086/Q61S ^
    informationen zwecks Festlegung, ob die Verbindungsinfornation äußere Verbindungen spezifiziert zwischen zwei oder mehr der Klemmen (z.B. T1 und T2), die bei dem bestimmten Logikzustand auftreten und in Interferenz sind mit den Erfordernissen dieses Logikzustands, oder ob die Verbindungsinformationen äußere elektrische Anschlüsse spezifizieren, die an Klemmen angelegt sind oder zur Nichtdurchvorbindung von Klemmen führen (z.3. T7, To), welche bei dem betreffenden Logikzustanu auf Lnten und interferieren mit den Erfordernissen des Logikzustands, um so keine Prüfdaten für den betreffenden Logikzustand zu erzeugen.
  12. 12. Vorrichtung nach einem der Ansprüche 5 bis 11, gekennzeichnet durch eine Schaltungseinrichtung zum Vergleich der modifizierten Logikzustände (Tabelle E), anwendbar auf jeden von einer Mehrzahl von Logikschal tkreisen (100, 102 Fig.5), die in einer Schaltungskarte zusammengeschaltet sind, uru so Prüfdaten (Tabelle F) zu erzeugen zum Identifizieren der Kantenanschlüsse (z.B. E1) der Sclialtungskarte, an welche bestimmte Dateneingänge anzulegen sind, sowie entsprechende Kantenanschlüsse (z.B. E10), an welchen bestimmte Datenausgänge zu erzeugen sind, wenn die Schaltungskarte korrekt arbeitet. ·
    ,30066/0616 Bio ORIGINAL
DE3106727A 1980-02-27 1981-02-24 "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise" Ceased DE3106727A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8006607A GB2070300B (en) 1980-02-27 1980-02-27 Electrical testing apparatus and methods

Publications (1)

Publication Number Publication Date
DE3106727A1 true DE3106727A1 (de) 1982-02-11

Family

ID=10511718

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3106727A Ceased DE3106727A1 (de) 1980-02-27 1981-02-24 "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise"

Country Status (4)

Country Link
US (1) US4365334A (de)
DE (1) DE3106727A1 (de)
FR (1) FR2476851A1 (de)
GB (1) GB2070300B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0124761A1 (de) * 1983-04-08 1984-11-14 Siemens Aktiengesellschaft Einrichtung zur Prüfung von elektrische Schaltkreise enthaltenden Prüflingen

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196330A (en) * 1981-05-26 1982-12-02 Canon Inc Electronic computer
US4517661A (en) * 1981-07-16 1985-05-14 International Business Machines Corporation Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit
JPS5827250A (ja) * 1981-08-10 1983-02-17 Fuji Xerox Co Ltd 自己診断時の保護装置
US4502127A (en) * 1982-05-17 1985-02-26 Fairchild Camera And Instrument Corporation Test system memory architecture for passing parameters and testing dynamic components
DE3225712C2 (de) * 1982-07-09 1985-04-11 M.A.N. Maschinenfabrik Augsburg-Nuernberg Ag, 8000 Muenchen Verfahren und Vorrichtung zur Funktionsprüfung von digitalen Rechnern
DE3237365A1 (de) * 1982-10-08 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
US4550406A (en) * 1983-06-14 1985-10-29 Everett/Charles Test Equipment, Inc. Automatic test program list generation using programmed digital computer
US4578773A (en) * 1983-09-27 1986-03-25 Four-Phase Systems, Inc. Circuit board status detection system
JPS60213873A (ja) * 1984-04-06 1985-10-26 Advantest Corp ロジツクアナライザ
US4604744A (en) * 1984-10-01 1986-08-05 Motorola Inc. Automated circuit tester
US4726026A (en) * 1985-02-08 1988-02-16 Triconex Corporation Fault-tolerant voted output system
DE3515802A1 (de) * 1985-05-02 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Anordnung zur schnellen erzeugung von grossen pruefdatenwortmengen in einer pruefeinrichtung
US4716564A (en) * 1985-11-15 1987-12-29 Tektronix, Inc. Method for test generation
US4937770A (en) * 1986-02-07 1990-06-26 Teradyne, Inc. Simulation system
US4777619A (en) * 1987-03-30 1988-10-11 Honeywell Bull, Inc. Method of assuring a proper computer subsystem configuration
US4858208A (en) * 1988-07-11 1989-08-15 Motorola, Inc. Apparatus and method for testing semiconductor devices
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
US5103450A (en) * 1989-02-08 1992-04-07 Texas Instruments Incorporated Event qualified testing protocols for integrated circuits
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US7058862B2 (en) 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
DE10041137A1 (de) * 2000-08-21 2002-03-21 Philips Corp Intellectual Pty Anordnung zum Testen von integrierten Schaltkreisen
US6760680B2 (en) * 2002-10-09 2004-07-06 Nyt Press Services Llc Testing system for printing press circuit board controllers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2025864A1 (de) * 1970-05-27 1971-12-02 Licentia Gmbh Verfahren und Vorrichtung zur elektrischen Funktionsprüfung von elektronische Bauelemente enthaltenden, gedruckten Schaltungskarten
DE2119370A1 (de) * 1971-04-21 1972-12-14 Krupp Gmbh Verfahren zum schrittweisen Prüfen der Funktionen einer digitalen Baugruppe, sowie Schaltanordnungen und Vorrichtungen zum Ausüben des Verfahrens

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097797A (en) * 1974-10-17 1978-06-27 Burroughs Corporation Apparatus for testing electrical circuit units such as printed circuit cards
US4168527A (en) * 1978-02-17 1979-09-18 Winkler Dean A Analog and digital circuit tester
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
US4228537A (en) * 1978-08-29 1980-10-14 Genrad, Inc. Method of and apparatus for automatic fault diagnosis of electrical circuits employing on-line simulation of faults in such circuits during diagnosis
US4236246A (en) * 1978-11-03 1980-11-25 Genrad, Inc. Method of and apparatus for testing electronic circuit assemblies and the like
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
JPS5585265A (en) * 1978-12-23 1980-06-27 Toshiba Corp Function test evaluation device for integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2025864A1 (de) * 1970-05-27 1971-12-02 Licentia Gmbh Verfahren und Vorrichtung zur elektrischen Funktionsprüfung von elektronische Bauelemente enthaltenden, gedruckten Schaltungskarten
DE2119370A1 (de) * 1971-04-21 1972-12-14 Krupp Gmbh Verfahren zum schrittweisen Prüfen der Funktionen einer digitalen Baugruppe, sowie Schaltanordnungen und Vorrichtungen zum Ausüben des Verfahrens

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0124761A1 (de) * 1983-04-08 1984-11-14 Siemens Aktiengesellschaft Einrichtung zur Prüfung von elektrische Schaltkreise enthaltenden Prüflingen

Also Published As

Publication number Publication date
US4365334A (en) 1982-12-21
GB2070300B (en) 1984-01-25
FR2476851A1 (fr) 1981-08-28
FR2476851B3 (de) 1983-12-30
GB2070300A (en) 1981-09-03

Similar Documents

Publication Publication Date Title
DE3106727A1 (de) &#34;verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise&#34;
DE2555435C2 (de) Monolithische hochintegrierte Halbleiterschaltung
EP0197363B1 (de) Verfahren zum Betreiben eines Halbleiterspeichers mit integrierter Paralleltestmöglichkeit und Auswerteschaltung zur Durchführung des Verfahrens
DE2555439C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE102004021267B4 (de) Verfahren zum Testen eines Speicherbausteins und Prüfanordnung
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE2413805C2 (de) Verfahren zum Prüfen von Halbleiter-Schaltungsplättchen und Schaltungsanordnung zur Durchführung des Verfahrens
DE102006059156A1 (de) Speichern von Mehrkern-Chiptestdaten
DE3788586T2 (de) Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung.
DE2335785A1 (de) Schaltungsanordnung zum pruefen einer matrixverdrahtung
DE60311117T2 (de) Verfahren und schaltkreise zum identifizieren schwacher bit in einem mram
DE19647159A1 (de) Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
EP0263470A2 (de) Verfahren und Anordnungen zum Testen von MEGA-Bit-Speicherbausteinen mit beliebigen Testmustern im Multi-Bit-Testmodus
DE10034878C2 (de) Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher
DE19807237A1 (de) Halbleiterbauelement-Testgerät
EP0186051B1 (de) Integrierter Halbleiterspeicher
EP0186040B1 (de) Integrierter Halbleiterspeicher
DE3786768T2 (de) Halbleitergerät mit programmierbaren Nur-Lesespeicherzellen für spezifischen Modus.
DE3200626C2 (de) Verfahren zur Überprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist
DE10124878B4 (de) Testvorrichtung für Halbleiterbauelemente
EP0283906A1 (de) Verfahren und Schaltungsanordnung zum Prüfen eines Halbleiterspeichers
EP0214508B1 (de) Integrierter Halbleiterspeicher
DE10213582B4 (de) Datenberechnungsvorrichtung und Verfahren zur Anwendung der Datenberechnungsvorrichtung zur Einstellung einer elektronischen Steuereinrichtung
DE2441486C2 (de) Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens
DE19651713C2 (de) Bauelement-Testgerät zum Testen elektronischer Bauelemente

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection