DE2441486C2 - Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens - Google Patents
Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des VerfahrensInfo
- Publication number
- DE2441486C2 DE2441486C2 DE19742441486 DE2441486A DE2441486C2 DE 2441486 C2 DE2441486 C2 DE 2441486C2 DE 19742441486 DE19742441486 DE 19742441486 DE 2441486 A DE2441486 A DE 2441486A DE 2441486 C2 DE2441486 C2 DE 2441486C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- test
- error
- behavior
- errors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
a) durch Vergleich der Antwort des Prüflings mit den in einem Fehlerkatalog für den betreffenden
Test enthaltenen Antworten von Musterschaltkreisen mit bekannten Fehlern werden jene Musterschaltkreise bestimmt, deren Antwort
für den betreffenden Test mit der des Prüfling·; übereinstimmt;
b) für aßs so ermittelten Musterschaltkreise
werden rechnerisch das gesamte Testprogramm durchgeführt und die Antworten gespeichert;
c) die Antworten des Prüflings für das gesamte Testprogramm werden mit allen errechneten
Antworten verglichen und daraus jene Musterschaltung bestimmt, deren Antworten denen
des Prüflings am nächsten kommen.
30
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aas Antwortverhallen der fehlerhaften
Musterschaltkreise unt-r Simt 'ation von Fehlern in
einem real fehlerfreien Vergleichsschaltkreis ermittelt wird.
3. Einrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die
folgenden Baugruppen miteinander kombiniert sind: ein Kleinrechner (22) mit programmierbarem
Prozessor-, Komparator-, Speicher- und Steuerlogikteil.
eine Eingabeeinrichtung für Steuersignale für das Rechnersystem zur Erzeugung einer Anzahl von
Tests für die Schaltkreise,
Signaltreiber (20, 20', 20") zur Zuführung der Restsignale zu den zu untersuchenden Schahkreisen,
ein Speicher (30) für die Antworten eines fehlerfreien Schaltkreises auf die Testsignale und für einen
unvollständigen Fehlerkatalog der Antworten eines modellmäßig nachgebildeten fehlerhaften Schalt- 5c
kreises,
ein Komparator (26, 26', 26") zum Vergleich der Antworten des zu untersuchenden Schaltkreises (2a)
mit den Antworten eines fehlerfreien Schaltkreises, ein Rechenwerk (in 22) zum Erstellen einer Liste von
möglichen Fehlern aus dem Speicherinhalt des Rechners, entsprechend den Abweichungen zwischen
den Antworten des fehlerfreien Schaltkreises und denen des zu untersuchenden Schaltkreises (2a),
hiervon gesteuerte Einrichtungen zur Simulation der in der Liste enthaltenen Fehler, und
einen Komparator zum Vergleich der Antworten des zu untersuchenden Schaltkreises mit den simulierten Antworten.
einen Komparator zum Vergleich der Antworten des zu untersuchenden Schaltkreises mit den simulierten Antworten.
4. Einrichtung nach Anspruch 3, dadurch gekenn- *>5
zeichnet, daß der Kleinrechner (22) einen Speicher (24) für Gruppierungen von Eingangssignalcn speist,
welcher mit den Eingängen des zu untersuchenden Schaltkreises (2a) über Signaltreiber (20, 20', 20")
verbunden ist und daß die Ausgänge des zu untersuchenden Schaltkreises (2a) über einen Komparator
(26, 26', 26") mit dem Speicher (30) für Gruppierungen von Ausgangssignalen verbunden
sind, der die Antworten des Schaltkreises dem Kiemrechner (22) zuführt
Die Erfindung bezieht sich auf ein Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises
nach dem Oberbegriff des Patentanspruchs 1 sowie auf eine zu seiner Durchführung geeignete
Einrichtung. Ein Verfahren der genannten Art ist aus der DE-OS 19 15 293 bekannt
Das bekannte Verfahren begnügt sich damit die Fehlerhaftigkeit eines Schaltkreises als solche festzustellen
und den betreffenden Schaltkreis als fehlerhaft auszuscheiden, ohne den Fehler selbst, d. h. seinen Ort
oder den Bereich, in welchem er liegt zu ermitteln.
In der Praxis genügt es häufig jedoch nicht einen fehlerhaften Schaltkreis nur einfach auszuscheiden.
Vielmehr ist es erwünscht, den Schaltkreis nachzuarbeiten, den Fehler zu beseitigen oder die Ursache für das
Auftreten von Fe.hjern zu ermitteln. Dazu ist es
notwendig, den Fehler selbst zu lokalisieren.
Bei einem aus der Broschüre »CAPABLE Product Expansion Note No. 8«, 1971, der Firma Computer
Automation Ina o't California bekannten Verfahren zur Fehlerlokalisierung werden an den von außen zugänglichen
Bauelementen eines fehlerfreien Schaltkreises Kurzschlüsse und andere derartige Fehler angebracht,
und es wird das Verhalten der Ausgangssignale dieses Schaltkreises unter der Wirkung dieser eingebauten
Fehler bei Eingabe bekannter Signale aufgezeichnet, um daraus einen Fehlerkatalog zu erstellen, der es
ermöglicht, aus dem ermittelten Signalantwortverhalten eines fehlerhaften Schaltkreises auf Art und Ort des
Fehlers zu schließen. Da es aber eine große Zahl von möglichen oder wahrscheinlichen Fehlern gibt, muß
eine große Zahl von Tests durchgeführt werden, und ein derartiges System kann bei ökonomischer Speicherfähigkeit
und Größe nur einen unvollständigen Fehlerkatalog benutzen. Daher ist es wahrscheinlich, daß eine
große Anzahl von verschiedenen Fehlern dasselbe Verhalten nach dem Katalog zeigen kann, so daß
möglicherweise eint-falsche Diagnose gegeben wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das
bei begrenztem apparativen Aufwand eine Einkreisung eines Fehlers zuläßt, sowie eine Einrichtung zur
Durchführung des Verfahrens zu schaffen.
Diese Aufgabe wird hinsichtlich des Verfahrens durch die kennzeichnenden Merkmale im Patentanspruch 1
und hinsichtlich der Einrichtung durch die Merkmale im Patentanspruch 3 gelöst. Weiterbildungen der Erfindung
sind Gegenstand der Unteransprüche.
Beim angegebenen Verfahren wird nicht nur ein Vergleich des Antwortverhaltens des als fehlerhaft
erkannten Schaltkreises mit einem Fehlerkatalog durchgeführt, sondern es werden jene Vergleichsschaltungen,
die bei demjenigen Test, bei dem der Prüfling ein Fehlverhalten hat erkennen lassen, die gleiche
Antwort wie der Prüfling ergeben, weiterhin jenem Testprogramm unterworfen, dem der Prüfling unterworfen
worden ist. denn es kann durchaus sein, daß, wie
schon erwähnt, zwei Vergleichsschaltungen bei dem bestimmten Test das gleiche, mit dem Prüfling
übereinstimmende, auf eine bestimmte Fehlermöglichkeit hindeutende Antwortverhalten zeigen, bei anderen
Tests aber voneinander differierende Antworten geben. Daher werden die weiteren Tests durchgeführt, und
dann erst wird die Endauswahl getroffen.
Der Vorteil der Erfindung liegt darin, daß nur ein verhältnismäßig kleiner Fehlerkatalog benötigt wird.
Auch braucht ein fehlerfreier Vergleichsschaltkreis ι ο nicht unbedingt körperlich zur Verfügung zu stehen, es
genügt wenn das Antwortverhalten eines solchen Kreises abgespeichert vorhanden ist Entsprechendes
gilt für die Vergleichsschaltkreise mit den vorsätzlich eingebauten Fehlern. is
Die Erfindung soll nachstehend unter Bezugnahme auf die Zeichnungen näher erläutert werden. Es zeigt
Fig. 1 ein Funktions- oder Flußdiagramm in Blockdarsteliung
der Vorbereitungsphase der Technik gemäß der Erfindung,
Fig. IA, B und C schematische Blockdarstellungen
von Schaltungen, die zur Veranschauiichung ais Beispiele zur Erläuterung für die Art und Weise der
durchgeführten Untersuchungen dienen soüen,
F i g. 2A und B ein ähnliches Diagramm wie F i g. 1 der Feststellungs- und Untersuchungsphase und
Fig.3A und B eine schematische Darstellung von Ausführungsbeispielen von Schaltungen zur Durchführung
des erfindungsgemäßen Verfahrens.
Um die Beschreibung der Fehlerdiagnose zu erleichtern, sollen vorab einige Definitionen vereinbart
werden:
Extern ist jeder Signalanschluß in einem logischen Netzwerk, der direkt mit einer Testeinrichtung verbunden
ist Daher ist ein externer Eingang eine Signallei- J5
tung, die direkt den Eingang eines logischen Bauteils in der Schaltung mit der Testeinrichtung verbindet, und ein
externer Ausgang verbindet entsprechend den logischen Ausgang mit dem Testsystem. Ein Testschritt ist
ein Satz von Werten — jeweils einer für jeden externen Eingang und Ausgang — von der Art, daß das Erzeugen
der externen Eingangswerte an der Testschaltung den Satz von Ausgangswerten an den externen Ausgängen
hervorruft, falls die Schaltung korrekt arbeitet
Bei einer sequentiellen Schaltung ist es normalerwei- 4>
se nicht möglich Testschritte ohne Zusammenhang mit den vorhergehenden Testschritten zu betrachten, da die
Ausgangswerte der Schaltung nicht nur von den vorliegenden Eingangswerten, sondern auch von einer
begrenzten Anzahl vorheriger Ein- und Ausgangswerte >°
abhängen.
Ein Satz von wahrscheinlichen Fehlern, die ein Testprogramm erkennen soll, wird Fehlersatz genannt.
Ein Beispiel für einen sehr gebräuchlichen Fehlersatz ist der Satz von Fehlern, der bewirkt, daß ein Anschluß der ~>~>
logischen Schaltung dauernd entweder auf dem logischen Pegel »Null« oder »1« festliegt. Diese
Bedingungen werden SA 0 bzw. SA 1 abgekürzt. Die vorliegende Erfindung dehnt die klassischen Fehlersätze,
die automatisch festgestellt werden, aus durch die Einbeziehung von Kurzschlüssen und eine Anzahl von
Mehrfachfehlern. Untergruppen von Fehlersätzen, welche wegen der topologischen Struktur der logischen
Schaltung von den Außenanschlüssen her nicht unterscheidbar sind, können in einer äquivalenten
Klasse 2:usammer.gefaßt werden. Auf diese Weise wird eine Fehlerklasse definiert als ein Fehlersatz, der,
gesehen von den Außenanschlüssen der Schaltung, gleiches Verhalten zeigt Beispielsweise kann man in
Fig. IA nicht unterscheiden, ob im Gatter A der Anschluß 1 auf dem Pegel »1« oder beim Gatter A der
Anschluß 2 auf dem Pegel »0« festliegt, was wiederum nicht davon unterscheidbar ist, wenn bei Gatter B der
Anschluß 1 auf dem Pegel »0« festliegt usw. Beim Gebrauch einer Kurzschreibweise, in der ».« als
»Anschluß« gelesen wird und »-« als: »liegt fest aufo,
kann man schreiben:
Fehlerklasse 6:
A. 1 -»1«A.2-»0«B.2-» 1 «C.1 -»1 «C2-»0«,
wobei das jeweilige Tor durch den entsprechenden großen Buchstaben bezeichnet ist.
Betrachtet man die Eingrenzung von Fehlern nur durch die Benutzung von Information, die an den
Ausgangsklemmen zugänglich ist, so führen die Hilfen zum Finden der Fehler grundsätzlich eine Diagnose
durch, -die darin besteht, das Verhalten der fehlerhaften
Schaltung mit gespeicherten We.'.en über das Verhalten bei vorbekannten Fehlern zu vergleichen. Man erhält
diese Vergleichswerte durch das Festlegen einiger wahrscheinlicher Fehler und durch die Simulation ihres
Verhaltens auf die Eingangssignale des Testprogramms. Die Simulation kann entweder durch die tatsächliche
Eingabe eines jeden Fehlers in die fehlerfreie Schaltung oder durch die modellmäßige Erzeugung der Auswirkungen
eines jeden Fehlers auf die logische Schaltung mittels Software erfolgen. Da ein einigermaßen
vollständiger Satz von möglichen Fehlern für eine komplexe Platine bereits aus mehreren tausend
Elementen bestehen kann, ist das tatsächliche Einfügen von Fehlern mindestens langwierig und gewöhnlich
unpraktisch. Die Simulation mittels Software bietet eine Reihe von Vorteilen. Da die Fehler automatisch in ein
Modell der Schaltung eingefügt werden, können die Auswirkungen von Änderungen entweder der getesteten
Einheit oder des Testprogramms leicht inid schnell
berücksichtigt werden. Zusätzlich können Ausgänge, die unbeachtet gelassen werden sollen, weil die sequentielle
Logik sich nicht im Anfangszustand befand, automatisch bestimmt und festgehalten werden.
Die Information, die das Verhalten bsi möglichen Fehlern beschreibt, wird gewöhnlich in einer Datenbasis
festgehalten, die weiter oben Fehlerkatalog genannt worden ist. Der Umfang dieser Daten kann alles
umfassen vom einfachen Festhalten, bei welchem Testschritt der Fehler festgestellt wurde, bis zum
vollständigen Aufzeichnen aller externen Werte für alle Testschritte be>
jedem Fehler. Das letztgenannte Verzeichnis hat den Vorteil, daß es ziemlich eindeutig
das Verhalten einer fehlerhaften Schaltung bei einem bt jt.mmten Testprogramm beschreibt.
Um einerseits dem Problem der schwacher· \u(]ösung
der Fehlei erkennung und andererseits dem des übermäßigen Speicherbedarfs beizukommen, wird nach
der vorliegenden Erfindung zunächst ein kleiner Teil des Fehlerkataloges der jeweils nur aus einem Ergebnis für
einen Testschritt bei jedem möglichen Fehler besteht, eingespeichert. Anschließend werden, während des
tatsächlichen Testvorgangs, Teile des Fthlerkataloges, welche zur Erkennung einer bestimmten fehlerhaften
Schaltung erforderlich sind, direkt durch Simulation erzeugt. Auf diefü Weise wird die volle diagnostische
Auflösung, die in einem Testprogramm enthalten ist, bewahrt, während gleichzeitig die Speicheranforderungen
gemeistert werden können.
Bevor die Arbeitsweise der automatischen Fehlercingrenzungsrr.öglichkeiten
der Erfindung im einzelnen beschrieben werden, sollen die bevorzugten Software-Module
erwähnt werden, die entwickelt wurden als Hilfe für die Erzeugung von Testprogrammen für
digitale Schaltungen und um Fehler dieser Schaltungen während des Testvorganges automatisch anzuzeigen. Es
gibt zwei wesentliche Eingangsinformationen für das System, zum ersten die Beschreibung der logischen
Schaltung und zum andern die Gruppe von Eingangssignalen, welche der Schaltung zugeführt werden.
Mit diesen beiden Eingangsinformationen benutzt das erfindungsgemäße Verfahren einen digitalen Logiksimulator,
der automatisch das Ausgangsverhalten einer fehlerlos arbeitenden Schaltung für jeden Testschritt
erzeugt, womit sich ein komplettes Testprogramm für die Schaltung ergibt. Das System fährt dann fort, die
Wirksamkeit des Testprogramms abzuwägen, indem es die wahrscheinlichen Fehler feststellt, die auf einer
realen Platine vorkommen können. Beim Abwägen des Testprogramms können die folgenden Arten von
Fehlern durch das System berücksichtigt werden, die von den Wünschen des Benutzers abhängen:
1) Eingänge oder Ausgänge liegen fest auf dem logischen Pegel 0 oder 1 entsprechend einer großen 3d
Anzahl von Fehlern, wie beispielsweise Kurzschlüsse nach Masse oder zur Spannungsversorgung bzw.
fehlende Verbindung von IC-Anschlüssen,
2) Leistungsverlust an einem IC. hervorgerufen durch
eine offene oder schlechte Verbindung mit der i(l
Platine,
3) Kurzschlüsse zwischen benachbarten IC-Anschlüssen, hervorgerufen durch Lötzinnspritzer bei
gelöteten Platinen oder Fragmente von gebrochenen Drähten bei in Wickeld/aht-Technik herge- J'
stellten Verbindungen,
4) Kurzschlußverbindiingen. die von dem Ingenieur,
der das Testprogramm herstellt, als wahrscheinlich erkannt worden sind, beispielsweise hervorgerufen
durch die Nähe von benachbarten Leitern bei gedruckten Schaltungen und
5) offene Verbindungen, die beispielsweise durch fehlerhaft durchplatierte Löcher hervorgerufen
sein können, was überall auf einer Platine vorkommen kann und vom Test-Ingenieur angegeben
wird.
Die oben angegebenen Fehler werden dadurch simuliert, daß sie der Reihe nach in dasselbe Modell der
realen Schaltung eingegeben werden, die benutzt wird, um die Ausgangssi<?nale einer funktionsfähigen Schaltung
zu erzeugen. Es wird ausgegeben, daß ein Fehler vorliegt, wenn bei einem Testschritt die externen Werte,
die durch eine fehlerhafte Schaltung erzeugt werden, sich von denen unterscheiden, die von einer einwandfreien
Schaltung erzeugt werden.
Das erfindungsgemäße System bestimmt nicht nur, ob ein Testprogramm diese Fehler bestimmen kann,
sondern Speichen darüber hinaus auch Informationen über die Fehlersuche, weiche später für das Programm
der automatischen Fehleriokalisierung benutzt werden
kann. Da die einzigen notwendigen Eingangsinformationen die Beschreibung der Schaltung und ein Satz von
Eingangssignalen sind, ist es darüber hinaus möglich, ein hochqualifiziertes Testprogramm für eine Schaltung zu
entwickein, bevor diese in der Produktion ist und sogar
noch bevor ein Prototyp erhältlich ist
Die Unterlagen für die Fehlersuche, die als ein komprimiertes Skelett eines Fehlerkataloges angesehen
werden können, enthalten im wesentlichen die folgenden Informationen:
1) Für jeden Testschritt diejenigen Fehlerklassen, die
bei diesem Schritt zuerst festgestellt werden und
2) für jede Fehlerklasse die äußerlichen Kennzeichen dieser Fehlerklas.se beim ersten Testschritt, der auf
eine Fehlerhaftigkeit des untersuchten Schaltkreises hinweist.
Der »erste Testschritt, der auf eine Fehlerhaftigkeit hinweist« ist der erste Testschritt in einer Testprogrammfolge
für den, bei einem bestimmten Fehler, mindestens einer der externen Werte von demjenigen
Wert abweicht, der bei einer ordnungsgemäßen Schaltung erwartet wird.
Schließlich wird die diagnostische Fehlerinformation so geordnet, daß Fehlerklassen mit identischem ersten
Testschritt, der auf ein Versagen hindeutet, und die
äußerlichen Kennzeichen zusammen eingeordnet werden. Auf diese Weise wird eine Fehlergruppe als ein
Satz von Fehlerklassen definiert, die ein identisches Verhalten bis zum ersten Testschritt, der auf ein
Versagen hindeutet, aufweisen.
Jetzt soll z. B. die Schaltung nach F i g. 1B betrachtet
und dabei angenommen werden, daß das Eingangssignal beim Testschritt 2 an den Klemmen I bis 4 die logischen
Pegel 0! *0 aufwies. Die erwartete Antwort an den Klemmen 5 bis 7 würde also aus dem dortigen logischen
Pegel 100 bestehen. Unter der Annahme jedoch, daß die
Schaltung irgendeinender Fehler A. 1-0,C.4-0oder B.5-1
aufweist, werden die Ausgänge an den Klemmen 5 bis 7 die Pegel 110 annehmen. Alle drei der genannten Fehler
werden bei dem zu diesem Testschritt gehörigen Eingangssignal festgestellt, und sie haben auch dieselben
äußerlichen Kennzeichen bei diesem Testschritt, so daß festgestellt werden kann, daß sie alle in dieselbe
Fehlergruppe gehören.
Nachdem ein Testprogramm erstellt und in bezug auf die Prozentsätze der festgestellten Fehlerklassen
gewichtet worden ist, ist das System bereit für das automatische Testen und die Fehlerbestimmung bei
realen Schaltkreisen. Wenn eine fehlerhafte Schaltung während des Tests ermittelt worden ist, werden die
gesamten Ergebnisse (externe Eingangs- und Ausgangswerte) bei jedem Testschritt des Testprogramms durch
den Tester festgehalten, um sie für den Vergleich mit möglichen Fehlermechanismen, die durch die Software
modellmäßig erzeugt wurden, heranzuziehen. Außerdem hält der Tester die Nummer des ersten
Testschrittes fest, der auf ein Versagen hinde^ fet. Mittels dieser Nummer findet das automatische
Fehlerlokalisierungsprogramm nach der Erfindung alle
Fehlergruppen bei diesem Testschritt Es vergleicht die äußerlichen Kennzeichen jeder dieser Fehlergruppen
mit den realen äußerlichen Kennzeichen der versagenden Schaltung, wobei alle äußeren Werte berücksichtigt
werden, die sich vorher nicht in einem bekannten Zustand befunden haben. Es soll darauf hingewiesen
werden, daß ein Anfangsvergleich nur für den ersten Testschritt, der auf ein Versagen hindeutet durchgeführt
wird, da dies die einzige Information ist die in dem unvollständigen (Skelett-) Fehlerkatalog vorhanden ist
In den meisten Fällen wird sich eine Obereinstimmung
zwischen den realen äußerlichen Kennzeichen und denen einer Fehlergruppe finden lassen. Wenn jedoch
keine Übereinstimmung zu finden ist dann stimmt das Verhalten des realen Schaltkreises nicht mit einem der
modellmäßig erfaßten Fehler überein. Wenn aber eine
Übereinstimmung gefunden wurde, dann werden die Fehler aus dieser Fehlergruppe zur Simulation ausgewählt.
Diese Fehler werden der Bedienungsperson als erstes Untersuchungsergebnis angezeigt.
In dem einfachen Beispiel, das bereits vorher
herangezogen worden ist (Schaltung nach Fig. IB). würde dieses erste Untersuchungsergebnis folgendermaßen
erscheinen:
A.1-0
B.5-1
C.4-0
B.5-1
C.4-0
B2-0
HXT 6-1
B.3-0
HXT 6-1
B.3-0
D. 1-0
ti. 1-0
ti | 0 | t3 | |
1 | 0 | 1 | 1 |
2 | 0 | I | 1 |
3 | 0 | 0 | 1 |
4 | 0 | 1 | 1 |
5 | 1 | 0 | 0 |
6 | 1 | 0 | 0 |
7 | 0 | 1 | |
Weiterhin soll angenommen werden, daß die von dem Tester aufgezeichneten äußeren Werte wie folgt aussehen:
60
65
10
Das liest sich wie folgt: IC A, Anschluß I liegt fest auf
0 angeschlossen an IC B Anschluß 2 und IC D Anschluß
1 oder IC B Anschluß 5 liegt fest auf 1 oder externer
Anschluß 6 liegt fest auf 1 oder IC C. Anschluß 4 liegt
fest auf 0, verbunden mit IC B Anschluß 3 und IC E Anschluß i. Es ist bemerkenswert, daß in der zweiten
Zeile zwei Fehler erscheinen. Diese beiden Fehler sind in einer äquivalenten Fehlerklasse zusammengefaßt, da
sie nach außen hin nicht unterscheidbar sind, unabhängig von den aufgebrachten Eingangssignalen. Andere
Fehler, die von B.5-1 und EXT 6-1 nicht unterscheidbar sind, liegen vor, wenn die Eingänge des IC-Gatters B auf
0 festliegen (geschrieben B.2-0 und B.3-0). Diese Fehler wurden im Beispiel nicht angegeben aus dem einfachen
Grunde, weil ein Eingang, der auf 0 festliegt, einen sehr seltenen Fehler bei Transistor-Transistor-Logik (TTL) Jo
und ähnlichen logischen Schaltungen darstellt. Das liegt daran, daß hier in Wirklichkeit zwei Fehler innerhalb
der Schaltung vorliegen, nämlich eine Unterbrechung zum Eingang und außerdem ein interner Kurzschluß
nach Masse hin, wie es in Fi g. IC dargestellt ist.
Andere mögliche Fehlermechanismen sind mittels einer Nachschlagetafel ausgewählt worden, die der
Fch'crsiiTiülator abrufen kann, um das fehlerhafte
Verhalten der realen Schaltung bei den ausgewählten Fehlern zu verifizieren. Das geschieht dadurch, daß «o
jeder Fehler, der beim ersten Nachschlagen gefunden wird, während des gesamten Testprogramms simuliert
wird und daß außerdem die erwarteten Ausgangssignale bei jedem Schritt mit denen der fehlerhaften Schaltung
verglichen werden. Nur wenn das Verhalten des fehlerhaften Modells mit der realen Schaltung in bezug
auf jeden äußeren Wert bei jedem Schritt des Testprogramms übereinstimmt, wird eine gesicherte
Fehlerdiagnose gegeben.
Es soll beispielsweise angenommen werden, daß in so
der Schaltung nach Fig. IB das Testprogramm die
folgenden Eingangssignale und erwarteten Reaktionen — also die äußeren Werte an den Klemmen 1 bis 7 —
erbringt:
55
1 | 0 | 0 |
2 | 0 | 1 |
3 | 0 | 1 |
4 | 0 | 0 |
5 | 1 | 1 |
6 | 1 | I |
7 | 0 | 0 |
Offensichtlich ist der erste Testschritt, der auf ein Versagen hinweist, der Schritt t2. Unter Benutzung der
Analyse des vorhergehenden Abschnittes kann ersehen werden, daß drei Fehlerklassen simuliert werden
müssen, nämlich:
EXT6-I
Die Simulationsergebnisse für die drei obengenannten Fehlerquellen ergeben für die äußeren Werte an den
Klemmen 1 bis 7 folgendes Bild:
F1: | A.1-0 |
F2: | B.5-1 |
F3: | C.4-0 |
Die einzige Simulation, die dem aufgezeichneten Fehlerverhalten entspricht, ist die für F2. Daher wird die
Tehlerklasse F2 als Ursache für das Versagen der
Schaltung bezeichnet. Da diese Simulation jedes Datenbit, das an den externen Anschlüssen der
Schaltung verfügbar ist, zum Vergleich mit dem Fehlermodell heranzieht, wird die maximale d. h. die
optimale mögliche diagnostische Auflösung erreicht Gleichzeitig garantiert eine exakte Übereinstimmung
zwischen dem realen Fehler und seiner Nachbildung durch den Rechner die Genauigkeit des Modells und
daher auch die des Testprogrammergebnisses. .
Alle diese Operationen werden für eine »durchschnittliche«
Platine (50 integrierte Schaltungen, 200 Testschritte) durch die weiter unten beschriebene
Einrichtung in einer Zeit von weit weniger als 1 Minute erledigt.
An dieser Stelle soll im einzelnen die funktionale
Arbeitsweise bzw. der Datenfluß eines derartieen
F1: ti |
t2 | 1 | F2: t| |
t2 | l3 | ti | 0 | tj | y. | |
1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | |
2 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | |
3 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | |
4 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | |
5 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | ϊ |
6 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | I |
7 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | |||
Prozesses anhand der Schritte, die in den Fig. 1 und 2
dargestellt sind, beschrieben werden. Zunächst sollen noch einmal die grundsätzlichen Anforderungen und die
Vorteile derartiger Schritte gegenüber früheren Lösungsversuchen wiederholt werden. Wie bereits bei der
Betrachtung der zur Veranschaulichung auf die Untersuchung von digitalen und ähnlichen Schaltungen
angewendeten Erfindung erklärt wurde, bestehen verschiedene Anforderungen für genaue Tests und
Fehlerdiagnosen bei digitalen Schaltungsplatinen. Zu- ι ο nächst ist es notwendig, ein wirksames Testverfahren zu
entwerfen, das auf den vorher umrissenen Eingangssignalen oder Anregungen einschließlich der Antwort
bzw. des Verhaltens das von einer ordnungsgemäßen Schaltung erwartet wird, besteht. Zum anderen ist es
notwendig, exakt die Grenze vorher zu bestimmen, bis zu der dieses Testprogramm die typischen Fehlermechanismen
auf digitalen Schaltungsplatinen erkennen wird. Dadurch wird es möglich, Testprogramme, die
nicht eine Mindestzahl oder einen Mindestwert M erreichen, zu verbessern. Drittens müssen einige Daten
vorbereitet werden, die während der Diagnose von fehlerhaften Schaltungen gebraucht werden. Schließlich
muß noch ein wirksames Verfahren zur automatischen Untersuchung von schlechten Schaltungseinheiten entworfen
werden. Die Daten für diesen Prozeß werden, entsprechend der Erfindung, während einer Vorbereitungsphase
ermittelt, die in der Fig. 1 veranschaulicht ist, während der Prozeß selbst während der Testphase
(dargestellt in F i g. 2) verläuft. J0
Vorbereitungsphase (F i g. 1)
Diese Phase hat die folgenden Funktionen:
Diese Phase hat die folgenden Funktionen:
J5
a) Unterstützung bei der Erzeugung des Testprogramms
b) EriTiiüiung der Qualität des Testprogramms zur
Fehlererkennung und für die diagnostische Auflösung und
c) Vorbereitung der Daten für die automatische Untersuchung.
Bei dem Verfahren werden komplexe digitale Schaltkreise mittels eines Kleinrechners simuliert, der
ein fester Bestandteil des Testsystems ist, wie es weiter unten beschrieben werden wird. Diese Methode bietet
die Möglichkeit der Analyse von komplexen Fehlermechanismen, wie beispielsweise überbrückende Fehler
einschließlich Kurzschlüsse.
Es soll jetzt anhand der besonderen Funktions- oder Flußdiagramme der F i g. 1 und 2 ein Ausführungsbeispiel
behandelt werden, indem die Simulation des Verhaltens von fehlerhaften Schaltkreisen automatisch
zum Testen und zur Fehlerbestimmung von digitalen logischen Schaltkreisen herangezogen wird.
Die beiden Teile des Verfahrens, mittels dessen die Schaltkreise automatisch untersucht werden, besteht
aus den bereits beschriebenen Teilen:
60
1.
Vorbereitung von Daten, die zum Teil das Verhalten einer großen Zahl von verschiedenen
Fehlern eines Schaltkreises des getesteten Typs charakterisieren, wie in F i g. 1 dargestellt, und
2. den Vergleich des elektrischen Verhaltens eines realen Schaltkreises bei der Untersuchung mit dem berechneten Verhalten entsprechender digitaler Schaltungsmodelle, die gleichzeitig mit der Untersuchung des Schaltkreises simuliert werden, wie es in Fig. 2 dargestellt ist.
2. den Vergleich des elektrischen Verhaltens eines realen Schaltkreises bei der Untersuchung mit dem berechneten Verhalten entsprechender digitaler Schaltungsmodelle, die gleichzeitig mit der Untersuchung des Schaltkreises simuliert werden, wie es in Fig. 2 dargestellt ist.
In F i g. 1 (die Vorbereitung der Untersuchungsdaten)
wird das Verhalten eines digitalen Schaltkreises unter der Einwirkung eines programmierten Satzes von
Eingangssignalen 1 in 2 simuliert. Das erwartete Verhalten einer fehlerfreien Schaltung wird in 3
verarbeitet. Zusätzlich wird die Auswirkung einer großen Anzahl von Fehlern mit unterschiedlicher
Wahrscheinlichkeit auf diese Schaltung durch Simulation des Verhaltens der Schaltung bei Vorliegen des
Fehlers bestimmt (Block 4). Wie bereits dargestellt, schließen die Arten der simulierten Fehler Kurzschlüsse
zwischen verschiedenen logischen Signalen genauso ein wie solche Fehler, die bewirken, daß eine Leitung in
einer digitalen logischen Schaltung auf einem bestimmten logischen Pegel festliegt. Durch die Berechnung der
Verhalten von fehlerhaften logischen Schaltungen in Block 5 und durch den Vergleich dieser Verhalten mit
denen der fehlerfreien Schaltung werden die folgenden Daten erhalten:
1. Der Anteil der simulierten Fehler, die während einer bestimmten Testfolge in 7 entdeckt werden
(ein Fehler wird entdeckt, wenn das Verhalten der Schaltung in Gegenwart des Fehlers sich von der
fehlerfreien Schaltung unterscheidet),
2. eine Liste von Fehlern, die nicht entdeckt worden sind, in 8 und
3. ein unvollständiger Fehlerkatalog in 9, der das Verhalten einer fehlerhaften Schaltung beim ersten
Test anzeigt, bei dem das Verhalten von dem einer fehlerfreien Schaltung abweicht (das ist der erste
Testschritt, der auf ein Versagen hinweist). Zusätzlich wird dieser unvollständige Fehlerkatalog
mit der Nummer des ersten Testschrittes, der auf ein Versagen hinweist, versehen, um das
Aufsuchen und den Abgleich in der zweiten Phase des Verfahrens, die später erklärt werden wird, zu
erleichtern.
In Fig.2, die aus den Teilen 2A und 2B besteht
(Schaltungstest und Untersuchung), wird in 1 eine Folge von programmierten Eingangssignalen an die zu
untersuchende Schaltung 2a angelegt und das elektrische Verhalten dieser Schaltung wird für jedes der
aufeinanderfolgenden Eingangssignale nacheinander in 2b aufgezeichnet. Anschließend wird dieser Satz von
aufgezeichneten Antworten in 4' mit dem Satz von aufgezeichneten Antworten, der von einer fehlerfreien
Schaltung, die durch Block 3 in F i g. 1 dargestellt ist, erhalten wird, verglichen. Wenn die genannten beiden
Antworten übereinstimmen, wird die untersuchte Schaltung als in Ordnung angesehen, was in Block 5'
angedeutet ist. Wenn jedoch eine Abweichung oder ein Unterschied zwischen diesen Antworten vorliegt, wird
die Testnummer, bei der der Unterschied zuerst auftritt* als Index bei Block 6' in den unvollständigen
Fehlerkatalog 9 von F i g. 1 eingegeben. An dieser Stelle wird eine Obereinstimmung gesucht zwischen dem
Verhalten der elektrischen Schaltung und dem errechneten Verhalten der modellmäßig erzeugten fehlerhaften
Schaltungen (im Katalog). Wenn keine Übereinstimmung zwischen den modellmäßig erzeugten fehlerhaften
Schaltungen und der zu untersuchenden Schaltung gefunden wird, erfolgt keine automatische Untersuchung
in Block 7'. Im Normalfall jedoch, der zn einer
Übereinstimmung geführt hat, werden alle modellmäßig hergestellten fehlerhaften Schaltkreise, welche dem
Verhalten des elektrischen Schaltkreises entsprechen, beim erEien Testschritt, der auf ein Versager» hinweist,
automatisch zur Simulation in Block 8' ausgewählt.
Die Antworten in 10 dieser modellmäßig hergestellten Schaltungen werden nun durch Simulation in 9'
berechnet und mit dem Verhalten der untersuchten Schaltung in Block 11 verglichen. Eine bestätigte
Untersuchung liegt vor, wenn das Verhalten der zu untersuchenden Einheit genau mit dem Verhalten
einiger modellmäßig erfolgter Fehler in bezug auf jeden Ausgang und für alle Tests, die durch Simulation in
Block 12 erzeugt werden, übereinstimmen. Wenn jedoch keine exakte Übereinstimmung zwischen dem <~>
Verhalten eines modellmäßig erzeugten Fehlers und dem der zu untersuchenden Schaltung erreicht wird, so
wird eine wahrscheinliche Diagnose in Block 13 für den Fehler gegeben, welcher das Verhalten der zu
untersuchenden Schaltung fur die größte Anzahl von ·&
Testschritten innerhalb einer Testfolge annähert. Mit anderen Worten wird eine wahrscheinliche Diagnose
für den Fehler gegeben, der mit dem Verhalten der zu untersuchenden Schaltung bei der höchsten Testschritt-Nummer
nicht mehr übereinstimmt. Die Diagnose wird -">
ausgedruckt oder über eine Anzeigeeinheit ausgegeben, wobei die entsprechenden modellmäßig erzeugten
Fehler, welche dem Verhalten der zu untersuchenden Schaltung entsprachen, und eine Angabe, ob die
Übereinstimmung teilweise oJer vollständig war, wie in 14 bzw. 15, angeführt werden.
Nachdem der Prozeßablauf jetzt allgemein beschrieben wurde, sollen im folgenden noch einige Details
behandelt werden, die den Aufbau und die Funktion des Ausführungsbeispiels klarstellen sollen.
Während die Diagramme der Fig. 1 und 2 die zugrunde liegende Arbeitsweise allgemein darstellen,
werden in F i g. 3, die aus den Teilen 3A und 3B besteht,
einzelne Schaltungselemente des bevorzugten Ausführungsbeispiels wiedergegeben, die diese Funktionen in
Verbindung mit einem Kleinrechner bewirken. Die zu untersuchende Schaltung 2a wird durch die Signal-Treiberverstärker
20, 20', 20" usw. mit Eingangssignalen versehen. Die Signal-Treiberverstärker erhalten die
Daten eines Tests in üblichen Sequenzen von einem 4^
Kleinrechner 22, der die Eingangsdaten in Speicher für die Testsignale 24 eingibt. Das Ausgangsverhalten der
zu untersuchenden Schaltung 2a wird durch die jeweiligen Komparatoren 26, 26', 26" usw. mit den
Bezugspegeln 28 verglichen, um die logischen Zustände der Ausgänge der zu untersuchenden Schaltung, deren
Gesamtheit das Verhaltensmuster bildet, zu bestimmen. Dieses Muster wird im Verhaltensmusterregister 30
gespeichert und anschließend in den Rechner 22 ausgelesen. Dies ist die Speicherfunktion 2b aus F i g. 2,
die auf deren Funktionsstufen 1 und 2a folgt.
Die auf diese Weise gespeicherten Verhaltensweisen der zu untersuchenden Schaltung in 2b (F i g. 2) werden
mit dem Verhalten einer fehlerfreien Schaltung 3 verglichen (F i g. 1 und 2) innerhalb des Rechners 22.
Wie bereits erwähnt wurde, zeigt eine Anzeigevorrichtung, beispielsweise eine grüne Leuchte, bei 5' »in
Ordnung« an, was gleichbedeutend mit dem Vorliegen einer fehlerfreien Schaltung ist. Wenn keine Übereinstimmung
vorliegt, ist eine Fehlerdiagnose notwendig und der Diagnoseprozeß wird eingeleitet. Der Schritt irn
Testprogramm, bei dem das erste fehlerhafte Verhaltensmuster in 30 (F i g. 3) festgestellt wird, dient — wie
dargestellt — als Eingangs- oder Anzeigeelement für den unvollständigen Fehlerkatalog 9 (Fig. 1 und 2).
Wenn ihm diese Nummer bekannt ist, sucht der Rechner den elektrisch nachbildbaren gespeicherten unvollständigen
Fehlerkatalog (funktionell dargestellt bei 6' in Fig. 2) mittels einer Suchroutine, wi? es in den
genannten Handbüchern dargestellt ist, um die Liste der möglichen Fehler, die den abgestimmten, modeümäßig
erzeugten Verhaltensweisen entsprechen, die in 9 gespeichert sind, zu lokalisieren und herauszuziehen.
Wenn eine derartige Liste gefunden ist, wie bei 8' in Fig. 2, wird der Simulationsprozeß bei 9' Fig. 2
eingeleitet, um zu bestimmen, ob die Simulation der fehlerhaften Schaltungen 4, in F i g. 1, dem tatsächlichen
Verhalten der fehlerhaften zu untersuchenden Schaltung entspricht. Die Simulationsfunktion 4 in Fig. 1
kann, wie bereits dargestellt, auf dieselbe Art und Weise bewirkt werden, wie es anhand des Simulationsprozesses
2 beschrieben worden ist. Das kann dadurch eingeleitet werden, daß ein oder mehrere Fehler
eingegeben werden und das Verhalten der Schaltung auf diese Fehler hin errechnet wird. Für die Ausführung des
erfindungsgemäßen Verfahrens ist demnach nicht das Vorhandensein einer tatsächlichen funktionsfähigen
Schaltung notwendig, wie es bei den vorgenannten bekannten Systemen der Fall war.
Nach diesem Prozeß sind die Verhalten der Schaltungen, die der Liste von Fehlern 8' (Fig.2)
entsprechen, errechnet worden, und diese Verhalten werden dann in Block 11 (F i g. 2) mit den gespeicherten
Verhaltensweisen des fehlerhaften zu untersuchenden Schaltkreises 2b verglichen. Dies ist ein Vorgang, der
den Mechanismen, die bereits anhand des Komparators 4' beschrieben worden sind, ähnlich ist. Der Block 12
stellt eine Anzeige dar für den Fall, daß alle Verhaltensweisen von einem simulierten Fehler und
einem tatsächlichen Fehler der zu untersuchenden Schaltung 2b vollkommen übereinstimmen, vorausgesetzt,
daß ein Fehler festgestellt worden ist.
Für den Fall, daß einige Tests Ergebnisse erbringen,
die mit dem Modell übereinstimmen, während diese bei anderen Tests nicht übereinstimmen, wird die heuristische
Annäherung eingeleitet, um eine wahrscheinliche Fehlerdiagnose zu erhalten. Das kann bek pelsweise
durch das Zählen der Anzahl von übereinstimmenden Tests im Rechnerspeicher geschehen. Der modellmäßig
erzeugte Fehler mit dem höchsten Zählergebnis wird als wahrscheinlicher Fehler angezeigt. Die Handhabung
solcher Probleme mit heuristischer Technik hat sich in über 90% all derjenigen Fälle, bei denen das Verhalten
der fehlerhaften Schaltung durch andere Fehler als jene, die exakt modellmäßig nachgebildet worden waren,
hervorgerufen wurde, als erfolgreich erwiesen. Diese Technik wendet dieselbe Strategie an, die bereits oben
beschrieben wurde, erlaubt aber darüber hinaus auch einen teilweisen Abgleich zwischen den Ausgangsdaten
des simulierten Netzwerks und dem tatsächlichen fehlerhaften Verhalten. Der Erfolg dieses Verfahrens
beruht auf der Feststellung, daß mehrfache Fehler sich oft gleichzeitig in einem Testprogramrn bemerkbar
machen und daß die äußerlichen Anzeichen beim ersten Testschritt, der auf ein Versagen hinweist, mit den
äußeren Anzeichen bei einem der Fehler übereinstimmen. Auf ähnliche Weise wird sich ein nicht nachgebildeter
Kurzschluß durch ein zeitweises Festhängen eines der kurzgeschlossenen Ausgänge äußern.
In diesem Fall einer nicht völligen Übereinstimmung mit einem modellmäßig erzeugten Fehler wird das
automatische Fehlereingrenzungsprogramm einen wahrscheinlichen Fehlerort angeben. Dieser stimmt mit
den Fehlerklassen überein, die der Arbeitsweise der realen Schaltung für die größte Zahl von Testschritten
während des Programms entsprechen.
Bezogen auf Fig.2 und den Aufsuchvorgang im
Block 6', wird der Vorgang an dieser Stelle ohne Identifizierung des Fehlers abgeschlossen, wenn keine
Obereinstimmung mit dem Inhalt des Katalogs erreicht wird.
Hierzu 6 Blatt Zeichnungen
Claims (1)
1. Verfahren zur automatischen Fehlerprüfung
eines elektrischen Schaltkreises, bei dem das Testsignalantwortverhalten des zu prüfenden
Schaltkreises mit dem Testsignalantwortverhalten eines fehlerfreien Schaltkreises verglichen und das
Vergleichsprogramm bei Feststellung der ersten Ungleichheit der Antwortverhalten abgebrochen
wird, gekennzeichnet durch folgende Schritte:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US44385374A | 1974-02-19 | 1974-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2441486A1 DE2441486A1 (de) | 1975-08-21 |
DE2441486C2 true DE2441486C2 (de) | 1983-09-15 |
Family
ID=23762441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742441486 Expired DE2441486C2 (de) | 1974-02-19 | 1974-08-28 | Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS573975B2 (de) |
CA (1) | CA993049A (de) |
DE (1) | DE2441486C2 (de) |
FR (1) | FR2261566B1 (de) |
GB (1) | GB1428944A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4233271A1 (de) * | 1991-10-03 | 1993-04-08 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungsanordnung |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1554363A (en) * | 1976-02-24 | 1979-10-17 | Genrad Inc | Automatic fault-probing method and apparatus for checking electrical circuits and the like |
JPS6143351A (ja) * | 1984-08-06 | 1986-03-01 | Fujitsu Ltd | 電子計算機試験システム |
JPH0764817A (ja) * | 1993-08-30 | 1995-03-10 | Mitsubishi Electric Corp | 故障検出システム |
CN104833912B (zh) * | 2015-03-13 | 2018-02-02 | 江苏永钢集团有限公司 | 基于plc系统的主令开关的故障检测系统 |
CN105929270A (zh) * | 2016-04-20 | 2016-09-07 | 北京润科通用技术有限公司 | 一种故障注入方法及装置 |
CN114580108B (zh) * | 2022-03-10 | 2023-09-05 | 兰州理工大学 | 一种基于图神经网络的氧气顶吹转炉小样本故障诊断方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1537848C2 (de) * | 1967-10-13 | 1974-12-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Überwachung der Auslösung von Betriebsvorgängen in einer nachrichtenverarbeitenden Anlage, insbesondere Fernsprechvermittlungsanlage |
DE1915293A1 (de) * | 1969-03-26 | 1970-10-15 | Messerschmitt Boelkow Blohm | Verfahren zum Pruefen von Funktionseinheiten |
DE2113302A1 (de) * | 1971-03-19 | 1972-10-19 | Knoll Alois Dr Ing | Verfahren zur Pruefung von Schaltungsanordnungen und Einrichtung zur Ausuebung des Verfahrens mit einer programmgesteuerten Datenverarbeitungsanlage |
DE2121330C3 (de) * | 1971-04-30 | 1974-10-17 | Ludwig 6369 Dortelweil Illian | Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile |
-
1974
- 1974-08-19 FR FR7428487A patent/FR2261566B1/fr not_active Expired
- 1974-08-20 GB GB3655874A patent/GB1428944A/en not_active Expired
- 1974-08-22 CA CA207,540A patent/CA993049A/en not_active Expired
- 1974-08-28 DE DE19742441486 patent/DE2441486C2/de not_active Expired
- 1974-09-03 JP JP10130374A patent/JPS573975B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4233271A1 (de) * | 1991-10-03 | 1993-04-08 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
JPS573975B2 (de) | 1982-01-23 |
GB1428944A (en) | 1976-03-24 |
FR2261566B1 (de) | 1978-01-27 |
CA993049A (en) | 1976-07-13 |
JPS50116150A (de) | 1975-09-11 |
FR2261566A1 (de) | 1975-09-12 |
DE2441486A1 (de) | 1975-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19742446B4 (de) | Fehlerdiagnoseverfahren | |
DE3825260C2 (de) | Verfahren zur fehlerdiagnose an elektrischen schaltungen und anordnung zum durchfuehren des verfahrens | |
DE69229389T2 (de) | Testsystem für Schaltkreise | |
DE3787431T2 (de) | Verfahren zur Generierung einer Kandidatenliste von fehlerhaften Schaltungselementen und Verfahren zur Isolierung von Fehlern in einer logischen Schaltung unter Verwendung dieser Kandidatenliste. | |
DE3625462A1 (de) | Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen | |
DE2838958C2 (de) | ||
DE69712236T2 (de) | Fehlerdiagnosevorrichtung für CMOS-integrierte Schaltungen und Diagnoseverfahren | |
DE19959157C2 (de) | Verbessertes Funktionstesten durch das Filtern von groben Mutationen | |
DE102007010978A1 (de) | Verfahren und Vorrichtung zur Unterstützung einer Diagnose eines elektrischen Systems mittels wahrscheinlichkeitsbasierter Fehlerkandidatenermittlung | |
DE3702408C2 (de) | ||
EP0966703B1 (de) | Verfahren zur rechnergestützten fehleranalyse von sensoren und/oder aktoren in einem technischen system | |
DE1524175A1 (de) | Pruefeinrichtung in elektronischen Datenverarbeitungsanlagen | |
DE4129891A1 (de) | System zur fehlererkennung | |
DE2121330C3 (de) | Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile | |
DE69419269T2 (de) | Verfahren zur automatischen Ermittlung von offenen Schaltkreisen | |
DE2441486C2 (de) | Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens | |
DE112021003677T5 (de) | Automatisierte unterstützte schaltkreisvalidierung | |
EP0104534B1 (de) | Verfahren zur Fehlersuche im Innern von VLSI-Schaltungen mit einer Elektronensonde | |
DE10111831A1 (de) | Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern | |
DE2005884A1 (de) | Vorrichtung und Verfahren zur Feststellung von Fehlern in elektronischen Datenverarbeitungsanlagen | |
DE102015225018A1 (de) | Verfahren zur Prüfung einer Mehrzahl von in gleicher Weise mit Bauteilen bestückten Bauteilträgern, Computerprogrammprodukt zur Durchführung eines solchen Verfahrens, und Prüfsystem zur Durchführung eines solchen Verfahrens | |
DE102022209239A1 (de) | Verfahren zur Diagnose einer Vorrichtung basierend auf künstlicher Intelligenz | |
WO1999017176A1 (de) | Diagnosemodul zum erstellen einer diagnose für elektrisch ansteuerbare systeme und diagnoseeinrichtung zum erstellen einer gesamtsystemdiagnose | |
DE19707065A1 (de) | System zur Erstellung eines Entscheidungsbaums insbesondere für eine Fehlerdiagnose bei einem Kraftfahrzeug | |
EP0527321A1 (de) | Verfahren zur automatischen Fehlerdiagnose von elektrischen Baugruppen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |