DE1524175A1 - Pruefeinrichtung in elektronischen Datenverarbeitungsanlagen - Google Patents

Description

Prüfeinrichtung in elektronischen Datenverarbeitungsanlagen

Die Erfindung betrifft eine Einrichtung in elektronischen Datenverarbeitungsahlagen zur automatischen Feststellung fehlerhafter Komponenten mit einer Prüfzeichenmusterquelle, einem Speicher zum Aufbewahren der zu erwartenden Ausgangsmuster und einer Vergleichsund Anzeigevorrichtung. ·

Elektronische Daten verarbeitende Systeme bestehen bekanntlich aus .mehreren Einheiten, die aus elektronischen Schaltkreisen aufgebaut sind, welche Bauelemente wie Transistoren , Kondensatoren und Widerstände enthalten. Während des Betriebes elektronischer Datenverarbeitungssysteme kann ein Fehler in irgendeinem dei' Bauelernentedie die Operationen des gesamten Systemes unterbrechen.

-Z-

209844/0901

BAD ORiGtNAL

Zur automatischen Fehlererkennung sind bereits eine Reihe von Vorschlägen gemacht und verwirklicht worden, die daraufbasieren,, daß Fehler im Betrieb des Systems überwacht werden. Diese Techniken beruhen darauf, daß im allgemeinen ein Resultat vorausgesagt wird, welches während eines Operationsschrittes des vollständigen Systems gewonnen wird. Abweichungen zwischen dem wirklich erzielten und dem vorhergesagten Resultat während dieses Operationsschrittes zeigen an, daß ein Fehler aufgetreten ist.

Es ist auch schon eine Einrichtung zur Korrektur von Fehlern vor- ^! geschlagen worden, die während des Betriebes eines elektronischen Datenverarbeitungssystemes auftreten. Solche Korrekturen lassen sich oft dadurch erzielen, daß diejenigen Operationsschritte, während denen der Fehler auftrat, wiederholt werden, wobei man hofft, daß die Ursache des Fehlers temporärer Natur war und deshalb während der Wiederholung nicht wieder auftritt. Nach einem anderen bekannten Schema wird die Operation in einem doppelten Satz von Schaltkreisen durchgeführt. Nach einem anderen bekannten Verfahren wird während der Operationsschritte, in denen der Fehler auftrat, in die gewonnenen Ergebnisse eine Korrekturgröße eingeführt, die den Fehler kompensiert.

Die bisher genannten Verfahren und Einrichtungen zur automatischen Fehlererkennung verwenden also Techniken, mit deren Hilfe Fehler erkannt und/oder korrigiert werden können, die während des Betriebes elektronischer Datenverarbeitungssysteme auftreten, ohne daß eine Beziehung zu der wirklichen Fehlerursache hergestellt wird. Für Wartungsprobleme enthalten diese Verfahren und Einrichtungen den Γ Nachteil, daß sie nicht den Ort des Fehlers innerhalb der Maschinen-^N struktur ermitteln, welcher zu der fehlerhaften Operation geführt , hat. ' . _:

Danach wurden auch Einrichtungen zur Identifizierung des Fehlerortes für während des Betriebes auftretende Fehler bekannt, die jedoch umfangreichü Zusatzschaltkreise erforderten, die für dl"

Docket 7816 ₂₀ g g _{4 4} / _Q g Q_{1 Β}^

- Systeme speziell entworfen und in diesen Systemen eingebaut wurden. Diese Einrichtungen haben aber auch den Nachteil, daß sie nicht leicht an bereits bestehende datenverarbeitende Systeme angebracht werden können, so daß wesentliche Zusatzkosten für den Einbau in solchen Fällen von Nöten waren.

Als Beispiel für die vorstehend erläuterte Gruppe von Einrichtungen zur Fehlererkennung möge folgender Aufsatz dienen: ¹¹A Computer Organization and Programming System for Automated Maintenance", von K. Maling und E.L. Allen, veröffentlicht in ¹¹IEEE Transactions on Electronic Computers", Dezember 1965* Band EC-12, Nr. 5, Seite 887.

Zu dieser Gruppe gehört auch der Aufsatz "Engineering Testing Techniques", von William Perzley, veröffentlicht in "Automatic Control", September 1958, Seite 2k. Das wesentliche an den dort beschriebenen Einrichtungen ist die Verwendung von "Sonden", die mit den logischen Elementen verbunden sind, welche in den experimentellen Kreisen geprüft werden sollen. Hierbei werden bekannte Eingangssignale zu dem Eingang des experimentellen Kreises übertragen und die Ausg-angssignale der geprüften logischen Elemente für den nachfolgenden Vergleich mit früher bestimmten korrekten Ausgangssignalen aufgezeichnet. Die Analyse der Ausgangssignale der geprüften Elemente hilft bei der Identifizierung der Ursache des Fehlers, welcher während der Operation des experimentellen Kreises auftritt. Während diese Technik der Fehlerlokalisierung Fehler ziemlich genau erkennt, erfordern sie aber eine umfangreiche Zusatzverdrahtung von Prüfstellen in der Schaltung. Die Einfügung zahlreicher Prüfstellen in ein bereits bestehendes elektronisches Datenverarbeitungssystems beeinflußt die Operation des Systems und erfordert daher einen sorgfältigen Neuentwurf des gesamten Systems, um die Prüfstellen anzupassen .

Durch den Aufsatz "The Diagnosis of a Synchronous Subsequential Switching System", von S. Seshu und D.N. Freeman, veröffentlicht

Docket 761 υ *

BADOFHOfNAt.

£09if-ifQ-i 090/1

August 19^2 in " I, R. E. Transactions on Electronic Computers", Band EC ¹ 1, Nr. 4, Seite 459, ist ein System zur Prüfung der logischen Schaltkreise einer Maschine bekannt, welches Fehler lokalisiert, wobei ein Zμgriff nur. zu den Eingängen ; und Ausgängen der zu prüfenden Maschine verfügbar ist. Diese Einrichtung überträgt vorgeschriebene Eingangs signale an die zu prüfende ■Maschine, überwacht die Ausgangssignale und vergleicht diese Ausgangssignale mit früher bestimmten Standard-Ausgangssignalen. Die Ergebnisse werden zur Indentifizierung der fehlerhaften Komponenten in der Maschine benutzt. Während dieses System zu einer genauen Bestimmung der fehlerhaften Komponenten in den logischen Schaltkreisen führt, erfordert es aber ein kompliziertes Spezielles Prüfsystem, welches zusätzlich zu der zu prüfenden Maschine benötigt wird. Darüberhinaus kann es keine Fehler in denjenigen Steuerkreisen identifizieren, die keine logischen Funktionen auszuführen haben.

Der Stand der Technik zur vorstehend genannten Gruppe von Prüf einrichtungen wird noch durch einen Aufsatz in Proceedings Seminar onAutomatic Checkout Techniques held at Batteile Memorial Institute September 5, 6 and 7, 1962 Jointly Sponsord by the AERONAUTICAL SYSTEMS DIVISION OF THE AIR FOR

FORCE and BATTELLE MEMORIAL INSTITUTE, Columbus , Ohio Seite 52- und

56 /"IRE Transactions On Reliability And Control", I960, April Seite 23 - 24.^v ergänzt. ■

Es muss also festgestellt werden, dass die bekannten Einrichtungen nicht in der Lage sind, alle Teile der zu prüfenden Schaltung vollständig zu prüfen. Darüberhinaus erfördern sie umfangreiche Zusatzapparaturen, die in die Schaltungen, die untersucht werden sollen, eingefügt werden müssen. In den Bereichen, die durch diese Art Technik überprüft werden kann sich die Genauigkeit der Fehlerlokalisierung auf die Identifizierung bestimmter Komponenten(z. B, einen Transistor ) erstrecken, welcher die Ursache eines Fehlers bei der Operation des Kreises ist. In einem bestehenden elektronischen Datenverarbeitung^system , in dem die Schaltkreiselemente auf einzelnen auswechselbaren Karten montiert sind, kann die Verwendung dieser begrenzten Technik nicht dazu benutzt werden alle Schafrkarten zu prüfen und für die Prüfung einer einzelnen Schaltkarte sind diese Verfahren zu genau. Während

Docket PO 7816 2 O 9 8 4A/0901

. ■ - BADORfQiMAL

-5- W2U1S

es wünschenswert ist |.ede ßchaltkarte zu prüfen, ist aber unnötig , das spe zielle ß;3meiexEL,en.t zu bestimmten ,' welches einen Fehler verursacht hat.

Es ist daher die .Aufgabe der .Erfindung, eine Einrichtung zur Fehlerortbestimmung für solche Fehler anzugeben, die während der Operation eines elektronischen datenverarbeitenden System.es entstehen, ohne dieses System dadurch umbauen zu müssen, damit die Anpassung an umfangreiche zusätzliche Fehlererkennungseinrichtungen hergestellt werden können.

Eines weitere Aufgabe der Erfindung ist die automatische und schnelle Lokalisierung von Fehlern in einem bereits bestehenden elektronischen Datenverarbeitung s sy stern.

Eine andere Aufgabe ist dann auch die Lpkalisierung von Fehlern sowohl in den logischen Elementen als auch in den zugeordneten Steue rungs elementen dieses Systems.

Für eine Prüfeinrichtung in elektronischen Datenverarbeitungsanlagen zur automatischen Feststellung fehlerhafter Komponenten mit einer Prüfzeichenmusterquelle, einem peicher zum Aufbewahren der zu erwartenden Ausgangsmxister und einer Vergleichs- und Anzeigevorrichtung, besteht die Erfindung darin, dass die Prüfeinrichtung ferner aus einer Anzahl von Ein- und Ausgangskreisen besteht, die Bestandteil der zu prüfenden Funktionseinheit sind, wobei die Steuerung der Prüfeinrichtung über besondere Kabel mit diesen Kreisen verbunden ist, Rückstellsignale vor den Prüfmuster-Signalen zu den Rückstellkreisen überträgt, diese zuerst prüft und wenn sie korr€:kt ai^-beiten mit diesen Kreisen weiter die logischen Schaltungen der ?,u prüfenden Funktionseinheit überprüft.

209844Λ090

wir die Erfindung anhand eines .durch Zeichnungen Ausfihrungsbeisp levies näher beschrieben. Es zeigen :

FjLg, 1 A ein Blockschaltbild des Prüf systems, einschlief:-

lieh einer zu prüfenden Einheit,

Flg. 1 B ein Blockschaltbild, welches die -Einrichtung

zeigt, die für die- Prüfung des In Fig. 1 Λ gezeigten Systemes dient, ..'■-"

FIg, 2 A ein Prinzipschaltbild zur Darstellung dor zu

prüfenden Einheit,

Fig. 2 B ein Impulsdiagrainni der in der Schaltung nach

Fig. 2 A verwendeten Signale,

Fig. 3 ein Prinzipschaltbild der Steuerkreise und

Fig. 4A U.4B .

(Blatt-Ί +2 ein ausftUirliches Schaltbild einer Ausführung

von Flg.· ^Bzu-

saramengenoinnien) der iJchaltung nach Fig. 2 A.

.. 3AÖORK3INAL

20 984 4/090 1

ALLGEMEINE BESCHREIBUNG

Fig. 1A zeigt ein typisches elektronisches Datenverarbeitungssystem. Dieses System dient nur der Veranschaulichung; die Erfindung soll von jedem beliebigen elektronischen System benutzt werden können. Zwar ist der Eingangskanal A 104 als der Teil des elektronischen Datenverarbeitungssystems gewählt worden, der geprüft werden soll, aber die Erfindung kann auch auf Jeden anderen Teil des dargestellten Systems angewendet werden. Das in Fig. 1A gezeigte elektronische Datenverarbeitungssystem enthält Datenflußlogik- und -Steuerungen 100, bestehend aus einer zentralen Verarbeitungseinheit 101, Wartungssteuerungen A 102A zum Prüfen des Eingangskanals A 104, Wartungssteuerungen B 102B zum Prüfen des Eingangskanals B 106, wenn das gewünscht wird, sowie weitere hier nicht gezeigte Wartungssteuerungen für weitere zu prüfende Teile des Systems. Bei der zentralen Verarbeitungseinheit 101 kann es sich um ein beliebiges elektronisches Allzweck-Datenverarbeitungssystem mit Speicherprogramm handeln. Ein Satz Konsollampen 103 auf dem Konsol für die Bedienungsperson ist der zentralen Verarbeitungseinheit 101 zugeordnet damit der Betrieb des elektronischen Datenverarbeitungssystems visuell überwacht werden kann.

Die Datenflußlogik- und -Steuerungen 100 sind über Daten- und Steuerkabel 109, 110, ' und 11^ mit ^öem Eingangskanal A 104 und dem Eingangskanal B 106 verbunden. Diese Kabel bestehen aus mehreren Daten- und Steuerleitungen, die in Fig. ΊΑ durch durchgehende Linien Docket 7816

209844/0901

BAD

dargestöllt sind. Solche Kabel sind schon vorgeschlagen wordc-n (v-.i Patentaninelduns J 27 S19). Die Elngangssamroelleitung für simulierte Daten des Kabels 110 und die Ausgangsoammelleitung^fur logische Signale sind gestrichelt dargestellt, um dadurch anzudeuten, daß sie zwischen einer zentralen Verarbeitungseinheit und den daran angeschlossenen Kanälen normalerweise nicht vorgesehen sind, sondern nur für die Zwecke der hier beschriebenen Erfinduns zusätzlich verwendet werden. Die Eingabevorrichtung 105 und die Magnet» bandeinheit 107 sind lediglich Beispiele für periphere Vorrichtungen, die mit den Eingangskanälen 10Ί und 106 in Verbindung stehen können, und v/erden hier nicht weiter beschrieben. Natürlich könnten auch Ausgangskanäle die Erfindung gleich gut veranschaulichen*

An Hand der Flg. TB v?ird nun die Verwendung der in Fig. 1A geseilten Einheiten für die Fehlersuche im einzelnen beschrieben. Eine Folge von binären Eingangszeiehen wird über die Eingangosammelleitung für simulierte Daten im Kabel 110 aus der V/artungssteuerung A 1Ö2A in den Datenflußlogik- und Steuerungen 100 angeliefert. Die WartungssteuerungA102A kann diese Zeichen aus manuell betätigten Schaltern in der Wartungssteuerung A 102A oder auf dem Konsol der Bedienungsperson bilden. Eine ebenfalls mögliche Q₁UeIIe für binäre Eingangszeichen 1st die zentrale Verarbeitunßseinhelt 101, die ihrerseits diese Zeichen aus einer zugeordneten Speicher- oder peripheren Eingabevorrichtung empfangen kann. Das über die genannte Eingangssammelleituns im Kabel 110 herangeführte blnUre Eingangszeiehen enthält ein nückstellsignal zur Betätigung der normalen Rückstellschaltuncsanordnung des Eingangskanalu /v 10'!.

BAD ORfQINAL Docket 7816 209844/0901

Die Ausgangssignale des .Eingangskanals Λ 104 werden mittels einer Ausgangss&mmelleitung 11j5 überwacht, die an die Wartungssteuerung A 102A der Datenflußlogik- und Steuerungen angeschlossen ist. Diese überwachten binären Ausgangszeiehen werden verglichen mit vorherbestimmten Ausgangszeichon, die aus deiner Tabelle 150 stammen und zwar mitteis eines Vergleichers 16Ο. Die Wartungssteuerung A 102A kann die zentrale Verarbeitungseinheit 101 sowohl als Quelle von vorherbestimmten Ausgangszeichen als auch zu Vergleichszwecken verwenden, oder es können zusätzliche Bauelemente· als Teil der Wartungssteuerung A 102A vorgesehen sein. Das vorherbestimmte binäre Ausgangszeichen kann auch einer Bedienungsperson graphisch dargestellt werden, die dann die Vergleichsoperation manuell aus-

·■' ■'■■■■ »

führt, um fehlerbehi.f tete Schaltungen festzustellen.

Es seien nun kurz die Verfahren besprochen, die an der automatisierten Konstruktion elektronischer Datenverarbeitungssysteme beteiligt sind, um ihre spezielle Anwendbarkeit auf die Peststellung defekter Schaltungen mittels der Erfindung zu erläutern. Eine detaillierte Beschreibung dieser Verfahren findet man auf den Seiten 127 - 14O des "IBM Journal of Research and Development" vom April 1964 (Band 8, Nr. 2). Die Bausteine des zur Veranschaulichung dienenden elektronischen Datenverarbeitungssystems sind auf individuelle Schaltungsplatten montierte elektronische Schaltungen. Jede Schaltungsplatte 1st auswechselbar auf einem größeren Anschlußblock befestigt,, der große Gruppen von Schaltungstafeln aufnehmen kann und eine oder mehrere elementare logische Funktionen ausführt. Bei der Konstruktion eines elektronischen

Docket 7816 209844/0901

Datenverarbeitungssystems bezeichnet der Konstrukteur zunächst die elementaren logischen Funktionen (z. B. Und, Oder usw.), nötig sind, um die gewünschten Operationen auszuführen. Bei dieser einstwelligen ;!Konstruktion werden die auszuführenden logischen Funktionen allgemein ohne besonderes Eingehen auf die Art und Welse angedeutet, in der diese Funktionen von den dem. Konstrukteur als Bausteine zur· Verfügung stehenden Schaltungstafein ausgeführt werden. Ein typisches Beispiel einer solchen logischen Schaltung ist In Fig. 2A gezeigt und wird nachstehend noch beschrieben. Danach wird die erste Schaltung des Könstrukteu-.:ri? auf spezielles Koordinatenpapier umgezeichnet, wodurch Jede Funktion einer eigenen Koordinate zugeteilt wird. Bedienungspersonen stellen Lochkarten für jede Koordinate her, die die auszuführende Funktion < identifizieren, und lesen diese Karten in einen Computer ein. Der Computer ist so programmiert, daß er die Lochkarten liest, die Funktionen den als Bausteine zur Verfügung stehenden Schaltungstafeln zuteilt. Verbindungen zwischen den Schaltungstafeln angibt und ein neues Schaltbild druckt* Ausgewählte Teile eines typischen von einem Computer in dieser Art und Weise hergestellten Schaltplans sind In Flg. 4A und 4b dargestellt. Dieser Schaltplan identifiziert die ausgeführten Funktionen und den physikalischen Ort der Schaltungstafein, welche die Elemente zur Ausführung solcher Funktionen tragen.

Fig. 1A und 1B veranschaulichen also den Aufbau eines elektronischen Datenverarbeitungssystems, das zur Fehlersuche prüf bar ist..

. : ■■■>■ ' ■ ; ^;. BAD Docket 7816

20984Λ/0901

Infolge der bei der Konstriiktion des Systems verwendeten Verfahren 1st es möglich, die Funktion, die fehlerhaft ist, zu erkennen und dadurch die diese Funktion ausführende Schaltungstafel zu identifizieren. -'..'.

GENAUE BESCHREIBUNG

Das in Fig. 1A und IB allgemein dargestellte System wird nun im einzelnen..erläutert, um die Wirkungsweise der Erfindung zu veranschaulichen. Der Eingangskanal A 104 ist in Fig. 2A genauer-dargestellt, und die Wartungssteuerung Λ 1Q2A ist in Fig. > Im ein-

zelnen veranschaulicht.

Elngangskanal A. Fig. 2Λ und 2B zeigen das Schaltbild einer als Beispiel dienenden Schaltung zur Ausführung der B'unktionen eines Eingangskanals sowie die während des Betriebs in der Schaltung vorliegenden Signale. Die Schaltung soll nur der Veranschaulichung dienen. Das Schaltbild von Fig« 2A gibt allerdings nicht die physikalische Zuteilung der Funktionen an, die auf den Schaltungstafel-Bausteinen ausgeführt werden. Wie noch zu sehen sein wird, wiederholt sich die Schaltung von Fig. 2A in dem Verdrahtungsplan von Fig. 4a und 4B, um die Identifizierung von durch Schaltungsfehler bedingten falschen Funktionen zu ermöglichen, damit die diese Funktionen ausführenden Schaltungstafeln ausgewechselt werden können. , -

Docket 7816 20 9844/0901

Der Eingangskanal A 104 empfängt Daten über eine Dateneingangssairanolleitung· 1ö8 (Pig. 2A), speichert die Daten vorübergehend in einem A^Reglster 200 und Überträgt sie dann zu einem O-Register 201, damit weitere Daten über die Leitung 108 ankommen und im A-Register 200 gespeichert werden können. Die Daten bestehen aus binären 1- uriä O-Bits in beliebiser Reihenfolge und Gruppierung. Hier s. B. umfassen die: Registei' 200 und 201 jeweils mehrere Flipflops 202 usw. und 203 usw. zur Speicherurig mehrerer binärer Zeichen, die jedes aus mehreren Bits bestehen. Wenn die zentrale Verarbeiturigseinlieit 101 bereit ist, werden die Informationen im S-Register 201 über die Datensüsgangssammelleitung des Kabels 110 entnommen, und nun ist das B-Register 201 frei und kann erneut aus dem A-Register 200 gefüllt werden. Auf dieseWeise kann die Eingabevorrichtung 105 mit einer Geschwindigkeit Informationen in das A-Register 200 eingeben und die zentrale Verarbeitungseinheit 101 mit einer anderen Geschwindigkeit Daten aus dem B-Register 201 entnehmen, d. h._# die Eingabevorrichtung 105 ^u*¹⁽ⁱ die zentrale Verarbeitung s einheit101 arbeiten unabhängig voneinander.

Durch eine Gruppe von -bistabilen" Flipflops 209 bis 21Λ werden die Eingabe und die Entnahme von Daten in-..das bzw. aus dem A-Register 200 und in das bzw. aus dein B-Reglster 201 gesteuert, um die Löschung von Daten durch das Erzwingen einer Zusanracnwirkung zwischen der selbständigen Eingabevorrichtung 105 und der zentralen Verarbeitungseinheit 101 zu verhindern. Jedes der Flipflops. 209 bis 214 besitzt einen 0-Bit-Ausgang, einen 1-Bit-Ausgang, einen Einstelleingang S und einen oder mehrere Blickstcilleirigänge R. Wenn ein ein 1-Blt darstellendes Signal am Einstelleingang erscheint, erscheint η V - ₇οι/-' 209844/0901 > "^ Docket 7816 ■ \,_;,.^;.- -v, BÄDOBIfflNAL-

ein ein 1-Bit darstellendes Signal am 1-Bit-Ausgang. Beim Erscheinen eines* ein 1-Bit darstellenden Signals an einem Rückstelleingang,' erscheint ein ein 1-Bit darstellendes Signal um O-Bit-Ausgang des Plipflops,- Alle Flipflops werden durch ein 1-Bit-Signal an der Rückstelleingangsleitung des Kabels 110 gleichzeitig In. den RUeIestellzustand gebracht. Es sind Und-Schaltungen 215 bis 221 vorgesehen, die jeweils beim Vorliegen von ein 1-Bit darstellenden Signalen an (siehe Zeilen 24 und 25, Seite 12) ein Ausgangssignal zu einem der Eingänge der Plipflops 209 bis 214 senden» Die Inverter- " sclmltung 222 empfängt ein Signal, das entweder ein 0- oder ein 1-Bit darstellt, und kehrt es in die entgegengesetzte Barstellung um, die dann dem Rückstelleingang des Ansprech-Flipflops 211 zugeführt wird. Die Verzögerungssohaltungen. 223 bis 226, 242 und 243 ' verzögern die ihren Eingängen zugeführten Signale, um das Auftreten von Konflikten in den in Flg. 2B gezeigten Signalen zu verhindern. Der genaue.Betrag dieser Verzögerungen ist im allgemeinen nicht kritisch. Kritisch ist er nur dort, wo er in Fig. 2A und 2B ausdrücklich angegeben worden ist.

Nachstehend sei nun die Wirkungsweise der Schaltung von Fig. 2A an Hand von Fig. 2B beschrieben. Die Und-Schaltung 290 wird in der nachstehend erläuterten Weise wirksam gemacht, um die-Dateneingangssammelleitung des Kabels 108 mit der Oder-Schaltung 241 zu verbinden. Wenn die Eingangsvorrichtung 105 Daten auf die .Dateneingangssammelleitung des Kabels 108 gibt, sendet sie außerdem ein Signal zur Datensignal-- Eingang sie 1 tung des Kabels 108 zur Zeit 275, um anzuzeigen, daß Informationen auf die Dateneingangssammelleifcung des Kabels 108 goßeben worden sind. Vienn angenommen wird, daß dies die

Docket 7816

■erste empfangene Datengruppe (Zeichen) ist,* wird die Torschaltung 206 betätigt, um die Daten durch die Oder-Schaltung 241 sum A-Re-,gister 200 au übertragen. Das Blookdatön-Flipflop 209 und das A- " Voll-Flipflop 210 werden in der genannten Reihenfolge eingestellt (und das A-Reglster 200 wird rückgesteilt), um die Eingabe weiterer Informationen zu verhindern und anzuzeigen, daß das A-Regi*- ster 200 Daten enthält. Wenn angenommen wird, daß das B-Register 201 zunächst leer ist, wie es das B-Voll-Flipflop 212 anzeigt, wird die Torsohaltung 207 betätigt, Lim die Daten aus dera A-Register 200 in deö B-Register 201 zuÜbertragen. Das B-VoIl-Flipf1op 212 wird eingestellt, um anzuzeigen, daß es Daten enthält, und das A-Voll-Flipflop 210 wird dann rückgestellt, um anzuzeigen, daß das Α-Register wieder leer und für den Empfang weiterer Informa- " tionen bereit ist. Das Ansprech-Flipflop 211 ist gleichzeitig mit dem A-Voll-Flipflop 210 eingestellt worden, um ein Signal uuf die Ansprechleitung des Kabels 108 zu geben und dadurch der Eingabevorrichtung 10$ anzuzeigen, daß die Daten auf der Dateneingangssamraelleitung des Kabels 108 empfangen worden sind und nun aus dieser Leitung entnommen werden können. Wenn das geschieht, wie es zur. Zeit 276 angedeutet ist durch die Entfernung des Signals von der Datensignal-Eingangsleitung des Kabels 108, wird das Ansprech-Flipflop 211 rückgestellt und bewirkt so die Rückstellung des Blockdaten-Flipflops 209 über die Und-Schaltung 216. Venn weitere Informationen aus der Eingabevorrichtung 105 zur Verfügung stehen, werden diese *uf die Dateneingansssammelleitung cas Kabels 108 gegeben, und ein Signal wird auf die Datensignal-Eingangsleitung des Kabels 108 gesendet und in das A-Register 200 eingeführt, wie um oben beschrieben worden ist.

■'""■■■ ■ - '" ' ■ · ' ■ • ■ ■ ; -.::va -'O. -■■ 2 0 9 8 4 Λ / 0 9 0 1 -':

Docket 7816 ■"'"■'■■'.

Wenn das B-Voll-Fllpflop 212 eingestellt wird, um anzuzeigen, daß das B-Register 201 Daten enthält, erscheint ein Signal auf der Bedienungsanforderungs-Aüsgangsleitung des Kabels 109# um der zentralen Verarbeitungaeinheit 101 ■■" mitzuteilen, daß Daten aus dem B-^Register 201 zur Verfügung stehen.

Wenn zur Zeit 278 die zentrale Verarbeitüngseinheit 101 bereit Is-t>. diese Informationen zu empfangen, sendet sie ein Signal zu der Bedienungsansprech-Elngangsleitung des Kabels I09, wodurch das CPU-Bedienung-Flipflop 215 eingestellt wird.

Nachdem das Flipflop 213 eingestellt worden ist und so ein Signal auf seinen 1-Bit-Ausgang gelangt ist, macht die Inverterschaltung 230 nach einer durch die VerZOgerungsschaltung 226 bestimmten Verzögerung die Und-Schaltung 219 unwirksam.

Beim Auftreten eines Taktsignals auf der Taktsignal-Eingangsleitung des Kabels IO9 zur Zeit 279 betätigt das Datensteuerungs-Flipflop 21Λ die Torschaltung 208, um die im

Docket 7816

0984Λ/Π90 1 ^DORfGiNAL

B - Register 201 stehenden Information über die Datenausgangssammelleitung des Kabels 109zur zentralen Verarbeitungseinheit 101zu übertragen. Danach wird das Datensteuerungs-Fllpflop 214 rückgestellt, und nach einer durch die Verzögerungssohaltung 243 bestimmten Verzögerung werden das B-Voll-Flipflop 212, das CPU-Bedienung-Flipflop 213 und das B-Register 201 rückgestellt. ϊίύη wird die soeben beschriebene Operation wiederholt.

Es wird weiter angenommen, daß die bis hierher beschriebene Schaltungsanordnung normalerweise vorhanden 1st» Um die Erfindung zu veranschaulichen ist eine zusätzliche, in Fig. j2A gestrichelt gezeichnete Schaltungsanordnung erforderlich.^ In den Eingangskänal A 104 werden Daten direkt aus der Wartungsßteuerung A 102A mittels einer Simulierte Daten-Eingangssaniinelleitung 244 des Kabels 110 eingeführt. Ein Signal auf der Simulierte Daten-Signaleingangsleitung des Kabels 110 zeigt an, daß Daten auf der■Sammelleitung 244 vorliegen. Diese Informationen werden aus der Wartungssteuerung A 102A über die Und-Schaltung 291 unter Ausschluß von Informationen aus der Eingabevorrichtung XO¹J empfangen, wenn ein Signal auf der Simulationsbetrieb-Leitung des Kabels 110 die Und-Schaltung wirksam und über die Inverterschaltung 229 die Und-Schaltung 290 unwirksam macht. Die Und-Schaltung 22? macht beim Auftreten von Signalen auf der Simulierte Daten-Signalelngangnleitung des Kabels 110 und der Simulationsbetrieb-Leitung 0c3 Docket 7816 .-■'■■ ^ '

-..-. ;■■■■■■■ ^r,a,^; : · ι

■■■■.. ■■■■■"-■■■ ⁰^ORHHNALl :

20 9844/0 901 " '

Kabels 110 über die Oder-Schaltsung 240 und die Und-Schaltung 215 die, Torschaltung 206 in der gleichen Weise wirksam, wie es oben in Verbindung mit der iSlngäbevorrichtung 105 beschrieben worden ist. Das Signal auf der Simulationsbetrieb-Leitung des Kabels 110 blockiert die Und-Schaltung 2^51, weil die Inverterschaltung 229 es den Signalen auf der Simullerte-Daten-Signaleingangsleitung des Kabels 110 gestattet, den Eingangskanal A 104 unter Ausschluß aller Signale zu steuern, die eventuell auf der Datensignal-Kingangsleitung des Kabels 108 vorliegen.. Das Signal auf der Taktsteuerleitung des Kabels 110 liegt normalerweise vor, ■ damit das Signal aus der Verzögerungsleitung 242 durch die Und-Schaltung 228 gelangen kann. Wenn die Wartungssteuerung A 201Λ zur Betätigung.des Eingangskanals A 104 benutzt wird, ist es machinal zweckmäßig, die Und-Schaltung 228 zu veranlassen, das Ausgangssignal der Verzögerungsschaltung 242 zu blockieren (durch Beseitigung des Signals von der Taktsteuerleitung des Kabels 110), um die Zustände der Flipflops 209 biß 214 und der Register 200 und 201 ' zu untersuchen« ■

Die Wartungssteuerung A 102A erhält Zugang für die Auswahl normalerweise zur Verfügung stehender Eingangssignale zum Eingangskanal A 104, die durch Kreise mit den Zahlen "1" bis "7" bezeichnet sind, um normalerweise zur Verfügung stehende Ausgangssignale auszuwählen, die durch die Kreise mit den Bezeichnungen "AS", "Ale", "C14", "C22", "Dip".,- "EU" und "E25" (Fig. 4) gekennzeichnet sind. Wie in Verbindung mit Fig. 4A und 4B noch im einzelnen erläutert wird, identifizieren die Ausgangssignalkennzeichnungen die Schaltungstafel, Docket 7816 ■'.'■■ '.*'■■.

BAD0RK3INÄL

209844/0901

• . ,■:.■ -18- :

auf der sich die die in Fig. 2Ä angegebene^Funktion ausführende Schaltung befindet.

An Hand von Fig. 5 wird nun ein Ausführungsbeiispiel der Wa steuerurig A 102A beschrieben. Zwar gibt es mehrere alternative Quellen der dem Eingangskanal A zugeführten binären aber das hier beschriebene Ausführungsbeispiel empfängt sie entweder aus der zentralen Verarbeitungseinheit 101 oder aus manuell betätigten Schaltern 32T bis ;52β, die einer Batterie ;>20 zugeordnet sind. Ebenso können die aus dem Eingangskanal A empfangenen binären Ausgangszeichen zu anderen Stellen als der zentralen Verar beitungseinheit 10 (siehe Fig. 2) und den Konsollampen 10;} (siehe Pig. IA) übertragen werden... Für das vorliegende Beispiel wird ange nommen, daß die zentrale Verarbeitungseinheit 101 aus Ihrem Festwertspeicher Taktsteuersignale A und B liefert, die den Torschaltungen 301 und 305 zugeführt werden, damit die Torschaltungen JO3 zunächst ein binäres Eingangszeichen liefern und danach die Torschaltung 5OI ein binäres Ausgangszeichen empfangen kann. Binäre Eingangszeichen, die aus vier Signalen bestehen» nämlich Rucksteilsignal, Takt steuersignal, Siinulattonsbetrieb-Signal und Simulierte Daten-Eingangssignal, werden aus dem Speicherdatenregister in der zentralen Verarbeitungseinheit 101 den Flipflops 304 bis J5O7 ^ur.oführt. Ebenso wird ein Zeichen über das Kabel 2513 zu dem Register 512 übertragen. Falls die Signale ein 1-Bit darstellen, werden tue·; entsprechenden der Fiipflops J04 bis 307 und die -.Flipflopetellon \ des Registers 312 auf den 1-Bit-Zustand eingestellt, um Signale ^.f Docket 7816 .;. . ..\^;-^: '..■■;'■.,.

20S844/0901

die entsprechenden "Ausgangs-leitungen im Kabel 110 zu geben, die zum Eingangskanal Ä 104.führen. Falls vom Spel.cherdatenregister ein ein O-Bit darstellendes Signal geliefert wird,"stellt die entsprechende Inverterschaltung ^OB bis 307 das zugeordnete Flipflop 204 bis 307 in die ffl-Bit-Lage. Diese Leitungen bilden zusammen mit den Taktsignal-Eingang- und Bedionungsansprech-Eingangsleitungen aus der zentralen Verarbeitungseinheit 101 das binäre Eingangssignalmuster, das durch den Eingangökanal A 104 zur Fehlersuche ver~ wendet.-wird*

Die VJartungssteuorung A 102A empfängt binäre Ausgangszeichen aus der Ausgang3sainmelleitung 113· Diese Zeichen werden über die Torschal tung 301 zu dem Speicheraatenregister der zentralen Verarbeitungseinheit 101 zusammen mit einem zusätzlichen Paritätsblt « übertragen, das zu Prllfzvfecken von eiern Paritätsgenerator 302 als Funktion des binären. Ausgangszeichens auf der Leitung 112 erzeugt wird. . "-....

Wirkungsweise

Machstehend wird nun die Wirkungsweise aer Erfindung in Verbindung mit den Fig. 4A und 4B beschrieben, welche g€iriieinsarn ein Verdrahtungsbild darstellen, üas die Verbindung zwischen den die Elemente zur Ausführung der Schaltschema&funktion von Fig. 2A enthaltenden Schaltungstafeln und, deren Ort- darstellt. Die Beaugsziffern der Blöcke in Pig. 4A und 4B■entsprechen den in Fig. 2Λ verwendeten. Dort, wo ein Block in Fig. 4A und 4B keine solche Bezeichnung trägt, ist das durch die Keimzeichen der verwendeten Schaltungen Docket γΒΐ-6-.

BADORHSfNAL 20984A/090 1

und nicht durch die in Fig. 2A erforderlichen Funktionen bedingt. Z,B, sind jeder der verwendeten Versögerungsschaltungerx (D) ohtni-· •sehe Abschlüsse (RT) augeordnet. Gelegentlich führt ein Block in Pig·. 4a und 4B mehrere der in Fig. 2A genannten Funktionen aus, und in anderen Fällen sind mehrere Blöcke in Fig. 4A und 4B notig, um eine in Fig.■2A durch einen einzigen Block dargestellte einzige Funktion auszuführen. Z.B. sind in Fig. 4A und 4B zwei Und-Sehaltungen (A) nötig,,um die Operation eines einzigen Flipflops in Fig. 2A auszuführen.

Aus der folgenden Tabelle A gehen die Funktionen hervor, die durch den Buchstaben im linken oberen'Block von Fig. 4A und 4B identifiziert werden:

Tabelle A	Und
A	Verzögerung (Treiber/Iimpfanger)
D	Oder/Umkehrung
N	Register
PH	Ohmischer Abschluß
RT	Zeitverzögerung
TD

Das Ausgangssignal jedesBlocks in Fig. 4A und 4B ist entweder durch ein positives (+) oder duroh ein negatives (-) Zeichen dargestellt, welches den 1-Bit-Signalwcrt angibt. Jede Gohaltuncska^ die die in Fig. 4A und 4B symbolisch dargestellten Blöcke trägt, Docket 7B16 ■

209844/0901

wird durch eine aus vier Zeichen bestehende Kartenbez^ichntmg identifiziert. Z.B. findet man in Pig. 4A die Oder-Schaltung 229 auf der Schaltwngskarte A1B2» Außerdem ist in Fig. ^SU\ und 4B jeder Logikblöck durch eine eigene aus awei oder drei Zeichen bestehende Bezeichnung identifiziert, z.B.-did Oder-Schaltuns 229 durch B2. Auf einer Schaltungßkarte können sich mehrere Loglkblöcke befinden. S.B. enthält die Karte A1B2 die Loglkblöoke E2, Bo, G3* C4, C5 und E10.

Bei der nachstehenden Arbeitsbeschrelbung werden binäre Eingangs-· zeichen wie folgt gekennzeichnet*

gleltunken der Kabel„10% und 110

ί 2345.67. ■

und binäre Ausgangszeichen werden in nachstehender Reihenfolge angegeben ι

der Sainnielleitunp; 11^

AS Al 8 C23 Ct4 D28 D10 E25-Et4

Rück/3 te ll

Gemäß Fig. > liefert die B-Taktsteuerung aus dem Pestv/ertspeicher in der zentralen Verarbeitungseiriheit 101 ein Signal zur Betätigung der Torschaltung ~J>Oj, damit der Sohaltung von Fig. 4A und 4B drei' binäre ßincane;sz.eichön der Reihe nach von oben nach unten zugeführt werden :

Rückstellprüfung 1

0 0 10 0 0 1

1100001 " ■■■'...

00₁ 0001 .■»■««■««.

Docket 781G ' '

20 9844/0 90 1

Wie man sieht, ist in der ersten Spalte nur ein Datenbit.für die Simulierte Daten-Eingangsleitung des Kabels 110 gezeigt, wobei es sich versteht, daß mehrere solche Leitungen vorgesehen sein können. Das binäre Ausgangszeichen auf den Ausgangsleitungen der > Sammelleitung 11j5 müssen natürlich vollständig.aus O-Blts bestehen, .weil das dritte angelieferte binäre Eingangszeichen ein 1-Bit in der Rückßtellposition 2 enthalten hat. Auf jeden Fall wird gemäß Pig. 3 das binäre Ausgangazeiehen durch das Auftreten eines B-Taktsignals aus dem Pestwertspeieher in der zentralen Verarbeitungseinheit 101 aufgezeichnet, wodurch bewirkt wird, daß das binäre Ausgangszeichen zusammen mit einem Paritätsbit in das Spei-cherdatenregister eingegeben -wird.

■.'-■- - ■ " »■

Danach wird die vorstehende Operation für jede der unten angegebenen weiteren Prüfungen wiederholt, und zwar ist in jedem Zeichen das Ausgangszeichen aufgeführt worden.

Rückstellprüfung 2 1 1 0 0 0 0 1

1 1 0 1 0 0 1 " 1 10 0 10 1 010 0 0 0 1 0 0 10 0 0 1

Rückstellprüfunp; 110 0 0 0 1

ι 1 οι ο ο τ ■ ■ . ;

110 0 10 1 0 1 0 0 001 0 1 0 0 0 0 1

0 0 0 0 0 0 1 ^;/ **\

209844/0901

0 0 10 0 0 0 Docket 7816

Rucksteilprüfung

0010011 ι ι 0 0 or 1

• 1 10 1 0 11

00 1 0 0 0 1

Rückstcllprtifung 0 0 10 0 1 1

1 10 0011 110 10 1 1 110 1 0 11 11 0 0 1 1 1 110 0 0 11 0 01 O 0 0 1

RHckstellprüfung 6 0 0 1 0 0 1 1 0 10 0 0 11 0 0 0 0 0 11 110 0 0 11 0 0 0 0 0 1 1 0 0 1 0 0 0 1

RUckstellprHfuns 7 0 010 0 01 0 001001 ooi öoο 1

Docket 7o16

20984.4/0901

Die binären Ausgangszeichen; aus allen sieben Rüekstellprüfungen -werden darm nach ihrer'Aufzeichnung in Öder-Poria miteinander ver-■ knüpft. Die Qder-VeFknüpfimg kann auch durch Aufzeichnen der Ausgangszeichen im selben Register erfolgen, so daß nach der siebten Prüfung das Register ein 1-Bit in jeder Stelle enthält, in der eins oder mehrere der Äusgangszeichen ein 1-Bit enthalten hat. Falls die Rückstellschaltung des^Eingangskanals A 104 im richtigen Betriebszustand war, müßte jedes der binären Ausgangszeichen lauter Nullen enthalten haben, und die Oder-Funktion der sechs Ausgangszeichen müßte ebenfalls nur aus Nullen bestehen. Falls in irgendeiner Stelle der in Oder-Form verknüpften binären Ausgangszeichen ein 1-Bit steht, zeigen die Lage und die Zahl der 1-Blts die Schaltungen an, welche für das Versagen verantwortlich sind. Die nachstehende Tabelle B gibt die Schaltungen an, die das Versagen bewirkt haben. In Tabelle B werden nicht alle möglichen Abwandlungen der In Oder-Form verknüpften Zeichen aufgeführt, well nur diejenigen Zeichen ausgewählt worden sind, die infolge eines Einzelfehlers (im Gegensatz zu einem Mehrfachfehler) auftreten würden.

Tabelle B ,

Rüc ks t e11prüfun g Ausgangszeichenmuster

0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 Docket 7816

Fehlerliste

Kein Fehler ermittelt A8+, Bö-, A4-, hj>+, B>f-Ai8+i B18-, Λ16-C25+, D2>-, C21-, C20+,

, C1ß+>C17

©AD0RK31NAL

u/ 0 90

RÜc lcate J. 1 pru fun g ~ Fchlerliste;

Au slangs ?, ρ1 nhe nirrus t. er

O 0 1,1 0 0 0 0 CH+, DH-

0 0 0 0 10 0 0 D28+, E2&-, D27-

0 0 0 0 0 1 0 0 DIO+, £10-

00 0 0 0 0 10 E25+/F25-, E2>

0 0 0 0 0 00.1 · EH+, FH-

0 0 110 0 0 1 ci>-, era+, cn+, cio+

0 0 110 10 1 C9-, C8+', C7+, C6+, C5~* C4+, C^-,

Das auf die Bezeichnung des logischen Blocks in der Fehlerliste folgende Vorzeichen zeigt die Richtung an, in der die Schaltung versagt hat» Z.B. bedeutet ein "+"-Zeichen, daß das entsprochen-;.· Schaltungsausgangßsignal ein negatives Signal statt eines posit.1-· Signals hätte sein müssen. .

Beim Erscheinen eines 1-Bits in irgendeiner Stelle des in in Tabelle B gezeigten binären Ausgangszeichens endet die Fehlersuu] ■ da der Ort des Fehlers festgestellt worden ist, Falls z.B. ein T-Bit in der zv/eiten Spalte (A18) erscheint, ist der Logikbloclc Al ν B18 oder A16 die Ursache. Durch die Herausnahme der Schaltungütafeln A1F2 und A1G3, die diese Schaltungen tragen, wird dieser Fehler korrigiert, und das elektronische Datenverarbeitungssycc·:· kann wieder normal arbeiten. Wenn dagegen das Ausgangszeichen r.:; ·· aus O-Bits bestanden hat, ist der Fehler noch nicht festgestelj.,. vjorden. Es ist in dieses Falle jedoch festgestellt worden, da3 Rückstellschaltung betriebsfähig ist und danach sur weiteren ?v', fung des 3Üngangskanals A 104 benutzt vier den kann. · Docket 7816

209844/0901

Progressive Prüfungen :■--. ' ' - " .

Nachdem die Rückstellschaltungsanordnung als Fehlerquelle ausgeschaltet- worden ist, ist es möglich, weitere Eingangszeichen -yorsu-

sehen, um mit Hilfe der Rückstellschaltung den Fehler in der logischen Schaltungsanordnung Iagemäi3ig festzustellen. Bei manchen Folgen von Eingangsmustern ist es vorteilhaft, zunächst die logische Schaltungsanordnung rückzustellen und danach weitere binäre Eingangszeichen ohne dazwischenkommende Rückstellungen zuzuführen. Für Jede Folge von binären Eingangszeichen gibt es ein korrektes binäres Ausgangszeichen und eine Gruppe von inkorrekten binaren Ausgangszeichen, die die jeweiligen Ausfallarten angeben* Der Rest der möglichen, Ausgangszeichen tritt nicht auf, und zwar entweder weßeri des Aufbaus der Schaltung oder wegen der vorherigen Prüfung der Rückstellschaltung. Λ ^k

Gemäß Fig. 3 veranläßt das B-Taktsteuersignal im Festwertspeicher der zentralen Verarbeitungseinheit 101, daß die Daten aus dem Speicherdatenregister durch die Torschaltung /3OJ5 geleitet werden, um so in Verbindung mit dem Taktsignal-Eingangssignal und dem Bedienungsanspreeh-Eingangssignal, die ebenfalls aus dem Speicherdatenregister kommen, zwei binäre Eingangszeichen auf den Kabeln

109 und 110 zu Flg. 4A und 4B zu senden/und zwar wie folgt:

Progressive Prüfung I '.""'■'"--■

ο ο to ο ο 1 ■./■■■'.

110 0001
Docket 7816

- ■■ .'■.■■'.■■■ /..; BADORfQlNAL

209844/0901

Danaeh bewirkt ein A-Taktsteuersignal aus dem Pestwertspeicher in der zentralen Verarbeitungseinheit 101, daß ein auf der "Log" Äusgangssaiimielleitung 115 erscheinendes binäres Ausgangszeichen durch die Torschaltung 301 hindurchgeht und im SpeIcherdatenregister der zentralen Verarbeitungseinheit 101 gespeichert wird. Dieses binäre Ausgangszeichen wird dann mit der nachstehenden Tabelle G verglichen, und zwar mittels einer von der zentralen Verarbeitungseinheit 101 ausgeführten Operation durch einen Ausdruckvorgang zum nachträglichen unabhängigen Vergleich mit der Versagerliste oder durch Anzeige auf den Konsollampen 103 zum Vergleich mit einer Versagerliste durch die Bedienungsperson.

Tabelle C

Prüfung

Aus gangs zeichenmuster

1 11 0 0 1 0 1

0 0 10 0 10 1 1010 0 1 0 1 Ό 0 0 0 0 0 0 0

1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 01 10 010 1 0-1 110 10 10 1

Fehlerliste

Kein Fehler ermittelt A4+, A>, B6-, AS A16+, A18-, A15-, B18-, B18+ C5+, C4-, C>

C6-, C7-, C8-, 09+ C10-,- C11-, C12-, C13+ C14-, D14+, G27-, G26+, G25+, G24+,G22 B15-» C17+" —--C2>, C21+, C20-, C19-/C18-

Docket 7816

BAD OFUOINAL

209844/0901

Prüfung; Fehlerliste .

AusRangszeiohenmuster
1 1 1 10 10 1 D15+, E6-

1 1 1 O OO 0 1 . E10+, D10 1 1 1 0 0 1 0 0 ET4-, F14+

110 0 0 10 1 D2>i-

Falls gemäß der ersten Zeile dieser !Tabelle das binäre Ausgangszeichen keine Fehler anzeigt, wird die nächste Prüfung in der Reihe, nämlich die Progressiv-Prüfung 2, ausgeführt. Wenn dagegen eins der anderen oben angegebenen Zeichen auftritt, wird die Quelle des Fehlers an Hand der vorstehenden Tabelle C festgestellt, die Fehlersuehoperation beendet und die defekte Schaltungskarte (oder Schaltungskarten) ausgewechselt.

Nachfolgende Progressivprüfungen werden ebenso ausgeführt, und das binäre Ausgangszeichen, das aus jeder Folge von binären Eingangszeichen für jede Prüfung resultiert, wird benutzt, um zu 'bestimmen,.' ob ein Fehler gefunden worden ist und ob die nächste Fehlersuchprüfung ausgeführt 'werden soll. Bei jeder Feststellung eines den Fehler darstellenden Zeichens v/erden keine weiteren Prüfungen durchgeführt, Falls alle nachstehenden Prüfungen ohne das Auffinden eines Fehlers ausgeführt werden, war der Fehler entweder flüchtig* oder es sind mehrere ausgleichende Fehler aufgetreten. Die restlichen Progressivprüfungen sind :

Docket 7816 .

BAD.QRieiNAL 2098U/0901

1SIMf

-29- - ■' "

1 1 .0 0 0 0 1 1 1 # % φ φ 1

ΐ ι φ φ 1 φ ί « i-o- ί> θ ο α

3.·

0 0 10 0 11

1 1 0 # O 1 1 11 0 10 Π

1 1 cO 0 Ω 1 1

ο	Hl	0 1 1
i>	J 'C	#11 U
φ	# .4?	#) U
Λ	1- -C
Φ
		jl^prüfui
> H
> ©
	aff 7

O Ö 1 Ö fl O 1 0 O 0 1 0 Φ 1 Die Versagerlisten für ausgewählte binäre Ausgangszeichen, die während jeder ProgressivprUfung resultieren, erseheinen in den nachstehenden Tabellen D bis I/ die Prüfungen 2 bis 7 entsprechen :

Docket 7616

209844/0901

Il 1 1 φ t t ft

ι Ii ι # φ i ι ■'#■ 0 110 11 ι ι Tabelle E Prüfung ?

1 1 1 0 1 ,0 1 0 1110 1110 Tabelle P Prüfung; 4

Ausfiangszelchenmustcr 1110 110 1 ι ο © φ # i ϊ© ι 1 111© t-i # H 1 0 0 0 0 10 1

Tabelle G

Prüfung 5

Ausgan^szeichenmuster

1 0 0 0 0 1 0 1 1 1 1 0 1 1 j 1 1 1 i JO 1 1 äO 1 1 1 0 0 0 1 # 1 Docket ?816

Kei®

srrnitlbelit

Keim Denier «rraittelt

, 022+

Tabelle H ' . Prüfung 6 Ausgangszeichenrnüster 1 0 1 10 10 0 1 1 1 0 0 0 0 0 10 10 0 0 0 0

Tabelle I Prüfung 7
Aus&angszeichenmuster

0 0 0 0 0 0 0 0 00 0 0 1 0 0 0

Fehlerliste

Kein Fehler ermittelt B15+ D15-

Fehlerliste

Kein Fehler ermittelt C27+# C26-

Eg ist gezeigt worden, wie eine bestehende Einheit in einem elek-■troni sahen Datenverarbeitungssystem wie z.B. der Eingangskanal Λ 104 A schnell geprüft werden kann, um die Stelle von Fehlern fest zustellen, ohne daß ein zusätzlicher großer technischer Aufwand erforderlich ist. Durch dieses Verfahren werden nicht nur die logischen Schaltungen schnell.geprüft, sondern auch die zugeordneten Steuervorrichtungen, insbesondere die Rückstellschaltung, wodurch es ermöglicht wird, daß die geprüfte Schaltung beim Prüfen der restlichen, noch nicht geprüften Schaltungen zu verwenden. Die verwendeten binären Eingangs- und Ausgangszeichen erhält man individuell für jede Schaltung, indem man einen Satz von binären Eingangs Signalen annimmt und dann die möglichen binären Ausgangszeichen bestimmt, die sich aus jedem möglichen Ausfall von Schaltungen auf der Bahn des angenommenen binären Eingangszeichens ergeben. Es ist Docket 7616- '

BAD
2 0 9 8 A Λ /0901

nicht -nötig, jede Abwandlung von Eingangsjseichen anzuwenden, solange jedes Ausgangsslgnal jedes logischen Blocks einmal mittels eines binären Eingangssignals geprüft wird. Falls also die durch jedes binäre Eingangszeichen beeinflußten logischen Blöcke .festgestellt werden, geben die übrigen ungeprüften logischen Blöcke die restlichen binären Eingangszeichen an, die nötig sind., In der hiuibeschriebenen Operation zeigt die nachstehende Tabelle J, daß die binären Eingangszeichen jede Schaltung prüfen ι

Tabelle J

Logischer	Ein	Aus	Logischer	Ein	Aus	Logischer	Ein	A
Block			Block			Block
A3	R	1	011	R	1	EG		1
A4	1	R	012	R	1	E10	1	R
A8	R	1	co	1	R	E14	R	1
A15	5 .	1	014	R	1	EI8	2	2
A16	1	R	017	1	R	El 9	2	CVl
A18	R	1	018	R	1	E2Ö	2	2
A29	-	-	019	R	1	E21	2	2
B1	-	-	020	R	1	E2 J5	2	R
B2	-	- mm:	021	1	R	E25	R-	2
B3-	R	-:	023	R	1	E28	2	R
B6 .	2	R,1	026	2	7	FI4	1	R
BI5	6	1	027	7	2	F25	2	R
B18	1	R, 1	Dl		mm	G18	5	4
	1	R	Dj5	-	R-	GI9	5	4
04	R	1	.DI0	R	1	G20		4
05	1	R	D14	1	R	G21	4	5
c6	R	1	D1 <j	1	6	G22	5	1
07	R	1	Ό23	1	R	G24	1	5
Cb'	R	1	D25	—	.2		1	VJl
09	1	R	D27	2	R	G26	1	5
010	R	1	D28	R	2	G27	!3	1

Aus Tabelle J geht hervor,¹ daß jeder logische Block sowohl auf seinen Aus- als auch auf seinen Eln-Zustand hin in einer der numerierten Prüfungen oder in der RückstellprUfung R geprüft wird. Die Gedankenstriche beziehen sich auf logische Blöcke, die außerhalb des Prüfbereichs liegen und nicht geprüft werden können.

Docket 7B1 6

209844/0901

152417S

Bim 3?©.i"t;©i?4äs ¥tei*jRatorsäa. zmm BfrfciyJjptoelia. ©Ines Satzes von Sliiipaass*- »nä ilus^fflgsseietten ¥©rs£ind©t eins luboils Steil ich Tabelle J, «fre-iäer ■ lo^isöhe Blosk i» d©r -zii prilfeindej

j, alle moßllQhoii Mmamllwigen von lainSrea i aaagalleferfc» -iiM die sieh aus jedem mS.glfchen Ans-lßlircn ifoisgaiigszoioliioa vierdsn'entwickelt, Die PrU-denen .«Jas Fersa^en-Jedes logisGiicii Blocks festgestellt j, »erden dann iji eine Msto, wie z»B* die Tabelle J, einge-

um VerdoppslUiigen restaustollen,- Die wesentlichen .-binären' 32ii:i£anßszeiclien wad üie .resultierenden binären Ausgangsseiehen köjinen ausgewählt werden* indem alle bis auf ein Paar für jeden logischem Blos-lc ausgeschlossen werden. Ein solches Verfahren läßt sieh 'durchführen durch entsprechende Programmierung des elek-

'■■-■■ - - ■ - *.

lsehen Patenverarbeitungssysteras,- so daß es alle Abwandlungen;

binaren Eingaßgszeichen liefert und die resultierenden binären dadurch entwiel-celt, daß es jeweils alle möglichen

Docket 7Ö16

20B844/C19Ö1

Claims (1)

1. ■ - 34 - \

   I PATENTANSPRUCH

   Priieiiiriehtung in elektronischen Datenverait-beituttgsaiuagen zur automatischen !Feststellung fehlerhafter Komponerlen mit einer P rüfzeiehenmuster quelle einem Speicher zum. Aufbewahren der zu erwartenden Ausgangsmuster und einer Vergleichs- utid Anzeigevorrichtung , dadurch gekennzeichnet, dass die Prüfeinrichtung ferner aus einer Anzahl von Ein- und Ausgangskreisen (241, 202, 203, 209,-bis 214; Fig. ZA) besteht,die Bestandteil der zu prüfenden Funktionseinheit (z. B, 104; FIg₅. 1) sind, wobei die Steaerutig {102) der Prüfeinrichtung über besondere Kabel (110, 113) mit, diesen Kreisen verbunden ist, Rückstellsignale vor den Prüfmustersignalen zu den. Rückstellkreisen überträgt, diese zuerst prüft und , wenn sie korrekt arbeiten, mit diesen Kreisen weiter die logischen Schaltungen der zu prüfenden Funktionseinheit überprüft.

   : ' ■ ' " BADORiüSMÄl

   2Ό984Λ/090 1

   Leerseite