DE2715029B2

DE2715029B2 - Schaltungsanordnung zur Diagnose oder Prüfung von funktioneilen Hardware-Fehlern in einer digitalen EDV-Anlage

Info

Publication number: DE2715029B2
Application number: DE2715029A
Authority: DE
Inventors: Glen Roy Hopkins Minn. Kregness (V.St.A.)
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1976-04-07
Filing date: 1977-04-04
Publication date: 1979-02-22
Also published as: DE2715029C3; DE2715029A1; GB1581177A; JPS52123146A; US4039813A

Description

Bekannte EDV-Anlagen besitzen logische Schaltungen rr.it einer Reihe von zugänglichen Festpunkten oder v> Anschlüsse, wodurch die Möglichkeit geschaffen wird, daß das Dienstpersonal feststellen kann, wo Fehler aufgetreten sind. Neuere Festkörper-Mikroprozessoren werden durch integrierte Schaltungstechniken mit hoher Packungsdichte hergestellt und besitzen nicht mi diese verschiedenen Punkte oder Anschlußstellen für einen Zugriff, wie dies bei den bekannten Prozessoren der Fall war. Wenn ein Mikroprozessor, der entweder einen Bil-Scheibenaufbau besitzt oder als Ganzes auf einem Grundchip vorgesehen ist, bei einer EDV-Anlage t > verwendet wird, so ist es äußerst schwierig, zu bestimmen, wo innere Fehler auftreten. Es ist speziell schwierig, einen Programm-Testsatz aufzustellen, um die fehlerhafte Stelle oder Zone zu ermitteln, wenn der Prozessor selbst entweder nicht die Fähigkeit hat, ein Software-Diagnoseprogramm ablaufen zu lassen oder beim Ablaufen eines derartigen Software-Diagnoseprogramms Fehler erzeugt werden.

Aus der Literaturstelle »Spring Joint Computer Conference, 1972, May 16-18, S, 119-127« ist eine Schaltungsanordnung zur Diagnose oder Prüfung von funktioneilen Hardware-Fehlern in einer digitalen EDV-Anlage bekanntgeworden, bei der eine impulsgesteuerte Testschrittfolge ausführbar ist Diese Schaltungsanordnung besitzt einen Zähler, an dessen Ausgängen den jeweiligen Testschritt darstellende Signale erzeugt werden, Leitungen, die logische Signale führen und an vorbestimmten Überwachungs- oder Prüfpunkten der EDV-Anlage angeschlossen sind, sowie einen adressierbaren Speicher, an dessen Speicherstellen vorbestimmte Diagnose- oder Prüfworte gespeichert sind, wobei Adreßeingänge des Speichers mit Ausgängen des Zählers verbunden sind.

Bei dieser Schaltungsanordnung wird der Inhalt des adressierbaren Speichers in einer Logik mit Datenworten aus dem Computer verglichen. Die Logik enthält vorzugsweise Exklusiv-ODER-Gatter. Die in dem Speicher gespeicherten Datenworte entsprechen den im fehlerfreien Falle von dem Computer ausgegebenen Datenworten. Tritt in der Computer-Hardware ein Fehler auf, so sind die vom Computer abgegebenen Datenworte von denen im Speicher verschieden, so daß von der Logik ein Fehlersignal abgegeben wird. Dieses Fehlersignal steuert ein Fehler-Flip-FIop, das die Testschrittfolge anhält. Die entsprechende Adresse zum Auslesen der Datenworte aus dem Speicher stammt von einem Adreßzähler, der Taktsignale von dem Computer zählt und die entsprechenden Testschritte bezeichnende Ausgangssignale erzeugt.

Bei dieser Schaltungsanordnung werden folgende Schritte nacheinander durchgeführt:

1. Der Computer läuft laut Testprogramm.

2. Bei den einzelnen Testschritten werden Ausgangsgrößen erzeugt.

3. Der Adreßzähler erzeugt Adreßsi gnale.

4. Aus dem Speicher kommt ein Signal entsprechend der Adresse.

5. Die Signale aus Schritt 2 und 4 werden miteinander verglichen.

6. Wenn die obigen Signale ungleich sind, erscheint ein Fehlersignal.

Nachteilig an dieser Anordnung wird angesehen, daß eine relativ aufwendige Hardware mit einer großen Anzahl von diskreten oder hybriden Schaltkreiskomponenten benötigt wird und daß nur angezeigt wird, daß ein Fehler vorhanden ist. Zur Lokalisierung des Fehlers muß bei dieser Schaltungsanordnung über die Adresse des Adreßzählers oder über den Inhalt des Speichers eine Umkodierung erfolgen.

Aufgabe

Der im Anspruch I angegebenen Erfindung liegt die Aufgabe zugrunde, die bekannte Schaltungsanordnung derart zu verbessern, daß der Diagnose- oder Prüfvorgang schneller durchgeführt werden kann, wobei weniger Bauelemente benötigt werden und wobei nach Ausführung eines Testschrittes eine Anzeige eines Hardware-Fehlers und die Art dieses Fehlers direkt erhältlich ist.

Diese Aufgabe wird durch die im Patentanspruch 1

angegebenen Merkmale gelöst Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.

Vorteile

Der wesentliche Grundgedanke der erfindungsgemäßen Schaltungsanordnung liegt darin, daß logische Signale, die in der EDV-Anlage erzeugt werden, derart dem Speicher zugeleitet werden, daß sie in Eingangs-Adreßsignale umgewandelt werden. Die logische ι η Signaladresse bildet, kombiniert entweder mit einem Folgezähler oder einem von dem Mikroprozessor erzeugten Testschritt, einen Adreßeingang. Die Adresse wird dem Speicher, in dem vorbestimmte Datenworte (vorzugsweise alle Null) gespeichert sind, zugeführt. Wenn der Speicher eine falsche Adresse erhält, so ist das Datenwort an der falschen Adresse so kodiert, daß es die Fehlerquelle anzeigt Es ist also eine sofortige Anzeige der Fehlerart und ein direktes Ansprechen des fehlerhaften Bauteiles möglich. Weiterhin können kürzere Taktzeiten verwendet werden, da ein Zwischenspeichern des ausgelesenen Signals und ein anschließender Vergleich nicht erforderlich ist

Weiterhin können der Zähler und der Speicher durch ein und denselben Mikroprozessor-Chip ersetzt werden, 2> wodurch weiterhin Bauteile eingespart werden können.

Bei der erfindungsgemäßen Schaltungsanordnung werden folgende Schritte durchgeführt:

1. Die EDV-Anlage läuft laut Testprogramm.

2. Bei den einzelnen Testschritten werden Ausgangsgrößen erzeugt

3. Das Adreßsignal stammt aus dem Zähler und der EDV-Anlage.

4. Das Fehlersignal kommt aus dem Speicher. r>

Hieraus ist ersichtlich, daß bei der eriindungsgemäßen Schaltungsanordnung weniger Schritte durchgeführt werden als bei der bekannten Schaltungsanordnung. Al)

Darstellung der Erfindung

Die erfindungsgemäße Schaltungsanordnung kann als Selbsttest-Überwachungsgerät verwendet werden, das dauerhaft an den Mikroprozessor angeschlossen ist. Mikroprozessor-Tastenfeldfunktionen, wie beispielsweise Hauptlöschen und Bereitschaftssetzen, können verwendet werden, um dadurch einen Grund-Befehlsschritt einzuleiten, durch den der Betrieb gestartet wird. Wenn der erste Schritt richtig ausgeführt wird, kann die "> <> Schaltungsanordnung von Taktsignalen des im Test befindlichen Prozessors betrieben werden. Während des Betriebes wird der Zähler so weitergeschaltet, daß dem Speicher eine Teiladresse angeboten wird. Der Rest der Adresse für den Speicher wird auf Leitungen übertra- >ϊ gen, die an logische Testpunkte oder -anschlüsse der Module des Mikroprozessors angeschlossen sind. Innerhalb des Prozessors wird dann ein Programmzähler synchron mit dem Zähler weitergeschaltet, um dadurch einen neuen Grundschritt für die Prozessorlo- wi gik vorzusehen. Wenn jeder Schritt ausgeführt ist, so sind die Signale auf den logischen Testleitungen entweder für den ausgeführten, betreffenden Schritt richtig oder falsch und werden ausgewertet. Wenn die logischen Signale fü. den bewerteten Schritt richtig r.-> sind, so wird durch Kombination der Zählereingangsleitungen und der logischen Signaleingangsleitungen zum Adresseneingangsabschnitt des Speichers zu einer bestimmten Adressenstelle in dem Speicher zugegriffen. Für jede richtige Adresse bei jedem der Testschritte ist in diesem ein Kodewort gespeichert, welches den richtigen Betrieb des Testschrittes anzeigt, wobei irgendeine andere Kombination von möglichen Adressen, die durch die logischen Leitungen erzeugt werden, zu Zugriffen zu einer anderen Adresse führen, in denen ein Fehlerkodewort gespeichert ist

Das Fehlerkodewort zeigt die Art und den Ort des Fehlers durch Analysierung der logischen Leitungen an, die Fehlersignale aufweisen. Zusätzlich zur Ermittlung des Hardware-Fehlerortes ist die Schaltungsanordnung auch so ausgebildet, daß die Adressenstelle, die von dem Zähler und den logischen Signalleitungen adressiert wurde, ausgelesen werden kann. Die ausgelesenen Informationen werden in einer Sichtanzeigevorrichtung gespeichert.

Gemäß der in Patentanspruch 5 angegebenen vorteilhaften Weiterbildung der Erfindung enthalten die bei fehlerfreien Testschritten angesäuerten Speicherplätze ein Prüf-Kodewort, das in allen 3itstellen den gleichen digitalen Wert enthält Dieser digitale Wert ist z. B. in allen Bit-Stellen eine logische Null. In diesem Fall wird ein logischer Vergleich zwischen dem Vorhandensein alle. Nullen und anderer einheitlicher Binärziffern durchgeführt werden, die aus dem Speicher ausgelesen werden. Wenn eine andere Zahl als Null aus dem Speicher ausgelesen wird, so führt dies zu einer Fehleranzeige und es wird der Haupttaktgeber, der sowohl den Programmzähler in dem Prozessor als auch den externen Zähler treibt und einen Teil der Schaltungsanordnung darstellt, angehalten. Eine einfache Möglichkeit, das Fehlersignal festzustellen, besteht darin, die Speicherdatenausgangsleitung über eine ODER-Funktion zu verknüpfen, und zwar auf den Leitungen 54 über ein ODER-Glied, und indem man das Signal verwendet, welches das Vorhandensein des logischen Fehlers anzeigt, um die Taktsignal der EDV-Anlage anzuhalten.

Es soll nun auf die einzige Figur eingegangen werden, die uie Grundelemente der erfindungsgemäßen Schaltungsanordnung zeigt. Die drei Grundelemente bestehen aus einem Zähler 10, einem Speicher 12 und einem Register 14, die betriebsmäßig mit einem Prozessor 9 verbunden sind. Das Register 14 ist dann nicht erforderlich, wenn der Zustand der logischen Signale ausreichend stabil ist.

Der Zähler 10 wird zum Zähler der Grundschritte, die verwendet werden, verwendet. Die Zahl der erforderlichen Bits hängt rrjr von der Zahl der getrennten Testschritte ab, die erforderlich sind, um vollständig dii logischen Signale auszuwerten. Bei dieser Darstellung w!'rd<- ein 3-Bit-Zähler gewählt, der die Fähigkeit besitzt, 8 getrennte Testschritte zu definieren. Der Zähler 10 wird dun_h ein einziges »Zählbere^tschafts«- Steuersignal in Bereitschaft gesetzt, welches der Leitung 16 zugeführt wird. Das »Zählbereitschafts«-Signal entsteht in dem digitalen Prozessor 9, der unter Test steht, und zwar bei Einleitung der Hauptlösch-Folge. Der Taktgeber in dem Prozessor 9 wird dann auf die Leitung 16 geschaltet, um den Zähler 10 wüterzuschalten, bis er durch ein Fehlerkodewort angehalten wird.

Der Speicher 1? ist mit festen vorbestimmten Diagnose-Kodeworten an den adressierbaren Stellen programmiert und es kann irgendeine geeignete Speichervorrichtung verwendet werden. Die Eingangsadressierungsstruktur beim Speicher 12 muß ausrei-

chend groß sein, um den kombinierten Adressenleitungen von dem Zähler 10 und den logischen Leitungen Rechnung zu tragen. Bei der gezeigten Ausführungsform ist eine Gesamtzahl von 7 Adressen-Eingangsleitungen 40 bis 52 erforderlich. Der Speicher 12 besitzt ■.omit I28in einheitliche Speicherstellen. Jede einheitliche .Speicherstelle innerhalb des Speichers 12 ist so programmiert, daß sie ein Diagnose·Kodewort speichert. Die Zahl der Bits in dem Diagnose-Kodewort hängt von der Komplexizät des Kodeworts ab. In einem extremen Fall kann ein einzelnes Bit-Kodewort verwendet werden, um das Vorhandensein oder NichtVorhandensein eines Hardware-Fehlers anzuzeigen. In anderen Fällen kann das Kodewort das Vorhandensein eines Hardware-Fehlers anzeigen und auch eine Identifizierung liefern, welcher Hardware-Modul fehlerhaft ist. Der Speicher 12 enthält auch mein ere AmgaiigMeiiutigeit 34 iüiVi LcScfi dc5 Didgnose-Kodewortes aus den einheitlichen Speicherstellen. Bei einem bevorzugten Ausführungsbeispiel sind die Leitungen 54 gemäß einer ODER-Funktion zusammengeführt, um ein Fehlersignal zu erzeugen, welches dazu verwendet wird, den Taktgeber in dem Prozessor 9 anzuhalten und welches auch den Zähler 10 steuert. Das Register 14 enthält wenigstens die Zahl der Bits entsprechend der Zahl der logischen Signale, die bewertet werden. Es sind 4 logische Signale gezeigt. Das Register 14 nimmt den Zustand der logischen Signale, die bewertet werden, direkt von dem digitalen Prozessor 9 über die Leitungen 18, 20, 22 und 24 an und weiter nehmen die Leitungen 32, 34,216 und 38 von dem Register 14 den stabilisierten Zustand der logischen bewerteten Signale an. Die Ausgangsleitungen 32 bis 38 sind direkt mit den Adresseneingangsieitungen 46 bis 52 des Speichers 12 verbunden und die Ausgangsleitungen 26 bis 30 vom Zähler 10 sind direkt mit den Adresseneingangsleitungen 40 bis 44 des Speichers 12 verbunden, die zusammen für die Adressierung des Speichers 12 dienen.

Der Zustand der logischen Signale, die innerhalb des digitalen Prozessors bewertet werden, werden mit den Testzuständen, die von dem Zähler 10 gezählt werden, geändert. Die Taktsignale, die zum V/eiterschalten des Programmzählers verwendet werden, könnten auch dazu verwendet werden, um den Zähler 10 über die Leitung 16 weiterzuschalten. Der Zähler 10 wird weitergeschaltet und die bewertete Logik arbeitet in richtiger Weise, es werden nur bestimmte Stellen in dem Speicher 12 zugegriffen. Die mit 26, 28 und 30 in Tabelle I bezeichneten Spalten stellen den Zustand des Zählers 10 dar und die Spalten 32, 34, 36 und 38 stellen den richtigen Zustand der logischen Leitungen, die bewertet werden, dar. Wenn der Zähler 10 weitergeschaltet wird, werden unterschiedliche Adressen in dem Speicher 12 zugegriffen. Die Testzustands(zählung) Null kann die Oktaladresse 005 zugreifen; der Testzustand 1 die Adresse 027; der Testzustand 2 die Adresse 044; der Testzustand 3 die Adresse 063; der Testzustand 4 die Adresse 103; der Testzustand 5 die Adresse 130; der Testzustand 6 die Adresse 146; und der Testzustand die Adresse 174.

ter Weise 0), welches keinen funktionellen Hardware-Fehler anzeigt, kann in den Speicher 12 an diesen Adressenstellen eingeschoben werden. Wenn irgendeines der logischen bewerteten Signale fehlerhaft ist, so sind auch die Adresseneingangsleitungen 32, 34,36 und 38 zum Speicher 12 fehlerhaft für einen gegebenen Testzustand und es wird eine unterschiedliche Adresse in dem Speicher 12 zugegriffen. Wenn der Adresseneingang 32 f- b'erhaft ist und zu einem Testzustand 0 führt, so wird eine binäre 1 anstatt der binären 0 in der Tabelle I erscheinen. Die zugegriffene Adresse besteht dann aus der Oktaladresse 15 anstatt der Oktiladresse 5. Es wird dann ein Diagnose-Kodewort an der Oktaladresse 15 eingeschoben, um anzuzeigen, daß die Datenverarbeitungsvorrichtung bzw. Hardware und die logische Leitung 32 fehlerhaft arbeiten. Der einzige Weg, die Speicheroktaladresse 15 zuzugreifen, ergibt sich dann, wenn ein Hardware-Fehler in entweder der digitalen Datenverarbeitungsvorrichtung oder der Selbsttestüberwachungslogik aufgetreten ist.

Obwohl irgendeine Art von Diagnose-Kodewort verwendet werden kann, wobei mit einem ein-bit-Kode angefangen wird und nach oben in der Komplexität vorangeschritten wird, wurde ein bevorzugtes Diagnose-vier-bit-Kodewort für die Veranschaulichung in Tabelle II gewählt.

Tabelle I

Test- Zähler 10

zustand

26 28

30

Richtiger Zustand logische Leitungen
34 36 38

ROM

Adresse
(oktal)

0
1
2
3
4
5
6
7

0	0	0	0	1	0	1	005
0	0	1	0	1	1	1	027
0	1	0	0	1	0	0	044
0	1	1	0	0	1	1	Θ63
1	0	0	0	0	1	1	103
1	0	1	1	0	0	0	130
1	1	0	0	1	1	0	146
1	1	1	1	1	0	0	174

Ein Kodewort (Kode) aus lauter Nullen zeigt einen 65 Nicht-NuII-Diagnose-Kodewort zeigt an, daß in einem Fehler in dem logischen Signal, welches bewertet wird, der logischen Signale, welches bewertet wird, ein an und daß die digitale Verarbeitungsvorrichtung, funktioneller Hardware-Fehler enthalten ist Die Bitweicher diese Signale kommen, richtig arbeitet Ein stelle des Nichtnull-bits in dem Diagnose-Kodewort

entspricht dem logischen Signallcitungsaiisfall. Kin Kode von 0001 zeigt beispielsweise einen Fehler auf der logischen Leitung 24 an, ein Code von 0010 zeigt einen Fehler auf der logischen Leitung 22 an, ein Kode von 0100 zeigt einen Fehler auf der logischen Leitung 20 und ein Kode von 1000 zeigt einen Fehler auf der logischen Leitung 18 an. Mehrfach logische Leitungsausfälle oder Fehler wjrden in dem Kode durch Mehrfach-Nichtnullbits angezeigt. Es sei darauf hingewiesen, daß andere Diagnosekodes verwendet werden können.

Wie bereits an früherer Stelle erwähnt vurde, zeigen die Speicheradressen 5, 27, 44, 63, 103, 130, 146 und 174 (oktal) die richtige Funktionsweise der logischen Signale, die bewertet werden, an und daß der Diagnosekode an diesen Stellen gleich 0 ist. Für den Testschritt 0 sind die möglichen zugegriffenen Speicheradressen gleich 0—178; für den Testschritt 1 gleich ?O_S — ^7_e; für Hrn Tpstsrhrilt ? glpirh 40_s — ."57;: usw. Zur Veranschaulichung ist die vollständige Kodierung des Speichers in Tabelle Il nur für den Testschritt 0 gezeigt, d. h. die Speicheradressen 0— 17₈.

Oklal-Adicssc KmIc

120
121
122
123
124
125
126
127
130
131
132
133
134
135
136
137

Tabelle Il	Kode	Oklal-Adresse	Kode
Oktal-Aürcsse	0101	050
000	0100	051
001	Olli	052
002	0110	053
003	0001	054
004	0000	055
005	0011	056
006	0010	057
007	1101 1100 1111 1110 1001	060 061 062 063 064 065 066 067	0000
010 011 012 013 014	1000 1011 1010	070
015 016 017		071
020		072
021		073
022		074
023		075
024		076
025		077
026	0000	100
027		101
030		102
031		103
032		104	0000
033		105
034		106
035		107
036		110
037		111
040		112
041		113
042		114
043	0000	115
044		116
045		117
046
047

0000

140
141
142
143
144
145
146
147

0000

Oktiil-Adrcssc Kode

150 151 152 153 154 155 156 157

160

161

162

163

164

165

166

167

170

171

172

173

174 0000

175

176

177

Wie an früherer Stelle erwähnt wurde, stellt innerhalb des Blocks der Speicheradressen 0—17₈ nur eine (Speicheradresse 5g) die richtige Funktionsweise der logischen Signale dar und dies ist die einzige Adresse innerhalb dieses Blocks, welche den Diagnosekode von 0000 enthält. Alle anderen Adressenstellen innerhalb dieses Blocks stellen einen einzelnen oder Vielfach-Fehler unter den logischen Signalen, die bewertet werden, dar. Das Ausfallen des logischen Signals auf der Leitung 24 führt dazu, daß die Speicheradresse 4₈ ausgewählt wird, und daß der geeignete Diagnosekode 0001 in dieser enthalten ist. Der Ausfall des logischen Signals auf der Leitung 18 führt dazu, daß die Speicheradresse 15s adressiert wird und daß der geeignete Diagnosekode von 1000 in dieser enthalten ist. Wenn logische Signale auf den Leitungen 18 und 24 fehlerhaft sind, so wird die Speicherstelle 14g zugegriffen und der geeignete Diagnosekode 1001 ist in dieser enthalten. Die Zuordnung der Diagnosekodes für die anderen Speicherstellen innerhalb dieses Blocks ist offensichtlich und die Zuordnung der Diagnosekodes für die Speicherstellen in den anderen Blocks führt zu einem entsprechenden System. Die Eingangsadressenleitungen ändern sich mit jedem Testschritt und unterschiedlichen bekannten, vorhergesagten Zuständen der logischen Signale, die bewertet werden.

Der Diagnosekodeausgang auf den Leitungen 54 vom Speicher 12 wird einer betreffenden Person durch eine Anzeigevorrichtung 56 verfügbar gemacht Die Anzeigevorrichtung 56 kann viele Formen aufweisen, inklusive einer Darstellung des Vier-bit-Diagnose-Kodeworts für die betreffende Person, möglicherweise alleine mit dem Testschritt und dem laufenden Zustand des Testzustandsregisters 14. Andere Formen von Anzeigevorrichtungen 56 sind ebenfalls möglich und können gewünschtenfalls verwendet werden.

In einer digitalen Datenverarbeitungsvorrichtung, bei welcher ein Mikroprozessor mit einem Mikroprogramm-Adressenregister oder einem Programmzähler

zur Anwendung gelangt, läßt sich der Zustand der digitalen Datenverarbeitungsvorrichtung durch Ausführen von Mikroinstruktionen ändern. Diese Mikroinstruktionen können als Testschritt verwendet werden, wobei jede neue Mikroinstruktion eine neue Operation in der Testschrittfolge darstellt. Das Mikroprogramm-Adressenregister Kann dazu verwendet werden, ein Weiterschalten oder eine Änderung für jede neue Mikroinstruktion und jeden neuen Testschritt zu bewirken. Der Mikroprozessor, der ein Mikroprogramm-Adressenregister oder Programmzähler enthält, kann daher die gleiche Funktion wie der Zähler 10 ausführen, wenn die Ausgangszählung zugreifbar ist. Wenn das Mikroprogramm-Adressenregister die gleiche Funktion wie der Zähler 10 ausführt, um mit jedem Testschritt in der Testschrittfolge Spur zu halten, kann der Zähler 10 als getrennte Einheit weggelassen werden, vorau5gc5cizi, dal; a:c Logik, weiche der; Mikrcprcgramm-Adressenzähler prüft, so ausgebildet ist, daß eine richtige Weiterschaltung sichergestellt wird. Der Speicher 12 kann dann direkt von dem Mikroprogramm-Adressenregister adressiert werden, es sollte jedoch eine zusätzliche logische Prüfeinrichtung für den Mikroprogramm-Adressenzähler vorgesehen werden. Wenn der Mikroprogramm-Adressenzähler nicht weiterschaltet, so tritt eine fehlerhafte Mikroinstruktion für diesen Schritt auf und die logischen Signale auf den Leitungen 18—24 sind für diesen bewerteten Testschritt fehlerhaft.

Es kann Anwendungsfälle und digitale Verarbeitungsvorrichtungen geben, bei welchen es wünschenswert ist, das mikroprogrammierte Adressenregister der Vorrichtung als Teildefinition des Testschritts zu verwenden. Ein getrennter Testschrittzähler wird dann eingesetzt zusammen mit dem Mikroprogramm-Adressenregister, um vollständig die Testschrittfolge zu definieren oder festzulegen.

Wenn sowohl ein getrennter Testschrittzähler als auch ein Mikroprogrammadressenregister verwendet werden, um den Speicher 12 zu adressieren, braucht nur der Testschrittzähler verbindet werden, um die grundlegenden kritischen Signale zum Startzeitpunkt des Gerätes zu prüfen. Nachdem der Testschrittzähler seine Zählfunktion vervollständigt hat, kann das Mikroprogramm-Adressenregister mit der Zählung von zusätzlichen Schritten in der Testschrittfolge fortfahren. In bevorzugter Weise testen und isolieren die Anfangsschritte in der Folge kleine, grundlegende, logische Zonen des Gerätes, um den richtigen Betrieb ■"> festzustellen. Aufeinanderfolgende Schritte erweitern dann die Zone, die getestet wird, so daß eine Isolation irgendeines Fehlers auf eine kleine Zone der logischen Schaltungsanordnung des Gerätes erfolgen kann.

Die bis hierher beschriebene Hardware zeigt eine i» Schaltungsanordnung zur Diagnose oder Prüfung von Hardware-Fehlern, wobei die Diagnose oder Prüfung in folgenden Schritten durchgeführt wird:

1. Die Ausführung einer Testschrittfolge, entweder |-> durch Ausführen eines bekannten Satzes von Testschritt-Mikroinstruktionen in einer Aufeinanderfolge oder durch irgendeine andere Folge-Stsusreinrichtün⁰'

2. Zählen jedes Schrittes in der Testschrittfolge 2ü entweder mit Hilfe des Mikroprogramm-Adressenregisters, eines getrennten Zählers oder Kombination dieser Zwei;

3. Festhalten des Zustandes jedes der bestimmten, logischen Signale, die bei jedem Schritt der

2") Testschrittfolge bewertet werden, und zwar entweder durch die inhärente Stabilität der logischen Signale oder durch ein Register;

4. Adressieren eines Speichers, der aus einem Lesespeicher bestehen kann, mit sowohl dem

jo Zählschritt des Schrittes in der Testschrittfolge als

auch mit dem Zustand der bestimmten, logischen Signale, wobei der Speicher ein Kodewort in den Speicherstellen enthält, die geeignete Diagnoseinformationen wiedergeben;

J> 5. Lesen der Inhalte der Speicherstellen in dem Speicher; und

6. Anbieten oder Darstellen der gelesenen Inhalte für eine externe Inspektion.

4(i Die Funktionen gemäß den Schritten 3 bis 6 werden alle in dem beschriebenen Gerät durch den Speicher ausgeführt, der eine ausreichende Adressiereinrichtung enthält, welche eine einzelne einheitliche Speicherstelle für jede unterschiedliche Eingangsadresse spezifiziert.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Diagnose oder Prüfung von funktioneilen Hardware-Fehlern in einer digitalen EDV-Anlage, wobei eine impulsgesteuerte Testschrittfolge ausführbar ist, mit einem Zähler, an dessen Ausgängen den jeweiligen Testschritt darstellende Signale erzeugt werden, mit an vorbestimmten Überwachungs- oder Prüfpunkten der EDV-Anlage angeschlossenen, logische Signale führenden Leitungen und mit einem adressierbaren Speicher, an dessen Speicherstellen vorbestimmte Diagnose- oder Prüfworte gespeichert sind, wobei Adreßeingänge des Speichers mit is Ausgängen des Zählers verbunden sind, dadurch gekennzeichnet, daß zusätzlich weitere Adreßeingänge (46,48,50,52) des Speichers (12) mit den die logischen Signale führenden Leitungen (18, 20, 22. 24) verbunden sind, so daß die einzelnen Adressen der Speicherplätze des Speichers (12) in Abhängigkeit der Ausgangssignale des Zählers (10) und der logischen Signale gebildet sind, wobei in dem Speicher (12) Informationen gespeichert sind, die entsprechend den Adressen das Vorhandensein und die Art des Hardware-Fehlers anzeigen und bei fehlerfreien Testschritten die durch die Adressen angesteuerten Speicherplätze jeweils den gleichen Speicherinhalt aufweisen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzeigevorrichtung (56) mit Ausgängen des Speichers (1-;) verbunden ist, um aus dem Speicher (12) abgelesene Prüf-Kodeworte zu speichern und anzuzeigen.

3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß eine Torsteuerung an die Ausgänge des Speichers (12) angeschlossen ist, zur Erzeugung eines Fehlersignals, welches einen Fehler auf den Leitungen (18,20,22,24) anzeigt.

4. Schaltungsanordnung nach Anspruch 3, dadurch -to gekennzeichnet, daß eine Einrichtung zum Anhalten der Testschrittfolge vorgesehen ist, wenn das Fehlersignal erzeugt wird.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die bei fehlerfreien Testschrit- -ti ten angesteuerten Speicherplätze ein Prüf-Kodewort enthalten, das in allen Bit-Stellen den gleichen digitalen Wert enthält.