DE2258884A1 - Einrichtung und verfahren zur pruefung elektronischer geraete - Google Patents

Description

Aktenzeichen der Anmelderin:

BO 971 015

Einrichtung und Verfahren zur Prüfung elektronischer Geräte

Die Erfindung betrifft eine Einrichtung und ein Verfahren zum Betrieb dieser Einrichtung zur Prüfung signalgesteuerter und signalverarbeitender elektronischer Geräte mit Signalen, die nicht den normalen Zeitbedingungen entsprechen, für die diese Geräte ausgelegt wurden.

Bei elektronischen Geräten und insbesondere bei elektronsichen Datenverarbeitungsanlagen und ihren Subsystemen besteht die Notwendigkeit ihrer Prüfung während der Entwicklung, ihrer Herstellung, vor iherer Auslieferung, nach ihrer Installation und schließlich bei ihrer Wartung, um so festzustellen, ob ein System während des normalen Betriebs zuverlässig arbeitet und wenn dieses nicht der Fall ist, um die Ursache und Beschaffenheit des nicht normalen Verhaltens dieser Geräte festzustellen. Bei einer häufig verwendeten Prüftechnik, die als "Grenzwertprüfung" bekannt ist, wird die zu prüfende Einheit Signalen ausgesetzt, die progressiv gegenüber denjenigen Signalen, für die das Gerät ausgelegt wurde, verschlechtert wurden. Die Einheit wird dann während der zunehmenden Verschlechterung der Signale überwacht, um so Fehler festzustellen. Das Muster der Fehler während der "Grenzwertprüfung" sagt mögliche Fehler während der

309825/1016

normalen Operation vorher und hilft daher Korrekturmaßnatr an aufzufinden, die vor der Inbetriebnahme des normalen Betriebs durchgeführt werden können.

Die zu prüfende Einheit kann dabei verschlechterten Daten- oder Steuersignalen unterworfen werden. Das bedeutet, daß Einheiten, wie beispielsweise Magnetbandspeicherantriebe, Datensignale für den Austausch mit den Magnetbändern der zentralen Verarbeitungseinheiten verwenden und auch solche Signale, die als Steuersignale von zugeordneten Magnetr>andsteuereinheiten, zentralen Verarbeitungseinheiten und dergleichen stammen. Um nun einen Magnetbandspeicherantrieb ordnungsgemäß prüfen zu können, ist es wünschenswert, sowohl die Daten wie auch die Steuersignale zu verschlechtern," um während des normalen Betriebs mögliche Fehler vorherzusagen.

In der US-PS3 506 814 sind Daten auf einem Prüfmagnetband als systematisch verschlechterte Manifestationen aufgezeichnet. Wenn das Band von einem Magnetbandantrieb, der geprüft werden soll, gelesen wird, dann bestimmt die Feststellung von Paritätsfehlern die Positionen und die Arten der Fehler.

In dem "IBM TECHNICAL DISCLOSURE BULLETIN", August 1971, Seiten 722 - 723 ist weiterhin eine Einrichtung beschrieben, die systematisch Information auf einem Prüfband verschlechtert, das von einem Bandtransport gelesen und hinsichtlich bestimmter Merkmale analysiert wird, ob, oder ob nicht Paritätsfehler auftreten, um dann eine Analyse sowohl der Fehler als auch eines nicht normalen Betriebsverhaltens, das zu Fehler führen kann, zu ermöglichen.

Diese bekannten Verfahren und Einrichtungen haben allerdings den Nachteil, daß für die Prüfung der Geräte vorgefertigte Magnetbänder benötigt werden, auf denen sich die zunehmend verschlechterten Signale befinden.

Hieraus ergibt sich der Nachteil, daß ein solches Prüfsystem oder

bo 971 015 309825/1016

Prüfverfahren nicht universell genug ist, um ein ganzes Spektrum von elektronischen Geräten mit Hilfe verschlechterter Signale prüfen zu können.

Es ist daher die Aufgabe der Erfindung, eine Einrichtung anzugeben, die diesen Nachteil vermeidet und insbesondere eine universelle Anwendbarkeit ermöglicht.

Für eine Einrichtung zur Prüfung signalgesteuerter und signalverarbeitender elektronischer Geräte mit Signalen, die nicht den normalen Zeitbedingungen entsprechen, für die diese Geräte ausgelegt wurden, besteht die Erfindung darin, daß ein Signalgeber für die Abgabe von Signalen mit den normalen Zeitbedingungen des zu prüfenden Gerätes und daß variable Verzögerungsglieder vorgesehen sind, die zwischen dem Signalgeber und das zu prüfende Gerät eingeschaltet sind und diese Signale mit den normalen Zeitbedingungen progressiv verschlechtern, bis diese außerhalb des normalen Arbeitsbereichs des zu prüfenden Geräts liegen.

Für ein Verfahren zum Betrieb dieser Einrichtung besteht die Erfindung darin, daß folgende Verfahrensschritte vorgesehen sind:

Abgabe von Signalen, die den normalen Zeitbedingungen entsprechen, für die die zu prüfenden.Geräte ausgelegt wurden und

zunehmende Verschlechterungen der Signale, bis sie außer- ' halb des normalen Arbeitsbereiches der zu prüfenden Einrichtungen liegen.

Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen. ..

Die nachstehenden Ausführungen sollen die Vorteile der Erfindung , deutlich machen.

bo 971 015 309825/1016

Die größere Flexibilität der durch die Erfindung vorgeschlagenen Prüfeinrichtung ergibt sich dadurch, daß die Prüfeinrichtung sowohl in der Lage ist aufzeichnunasfähige Information zu erzeugen, die dann wie bei den bekannten Verfahren mittels TestbMndern Anwendung finden kann, als auch die erzeugten Prüfsignale direkt, d.h. ohne zwischengeschaltete Magnetbänder, zu der zu prüfenden Einheit zu übertragen. Ein Speicher speichert hierbei ein Programm, das aus Daten enthaltenden Instruktionen besteht, die die Merkmale jedes gewünschten Ausgangesignals enthalten. Die gewünschten Merkmale werden dadurch bestimmt, daß Verzögerungswerte bestimmten Verzögerungsschaltungen zugeordnet werden und dann dieses Verzögerungschaltungen oder Verzögerungsglieder in auegewählten Gruppen und Folgen zwischen einer Quelle von Taktimpulsen und den Ausgängen der Einrichtung eingeschaltet sind. Von den Taktimpulsen werden Signale abgeleitet, die den vorderen und hinteren fibergang, d.h. Vorder- und Rückflanke jedes Impulses repräsentieren. Die übergänge werden zu Verzögerungsgliedern übertragen, uip jeden übergang unabhängig zu verzögern. Die nachfolgende Regeneration der Ausgangsimpulse aus den verzögerten übergängen führt zu modifizierten Ausgangsimpulsen, die eine Breite und Lage aufweisen, die von den Verzögerungen bestimmt wird, denen die Vorder- und Rückflanke eines Impulses unterworfen wird. Eine kleine Anzahl variabler Verzögerungsschaltungen kann als eine viel größere Gruppe von Eingangsleitungen dienen, in dem die Verzögerungsschaltungen oder Verzögerungsglieder auf Zeitteilerbasis eingesetzt werden.

Die im Speicher gespeicherten Instruktionen werden normalerweise sequentiell abgerufen, um die gewünschten Verzögerungen und die gewünschten Verzögerungsglieder zu bestimmten. Geeignete Verzweigungsinstruktionen gestatten eine Steueruno durch wiederholte Instruktionsfolgen als Funktion bestimmter Operationsbedingungen. So kann beispielsweise ein Bedingungszähler von einer Instruktion geladen, weitergeschaltet werden durch die Steuerung von Operationen, die von anderen Instruktionen bestimmt sind, wobei sein Inhalt auch mit vorgegebenen Werten verglichen werden kann,

bo 971 015 3098 25/1016

die in noch anderen Instruktionen angegeben sind, um das Ende einer Operation festzustellen. Diese Technik gestattet die Erzeugung einer Folge von Instruktionen, um aufeinanderfolgende Gruppen von progressiv weiter verschlechterten Signalen zu erzeugen, die wiederholt die gleiche Instruktionsfolge für jede Gruppe von Signalen durchlaufen. Die Quelle der Taktirapulse, die zu den Verzögerungsgliedern für die Erzeugung der Ausgangsimpulse übertragen werden, kann unabhängig variiert werden, um zusätzliche Variationen einzuführen, so daß jede vorgegebene Verzögerung von der Instruktionssteuerung verworfen werden kann. Externe Steuersignale wählen die Tore aus, die der Eingangsinformation eine direkte übertragung zu dem Ausgang gestatten, so daß diese an den variablen Verzögerungsgliedern vorbeigeführt werden.

Im folgenden wird die Erfindung anhand eines durch Zeichnungen erläuterten Ausführungsbeispieles näher beschrieben.

Es zeigen:

Fig. IA das Blockschaltbild eines elektronsichen Datenverarbeitungssystems, in dem die Erfindung verwendet wird,

Fig. IB eine Tabelle, die das Wortformat der von dem

System nach Fig. IA verwendeten Instruktionen zeigt,

Fig. IC ein Blockschaltbild zur Darstellung der externen

Steuerung für das System nach Fig. IA,

Fig. ID ein Impulsdiagramm, das die Signalfolge der

externen Steuerung nach Fig. IC enhält,

Fig. 2 ...ein Blockschaltbild des Speichers 122 in Fig»

bo 971 015' 309826/101

Fig. 3 ein Blockschaltbild zur Darstellung der Vr -

zögerungsschaltung 147 des in Fig. IA dargestellten Systems,

Fig. 4 eine logische Darstellung der internen Taktsignale und Steuerung für den Betrieb des Systems nach Fig. IA,

Fign. 5 bis 8 Ablaufdiagramme zur Darstellung der Operation

des Systems nach Fig. IA und

Fig. 9 ein Impulsdiagramm zur Darstellung von Signalen,

die während eines Beispiels für den Betrieb

des Systems voreingestellt wurden.

Fig. IA zeigt ein Blockschaltbild eines Systems für die Prüfung einer elektronischen Datenverarbeitungseinheit, beispielsweise den Bandantrieb eines Magnetbandspeichers. Für eine vereinfachte Darstellung sind Gruppen von Leitungen symbolisch als eine Linie gezeichnet. Die Anzahl der Informationsbits, die von einer Leitung umfaßt werden, wird durch die Bitzahlen an den entsprechenden Registerein und -ausgängen angegeben. So sind beispielsweise die Ausgangsleitungen 101 zu drei Gruppen von jeweils 8 Bits unterteilt. Das System enthält einen Speicher der ausführlicher in Fig. 2 dargestellt ist, und ferner eine Verzögerungsschaltung 147, die ausführlicher in Fig. 3 dargestellt ist.

Eine Anzahl von Ausführungsleitungen 101, die als 24 Leitungen dargestellt sind, werden von einem Ausgangsregister 106 mit Daten von einem Datenregister und mit Torsteuersignalen von einer Verzögerungsschaltung 147 beliefert, und zwar während des Betriebs in einem internen Taktmodus, der durch ein Signal auf der ICM-Leitung 108 spezifiziert wird. In einem externen Taktmodus ersetzt ein ECM-Signal 107 daß ICM-Signal 108, wodurch den Signalen auf dem Eingangskabel 100 eine direkte Übertragung durch das

bo 971 015 3098 25/1016

Kabel 101 ohne Änderung ermöglicht wird» Die Ausgangsleitungen 101 können an einen Bandtransport angeschlossen werden, damit Information auf ein Magnetband geschrieben werden kann, wie es beispielsweise in dem IBM TECHNICAL DISCLOSURE BULLETIN, August 1971, Seiten 722 - 723 erläutert wurde. Es ist hierbei nicht notwendig, daß die geprüfte Einrichtung eine Bandtransporteinrichtung ist, da das Prinzip der Erfindung sich ebenfalls auf andere periphere Einheiten, Zentraleinheiten, Nachrichtenüber*- tragungseinheiten und dergleichen beziehen kann.

Die externen und internen Taktmodi können geändert werden, damit auf die Ausgangsleitung 101 Signale übertragen werden _r die sich mit dem an den Eingang 100 angelegten Signalen einer externen Quelle und intern erzeugten Signalen auf die Ausgabesammelleitung 102 abwechseln·, wodurch sich eine breite Variation von verschlechterten und nicht verschlechterten Signalen ergibt. Im externen Steuermodus wird die über den Eingang 100 empfangene Information im Eingangsregister 104 in Gruppen von 3 Bytes zu je 8 Bits stückweise gespeichert. Ein Signal ECM auf der Leitung 107 wählt die UND-Tore 110, 111 und 112 aus, um die gespeicherten Signale über die ODER-Tore 119, 120 und 121 direkt zu dem Ausgangsregister 106 zu übertragen. Im internen Steuermodus dient das Eingangsregister 104 zum Laden des Speichers 122 mit Steuerinformation vom Eingang 100, wie noch später ausführlich erläutert werden wird, wobei diese Steuerinformation dazu dient, interne Signale für die Ausgangsleitung 101 zu erzeugen. Das ECM-Signal auf der Leitung 107 wird durch ein ICM-Signal auf der Leitung 108 ersetzt, welches die Information von der Ausgabesammelleitung 102 in das Datenregister 105 über das UND-Tor und dann über die UND-Tore 116, 117 und 118 und die ODER-Tore 119, 120 und 121 zu dem Ausgangsregister 106 übertrager, und zwar in Abhängigkeit von den Steuersignalen auf den Leitungen 326, 327 und 328. Es ist für die Daten- und Taktsignaleingänge des Ausgangsregisters 106 notwendig, kooperativ Ausgangssignale des Ausgangsregisters 106 zu erzeugen. Die Verzögerungsschaltung 147 liefert 24 Steuersignale zu Zeitpunkten, die in überein-

BO 971 015 3 0 9 8 2 5/1016

Stimmung mit den Instruktionen im Speicher 122 programmiert wurden. Das Vorliegen eines Steuersignals an einem Takteingang des Ausgangsregisters 106 bewirkt, daß die entsprechenden Eingangsdatensignale zu den entsprechenden Ausgängen 101 übertragen werden. Das Fehlen (d.h. das logische Gegenteil des Vorliegens) eines Eingangstaktsignales hält die aus dem Signale auf dem Wert der letzten Eingangssignale. Es ist ferner möglich, die Leitungen 103 zur direkten Herabsetzung der Signale von den Leitungen 100 zu verwenden, in dem die Information durch das Datenregister 105 und das Ausgangsregister 106 in einem internen Steuermodus von der Verzögerungsschaltung 147 gesteuert wird.

Instruktionen werden in den Speicher 122 entweder von einem externen Eingangskabel 100 oder von manuell zu betätigenden Schaltern 102 (Fig. 2) eingegeben. Im Falle der externen Eingabe werden 16 Bit-Instruktionen nacheinander in die Positionen 0 bis 15 des Eingangsregisters 104 für eine übertragung über das Kabel 123 zu dem Speicher 122 eingegeben, der mit 16 Bit-Schreibeingängen 123A verbunden ist. Andererseits ermöglichen die internen manuellen Schalter 207 (Fig. 2) dieses direkt. Der Speicherplatz, in dem die Instruktion im Speicher 122 gespeichert wird, kann entweder von einem Instruktionszähler oder den Positionen 16 bis 23 des Eingangsregisters 104 spezifiziert werden, die beide mit den Adressenleitungen 123B verbunden sind. Wenn die Instruktionen im Speicher 122 gespeichert sind, werden sie von dem Instruktionszähler 124 adressiert. Eine sequentielle Adressierung ergibt sich durch das schrittweise Weiterschalten des Instruktionszählers um eine Stelle und zwar jedes Mal, wenn ein Signal auf der Leitung 412 erscheint. Es ist möglich, aus dieser Folge zu verzweigen, in dem der Instruktionszähler auf nicht sequentielle Adressen eingestellt wird, die in einem Verzweigungsfeld B (Fig. IB) einer laufenden Instruktion spezifiziert sind, in dem ein UND-Tor 125 geöffnet wird. Wenn ein Vergleicher 126 angibt, daß ein Vergleichsfeld C (Fig. IB) der gleichen Instruktion nicht mit einer in einem

bo 971 015 309825/1016

Bedingungszähler 127, der von der Instruktion angegeben wird, gespeicherten Größe entspricht. Der Instruktionszähler 124 wird von einer nachfolgenden Instruktion auf seine Anfangsstellung zurückgestellt. Die Größen oder Werte werden in den Bedingungszählern 127 durch die Ausgabefelder Y, auf Fig. ID der Instruktionen gespeichert, und zwar in Übereinstimmung mit den Auswahlsignalen des BedingungsZählers, die von den UND-Toren 129, 130, 131 und 132 von dem Registerfeld Rl (Fig. IB) der gleichen Instruktion geliefert werden. Die Inhalte der Bediemingszähler 127 werden zu dem Vergleicher 126 übertragen, indem die UND-Tore 133 bis 136 entsprechend geöffnet werden, gemäß bestimmter Instruktionen, die individuelle Bedingungszähler verwenden. Die Bedingungszähler werden schrittweise weitergeschaltet von Signalen, die über die Leitung 413 von den Steuerungen 400 (Fig. 4) übertragen werden. Die Instruktionen in dem Speicher 122 speichern ebenfalls Werte in den Allzweckregistern 128. Die Werte werden durch das Ausgabefeld Y (Fig. IB) der gleichen Instruktion spezifiziert, indem eines der 21 ÜND-Tore in dem Block von ÜND-Toren 137 bis 140 geöffnet wird. Die Allzweckregister 128 werden ferner dazu ausgewählt, die Verzögerungsschaltung 147 entsprechend den in den Allzweckregistern gespeicherten Größen zu steuern, die den individuellen Verzögerungsschaltungen entsprechen. Daher kann eine nachfolgende Instruktion eine Verzögerungsschaltung in der Verzögerungsschaltung 147, die einen komplexeren Aufbau besitzt, auswählen und entsprechende Register in der Registergruppe 128 werden eine bestimmte Verzögerung für die betreffende Verzögerungsschaltung spzifizieren. Alle Zähler und Register haben identischen Aufbau und sie sind adressierbar. Die nun folgende Tabelle I zeigt die*Registerzuteilungen:

bo 971 015 309 8 25/1016

TABELLE I Reg is terzuteilunge η

Register Funktion

00 Instruktionszähler

01 Datenregister Abschnitt A

02 Datenregister Abschnitt B

03 Datenregister Abschnitt C

04 Wählt aus, weiche Leitung in A zu verzögern ist

05 Wählt aus, welche Leitung in B zu verzögern ist,

06 Wählt aus, welche Leitung in C zu verzögern ist

07-08 gibt Verzögerung für Verzögerungsschaltung

dl an
09-10 gibt Verzögerung für Verzögerungsschaltung

d2 an
11-12 gibt Verzögerung für Verzögerungsschaltung

d3 an
13-14 gibt Verzögerung für Verzögerungsschaltung

d4 an
15-16 gibt Verzögerung für Verzögerungsschaltung

d5 an
17-18 gibt Verzögerung für Verzögerungsschaltung

d6 an

19 bestimmt, welche Verzögerungsschaltungen

zusammengeschaltet werden

20 Bedingungszähler 1

21 Bedingungszähler 2

22 Bedingungszähler 3

23 Bedingungszähler 4

24 Bestimmt, welche Verzögerungsschaltungen benutzt werden sollen, um den Ausgang (nur

(ECM) zu verzögern. 25-31 Reserve

3 0 9 8 2 5/1016

BO 971 015

— XL —

Die für die Operation des Systems nach Fig. IA verwendeten Instruktionsformate sind in Fig. IB dargestellt. Jede Instruktion besteht aus 16 Bits, die in einer Anzahl von Feldern, die allgemein als 3-Bit-Operationscodefelder (Bitpositionen 0-2) bezeichnet sind und in 13 Bit lange "Adressen"-Felder (Bitpositionen 3-15) eingeteilt sind. Jedes Operationscodefeld wird von einem Operationsdecodierer 206 (Fig. 2) decodiert, um eine von 8 Operationscodelextungen (0-7) angzugeben, deren Operation von der Instruktion ausgeführt werden soll. Die Adressenfelder sind in kleinere Felder (B, C, D, 0, R und Y) unterteilt, die zu einer Anzahl von verschiedenen Bestimmungsorten, wie später noch erläutert werden wird, übertragen werden. Die Operationen fallen in zwei Hauptkategorien: Ausgabe (E) und Verzweigung (B). Jede dieser Kategorien besitzt noch vier Variationen, d.h. insgesamt acht. Die ersten beiden Ausgabevariationen ILOD und INOD besitzen Adressenfelder, die in einem Register-R-Feld und ein Ausgäbe-Y-FeId unterteilt sind. Die übrigen zwei Variationen IDS (D) und EDA (B) der Ausgabeklasse von Instruktionen besitzen Felder, die wiederum in drei Felder unterteilt sind: ein Verzögerungsschaltung-D-Feld, ein Ausgangs-O-Feld und ein Ausgabe-Y-Feld. Die VerzweigungsInstruktionen enthalten stets ein Vergleichs-C-Feld und ein Verzweigungsadressen-B-Feld. Die D-, 0-, und R-Felder werden zu einem Adressendecoder 205 (Fig. 2) übertragen, der eines der Register oder Zähler in der Tabelle I angibt. Der Inhalt des Y-Feldes wird zu dem Register oder Zähler übertragen, der durch das 0- oder R-FeId der Instruktion bezeichnet ist. Das" C-FeId wird direkt zu dem Vergleicher 126 und das D-Feld zu dem Instruktionszähler 124 übertragen. Die ersten beiden Ausgabevariationen können dazu dienen, die Register der Tabelle I zu laden und die letzten drei benutzen. Die Verzögerungsbeträge der Verzögerungsschaltungen werden anfangs in die Register eingegeben, und zwar den Verzögerungsschaltungen entsprechend, indem die Verzögerungsbeträge in zwei aufeinanderfolgenden Ausgabefeldern Y spezifiziert sind. Zwei Ausgabe-Instruktionen werden benötigt, um am Anfang einen Verzögerungswert zu laden. So kann beispielsweise die

bo 971 015 309825/1016

erste Ausgabeinstruktion das erste Register (07, 09, 11, 13, 15 oder 17) eines Paares mit einem Teil des Verzögerungswertes laden und die zweite Ausaabeinstruktion das weite Register (08, 10, 12, 14, 16 oder 18) des Paares mit den Rest des Wertes. Aufeinanderfolgende Verzögerungen können dadurch bestimmt werden, daß nur eine Ausgabeinstruktion benutzt wird. Während es nun zahlreiche Möglichkeiten für die Speicherung des Verzögerungsbetrages in zwei Registern gibt, hat sich für die vorliegende Erfindung eine "Bereich"-Technik als besonders vorteilhaft erwiesen. Die beiden Ausgabefelder Y von zwei aufeinanderfolgenden Ausgabeinstruktionen werden in vier gleiche Unterfelder mit je vier Bits unterteilt. Jedes Unterfeld gibt ein progressiv kleineren Verzögerungswertbereich für seine entsprechende Verzögerungsschaltung an und zwar gemäß der folgenden Bereichsfeldtabelle II.

Bereichsfeld - T A B ELLE II Ausgabefeld Bereich

Y(Hälfte) (psec.)

0000 .01-.I

0001 .1-1 0010 1-10 0100 10-100 1000 . 100-1000

Daher kann beispielsweise ein Verzögerungsbetrag für die Verzögerungsschaltung dO auf folgende Weise spezifiziert werden:

Beispiel -TABELLE III Untertabelle

Wert

Feld (|i see)

Register 07 1000 100-1000 Mlniiralbereich

0011 300 300% des Minimalwertes

Register 08 0101 50 50% des Minimalwertes

1001 9 9% des Minimalwertes

Gesamt 359

bo 971 015 309 8 25/1016

Größere Verzögerungen werden dadurch erzielt, daß die Verzögerungsschaltungen gemäß dem Inhalt des Allzweckregisters 19 zusammengeschaltet werden, wobei der Inhalt wie folgt in einem Ausgabefeld Y gespeichert ist: .

TAB-ELLE IV

	9	Ausgabefeld	11	12	13	Y	15
8	1	10	0	1	1	14	0
0	0	0	0	0	0	0	0
0	0	1	0	0	1	1	0
0	1	0	1	1	1	1	0
0	0	1	0	0	0	0	0
0	0	0

Verzögerunqs schaltungen

(dl, d2) (d4, d5, d6) (d2, d3) (dO, d6) CdD, d5_f d6) (dl, d2, d3, d4, d5, d6) keine (Unabhängig)

Die Funktionen jeder Instruktion werden im folgenden erläutert.

Ausgabe (0) ELOD

Die Ausgabeinstruktion ELOD, die von dem Operationscode 000 angegeben wird, schreibt Daten direkt von dem Ausgabefeld Y in irgendein Register oder Zähler, der durch das Register-R-Feld bezeichnet ist. Diese Instruktion führt beispielsweise eine unbe- ' dingte Verzweigung zu einer Adresse durch, die in dem Ausgabefeld Y durch die Adressierung des Instruktionszählers 125 mit einer 000 im Feld R spezifiziert ist. Die Instruktion schaltet den Instruktionszähler 124 unmittelbar vor der Ausführung weiter, indem sie ein Signal auf die Leitung- 412 abgibt.

Ausgabe (1) ENOD

Die AusgabeInstruktion ENOD, die durch den Operationscode 001 bezeichnet ist, führt eine ähnliche Operation, wie die vorhergehende Instruktion aus, mit der Ausnahme, daß der Instruktionszähler 124 nicht sofort weitergeschaltet wird, sondern erst nach der Ausführung der Instruktion und nachdem alle Bits zu den Ausgangsleitungen 101 übertragen wurden (Steuersignale 326 bis 328

^;' 309825/1016

BO 971 015

sind vollständig vorhanden). Dieses gestattet eine variabi» a Taktsignalgabe von Instruktionsfolgen, die unabhängig ist von festen Taktperioden.

Ausgabe (2) EDS(D)

Die Ausgabeinstruktion EDS(D) schreibt Daten von dem Ausgabefeld Y in das Datenregister 105, und zwar in den Abschnitt, der durch den Operationscode 010 bestimmt ist, der von dem 2 Bit-Ausgangsfeld 0 für die übertragung zu den Ausgangsleitungen 101 spezifiziert ist, wobei die Verzögerungsschaltung, die von dem 3 Bit-Verzögerungsfeld D angegeben wird, diese Steuerung vornimmt. Es wird angenommen, daß eine vorausgegangene ELOD- oder ENOD-Instruktion einen Verzögerungswert in das ausgewählte Paar von Allzweckregistern 07-18 für die angegebene Verzögerungsschaltung eingegeben hat. Weiterhin geben die Werte in den Allzweckregistern 4-6, die sich auf die Datenregisterabschnitte A-C jeweils beziehen, an, welche Bits innerhalb des ausgewählten Abschnittes verzögert werden. Der Instruktionszähler wird nach der Ausführung dieser Instruktion und nachdem die angegebenen Verzögerungen vorgenommen wurden (d.h. alle Bits zu den Ausgangsleitungen 101 übertragen wurden) weitergeschaltet.

Ausgabe (3) EDA(D)

Die Ausgabeinstruktion EDA(D), die von dem Operationscode 011 bezeichnet wird, ist der vorhergehenden Instruktion EDS(D) ähnlich, mit der Ausnahme, daß alle Bits des mittels des Feld 0 angegebenen Abschnitt von einer Verzögerungsschaltung verzögert werden, die in dem D^FeId angegeben ist.

Verzweigung (4) BCCl

Die VerzweigungsInstruktion BCCl, die durch den Operationscode 100 bezeichnet ist, vergleicht den Wert im Vergleichsfeld C mit dem Wert im Bedienungszähler CCl. Wenn der Vergleich zeigt, daß die Werte nicht übereinstimmen, dann wird die im Feld B befindliche Verzweigungsadresse in den Instruktionszähler 124

bo 971 015 309825/1016

eingegeben^ „Wenn die Werte gleich, sind, wird der Instruktionszähle.r, .statt dessen weiter geschaltet. In beiden Fällen wird der Bedienungszähler 1 um eins weitergeschaltet.

Verzweigung (5, 6, 7) BCC2, BCC3, BCC 4

Die Verzweigung?Instruktionen BCC2, BCC3 und BCC4_f die jeweils durch die Operationscode 101, 110 und 111 bezeichnet sind, arbeiten genauso wie die Verzweigungsinstruktionen BCCl, mit der Ausnahme, daß die sich auf die Bedienungszähler CC2, CC3 und CC4 jeweils beziehen.

Die Fign. IC und ID dienen zur Erläuterung der Operation der Steuersignale, die für den Betrieb der Anordnung nach Fig. IA verwendet werden. Das komplementäre Signal ECM für den externen Taktmodus auf der Leitung 107 und das Signal ICM für den internen Taktmodus auf der Leitung 108 werden von den externen Steuerung 141 geliefert, um die beiden Betriebsarten voneinander zu unterscheiden. Die externen Steuerungen 141 liefern ebenfalls Signale auf der Schreibespeicher (fern)-Leitung 202, um anzugeben, daß die Information für das Einschreiben von der Eingangsleitung 100 (Fig. 1) verfügbar ist. Dieses Signal tritt während der Instruktionsladung auf, und zwar vor der internen Taktmodusoperation und während der externen Taktmodusoperation. Die Schreibimpulse erscheinen mit regulären Intervallen, als Folge der Taktsignale, die auf die Leitung 145 tibertragen werden. Wenn ein Schreibe-Speicher-Signal auf der Leitung 202 auftritt und die externen Steuerungen angeben, daß sie gültige Daten zur Verfugung haben, in dem sie ein Fertig-Signal an die Leitung 203 abgeben, dann wird ein Vervollständigungsimpuls auf die Leitung 146 gegebenen, indem ein monostabiler Multivibrator 143 über ein Tor 144 aktiviert wird. Der Beginn des Vervollständigungsimpulses auf der Leitung 146 bewirkt, daß die externen Steuerungen das Fertigsignal von der Leitung 203 entfernen. Die Vervollständigungsleitung dient auch dazu, während des internen Steuermodus die Vervollständigung eines Programms, das im Speicher gespeichert ist, zu signalisieren, was dann der Fall ist,

BO 971 015 309825/1016 _

wenn der Instruktionszähler (Adresse 00) adressiert wird.

Bezugnehmend auf die Fig. 2 wird nun der Speicher 122 ausführlicher bezüglich, des Systems nach Fig. IA und in Abhängigkeit von den Steuerungen durch die Schaltungen nach den Fig. IB und IC erläutert. Der Speicher 122 enthält einen Arbeitsspeicher

200 der Information von den IMD-Toren 208 und 209 empfängt, wenn ein Fertigsignal auf der Leitung 203 vorliegt. Er speichert diese Information an Speicherplätzen, die von dem Adressendecodierer

201 angegeben werden. Die Information vom Arbeitsspeicher 200 steht am Speicherregister 204 zur Verfügung, wenn der Instruktionsadressenzähler 124 auf eine neue Adresse eingestellt wird. Als Speicher kann hier jede beliebige Art verwendet werden, wie beispielweise motorische Speicher, Kernspeicher, integrierte Speicher. Zur Erläuterung ist der Arbeitsspeicher 200 eine Matrixanordnung von integrierten logischen bistabilen Schaltungen, die so angeordnet sind, daß sie 128 Wörtern zu 16 Bits speichern können, mit Lesezyklen in der Gegend von 22 Nanosekunden und Schreibzyklen von 5 Nanosekunden. Die Information wird in den Arbeitsspeicher über die UND-Tore 208 und 209 nach dem Auftreten eines Fertigsignals auf der Leitung 203 eingegeben. Information von 24 manuellen Schaltern, die manuelle betätigte Schalter oder elektronische Verriegelungsschaltungen sein können/ wird über die UND-Tore 215, 216 und 217 zur Verfügung gestellt und durchgeschaltet, wenn ein Schreibe-Speicher-Signal (lokal) auftritt. Die Information in den Positionen 8-23 wird in Stellen eingespeichert, die durch die Positionen 0-7 spezifiziert sind. Im Falle verfügbarer Information von dem Eingangsregister (Fig. IA), empfangen die UND-Tore 211 und 212 Daten von den Schreibleitungen 123A, die in den Arbeitsspeicher 200 eingespeichert werden sollen, in Abhängigkeit von Adresseninformation auf den Leitungen 123B, in Verbindung mit dem UND-Tor 213. Adresseninformation wird ferner von dem Instruktionszähler 124 über das UND-Tor 214 empfangen. In jedem Falle bewirkt das gerade vorliegende Schreibe-Speicher-Signal (fern) auf der Leitung 202, das die Information in den Arbeitsspeicher 202 eingegeben wird, wenn ein Schreib-

BO 971 015 3098 25/1016

impuls und ein Fertigsignal, auftritt/ wie oben bereits erläutert wurde. In ähnlicher Weise erscheinen die ausgelesenen Daten (durch ein Lesesignal, das nicht dargestellt ist) im Speicherregister 204, so daß es für einen Adressendecoder 205, einen Operationsdecoder 206 und den Leitungen für die Felder B, C, D und Y zur Verfügung steht. Der Operationsdecoder 206 decodiert in an sich bekannter Weise die Information·in den-Positionen 0-2, um einen von 8 Operationscodes zu spezifizieren. Die Information in den Bitpositionen 3-7 wird von dem Adressendecoder 205 decodiert, um eine von 32 Adressen, wie jene in Tabelle I, auszuwählen.

In Fig. 3 ist die Verzögerungsschaltung (147; Fig. IA), die quasi einen Komplex von Verzögerungsschaltungen bildet, schematisch dargestellt. Variable Verzögerungsschaltungen 300 sind über einen Verzögerungsselektor 301 zusammengeschaltet und zwar in Abhängigkeit von dem Inhalt des Allzweckregisters 19. Sie werden über den Ausgangsselektor 302 in Abhängigkeit von dem Feld D der laufenden Instruktion beim Betrieb in ICM und dem Inhalt des Allzweckregisters 19 beim Betrieb im ECM ausgewählt. Es sind 7 Verzögerungsschaltungen 147 vorgesehen, von denen eine (dO) eine normale Zeitbasis definiert. Zusätzliche variable und manuell einstellbare Verzögerungsschaltungen können ebenfalls vorgesehen werden. Die Verzögerungsschaltungen dl bis d6 können gemäß der Information in dem Allzweckregister 19, wie Tabelle IV zeigt, zusammengeschaltet werden, wobei jede Verzögerungsschaltung einen zugeteilten Verzögerungswert besitzt, der durch ihre entsprechenden Allzweckregisterstufen 9 bis 18 (bezeichnet in Tabelle I) spezifiziert und von dem Feld D einer Instruktion ausgewählt wird. Während des externen Steuermodus (ECM) wählt,das Allzweckregister 19 die gewünschten Verzögerungsschaltungen aus. Bei dem internen Steuermodus (ICM) werden die in den Datenregistern 105 befindlichen Daten zu den Ausgangsregistern 106 für die Ausgabe auf die Ausgangsleitungen 101 durchgeschaltet und zwar zu Zeitpunkten, die durch Steuersignale A, B und C auf den Leitungen in den Gruppen 326, 327 und 328 bestimmt sind, die ihrerseits von dem Inhalt der Allzweckregisterstufen 4 bis 6 aus-

BO 971 015 3098 25/1016

gewählt werden. Die normale Datenzeitsteuerung wird von dem Datentaktgeber 401 (Fig. 4) festgelegt, der durchgeschaltete Taktimpulsübergänge an die Verzögerungsschaltung 147 auf der Leitung 450 zur Verfügung stellt. Uir ein Aus gangs signal auf der Leitung 101 hervorzurufen, das später liegt, als die norminelle Zeit, werden eine oder mehrere Verzögerungsleitungen ausgewählt, um die gewünschte Verzögerung zwischen der Zeit des Überganges auf der Leitung 450 und einer ausgewählten Steuerimpulsleitung in den Leitungsgruppen 326 bis 32 8 zu dem Ausgangsregister 106 einzufügen.

Es ist ferner möglich ein Ausgangssignal hervorzurufen, das früher liegt als die norminelle Zeit, in dem die Verzögerungsschaltungen dO und d6, wie es in Tabelle IV angegeben ist, zusammenzufassen, um die gesamte nominelle Verzögerungszeit zu vergrößern.

Im externen Taktmodus wird ein externes Taktsignal geliefert, indem das Fertigsignal auf der Leitung 203 getaktet und die Information vom Eingang 100, die sich im Ausgangsregister 106 befindet, verzögert wird und zwar in Abhängigkeit von den Verzögerungsbeträgen entsprechend dünn von der Allzweckregisterstufe 24 ausgewählten Verzögerungsschaltungen. ,

Im folgenden werden im Zusammenhang mit der Fig. 4 die internen ,

Taktsignale und Steuerungen erläutert, die die durchgeschalteten |

Taktimpulse und Signale für die Weiterschaltung der Bedingungs- i

zähler und Instruktionszähler liefern. ,

Die internen Taktgeber und Steuerungen sind in Abschnitte eingeteilt, die für die Interpretation der Instruktionen und die Behandlung der Daten benutzt werden. Instruktionen werden gemäß der Steuerung eines Instruktionstaktgebers 402 mit vierter Periode interpretiert, der feste Taktimpulse während der Instruktionen erzeugt (Operationescodes O, 4, 5, 6 und 7), welche die Verzögerungsschaltungen nicht verwenden. Das UND-Tor 406 wird nach jedem neuen Impuls von einem Inverter (und dessen inherenter

bo 971 015 309825/1016

Verzögerung) 407, in deren Rückkppplungszweig dieses UND-Tor liegt, blockiert« Die Daten werden in den Verzögerungsschaltungen während der entsprechenden Instruktionen (Operationscodes· 1, 2 und 3) gemäß der Steuerung der variablen Taktimpulse des Datentaktgebers 401 behandelt, wann immer die externen Steuerungen 141 (Fi-g. IC) angeben, daß Information in den Speicher «ingeschrieben werden soll. Im externen Taktmodus wird der Instruktionstakt nicht benötigt, da ein externer Taktgeber die Datentaktimpulse liefert. Bei einer gegebenen ausgewählten Datentaktgeschwindigkeit wird der Start jedes variablen Taktimpulses von dem Auftreten eines Fertigsignals auf der Leitung 203 bestimmt, wohingegen das Ende durch das Vorliegen eines Vollständigsignals auf der Leitung 146 zu dem UND-Tor 410 nach dem Auftreten eines von· der Schaltung 409 verzögerten variablen Taktimpulses bestimmt ist, (um eine minimale Impulsbreite zu garantierten). Die Steuerungen 400, die waiter im Zusammenhang mit dem Betrieb des Systems unten noch erläutert werden, die von Weiterschaltesignale auf den Leitungen 412 und 413 und durchgeschaltete Taktimpulse auf der Leitung 450 als Funktion der Taktimpulse auf den Leitungen 414 und den speziellen Operationscodes der laufenden Instruktionen.

Die Operation des obenstehend beschriebenen Systems wird nun anhand der Ablaufdiagramme in den Fign. 5 bis 8 erläutert. In diesen Figuren geben die Parallelogramme Bedingungen und die Rechtecke Operationen an. "EXT" bezieht sich auf Signale, die ihren Ursprung in Quellen außerhalb des Systems haben. Die Bezugszahlen aus den Fign. 1 bis 4 werden dort angezogen, wo sie für das Verständnis einer Operation nützlich sind.

Zur Vereinfachung wird angenommen, daß einer Folge von Operationen für das Laden von Instruktionen in den Speicher eine Folge von Operationen nachfolgt, welche die geladenen Instruktionen dazu benützen, Daten zu generieren. Die Instruktionen werden direkt von dem Eingangsregister 104 über die Schreibleitungen 123 in den Arbeitsspeicher eingeschrieben, und zwar an Speicherplätzen,

bo 971 O15 309825/1016

deren Adressen entweder durch Information auf der Leitung 123B oder durch den Inhalt des Instruktionszählers 124 spezifiziert sind. Solange ein Schreibe-Speicher-Signal vorliegt, gestattet jedes Fertigsignal (das von einem Vollständigsignal beendet wird) den Eintritt einer Instruktion in den Speicher.

In Fig. 5 wird zum Startzeitpunkt jedes Schreibe-Speicher-Signal 202 und Fertigsignal 203 dazu verwendet, ein Speicherwort einzuschreiben, den Instruktionszähler weiterzuschalten und ein Vollständigsignal zu erzeugen. Wenn ein Fertigsignal nicht vorliegt, wartet das System stets, bevor es ein anderes Speicherwort einschreibt. Im externen Steuermodus dient ein Fertigsignal, wenn ein Schreibe-Speicher-Signal nicht mehr vorliegt, als Taktimpuls (beendet durch das Vollständigsignal 146) zur Durchschaltung der Eingangsdaten auf die Ausgangsleitungen 101 über die Verzögerungsschaltungen, die von dem Allzweckregister 24 ausgewählt wurden. Im internen Steuermodus benutzen die internen Taktsteuerungen 105 die variablen VerzogerungsSteuerungen 500, um Ausgangsdaten für jeden Taktimpuls des starken Taktgebers 401 zu erzeugen, solange das Fertigsignal auf der Leitung 203 anliegt und Instruktionen verfügbar sind. Wenn eine VerzweigungsInstruktion (Operationscodes 4-7) erscheint, werden vor der Decodierung der nächsten Instruktion die Bedingungszählersteuerungen 502 verwendet. Wenn der Instruktionszähler 0 wird, dann wird ein Vollständigsignal erzeugt und das Fertigsignal abeschaltet (Fig. ID) das die Operation der Instruktionsarten 1, 2 und 3 (Fig. 4) beendet.

In Fig. 6 ist die Verzogerungssteuerung für dl, also eine der sieben Verzögerungsschaltungen dargestellt. Wenn die Verzögerungsschaltung dl von einer Instruktion ausgewählt wird, werden die Daten gemäß der in dem zugeordneten Allzweckregister spezifizierten Verzögerung übertragen. Der Instruktionszähler wird dann weitergeschaltet, wenn die übertragung vollständig beendet ist. Wenn keine Bits im Ausgangsregister 106 ausgewählt werden, dann werden gemäß den Auswahlleitungen von den Allzweckregisterstufen

bo 971 015 309825/1016

4-6 mit Hilfe der Steuerimpulse des Steuerimpulsgenerators 305 die Daten ohne Verzögerung übertragen. Wenn eine bestimmte Ausgangsleitung von den Allzweckregisterstufen 4-6 nicht ausgewählt wurde, dann kann eine Verzögerung trotzdem mit Hilfe einer Instruktion durchgeführt werden, die diese speziell identifiziert (erzwinge Verzögerung) und in ähnlicher Weise kann diese Leitung auch abgetrennt werden (erzwinge normal) selbst dann, wenn sie von einer Allzweckregisterstufe 4-6 identifiziert wurde.

Fig. 7 zeigt die internen Taktsteuerungen 400. Diese übernehmen die Zeitsteuerung der Decodierung der Instruktionen und die Erzeugung von Datentaktsignalen. Der Operationscode 0 wird hierbei dazu verwendet, die Allzweckregister zu laden, und die Operationscodes 4, 5, 6 und 7 geben VerzweigungsInstruktionen an, die von den Bedingungscodezählersteuerungen 502, gesteuert von dem Instruktionstaktgeber 407, behandelt werden. Die anderen Operationscodes 1, 2 und 3 stellen Instruktionen dar, die die Verwendung des Datentaktgebers 401 erfordert und sie bewirken, daß der interne Takt angehalten wird. Nach dem Auftreten eines Fertigsignals (203) werden die Datentaktimpulse für jede Datenübertragung, die nicht verzögert ist (erzwinge normal) für die Operationscode 1 und die verzögert ist (erzwinge Verzögerung) für den Operationscode 3, unabhängig von einer Verzögerungsvorauswahl durch die Allzweckregisterstufen 4-6, durchgeschaltet. Wenn der Operationscode 2 ist, dann wird die ausgewählte Verzögerung auch verwendet.

Fig. 8 zeigt die Operation der BedingungsZählersteuerungen für einen Fall, in dem eine Verzweigungsinstruktion auftritt. Der Inhalt des BedingungsZählers, der durch den Operationscode der Instruktion identifiziert wird, wird mit dem Vergleichsfeld C der Instruktion verglichen. Wenn die Werte nicht gleich sind, wird der Instruktionszähler 124 mit dem Wert in dem Verzweigungsadressenfeld B geladen und der Bedingungszähler um 1 weitergeschaltet. Nach einer wiederholten Weiterschaltung des Bedingungszählers wird der Inhalt dieses Zählers möglicherweise gleich dem

bo 971 015 3098 25/1016

Wert im Zählfeld, in welchem Fall der Instruktionszähler weitergeschaltet wird, um die nächste Instruktion zu decodieren.

Zur weiteren Darstellung der Operation der erfindungsgemäßen Anordnung sei im folgenden die Lösung eines Abtastproblems angegeben. Es sei hierzu angenommen, daß eine Magnettransportvorrichtung, die für das Lesen und Schreiben von acht Spuren auf dem Magnetband getestet werden soll, in dem ein herabgesetztes Muster von "1"-Bits an alle Spuren geliefert wird. Wie Fig. 9 zeigt, haben die aufeinanderfolgenden Datenbytes X, Y und Z einen zeitlichen Abstand von 900 Nanosekunden. Während die Spuren 0 bis 2 und 4-7 des Bytes A zur normalen Zeit 900 erscheinen, so tritt die Spur 3 zwei Nanosekunden später zur Zeit 901 auf. Alle Spuren des Bytes Y sind bezüglich ihrer normalen Zeit um 900 Nanosekunden verzögert, so daß sie zur Zeit 904 auftreten. Alle Spuren des Bytes Z erscheinen zur normalen Zeit 905. Ein Programm, das die erfindungsgemäße Anordnung dazu veranlaßt, dieses Muster zu erzeugen und zu wiederholen, wird im allgemeinen folgende Form besitzen:

bo 971 015 309 8 25/1016

Tabelle V

OP : Reg (R)

CODE' Feld

000 00100

000 00111

OOO O1000

000 01001

000 01010

000 10011

000 10100

	010	(D)	(O)
7	011	001	Ol
8	010	Ol

(R)

001 00001

100 10000

000 00000

Ausgabe (Y) Feld

11101111

00010010 00000000

00010001 00000000

00000000

00000001

11111111

oooooooo

11111111 00000111

oooooooo Kommentar

Wählt Spur 3 des Abschnittes A für die Verzögerung aus programmiert die Verzögerungsschaltung dl für eine Verzögerung von 200 Nanosekunden programmiert die Verzögerungsschaltung d2 für eine Verzögerung von 100 Nanosekunden gibt an, daß keine Verzögerungsschaltungen miteinander verbunden sind
stellt den Bedingungszähler CCl auf 1

schreibt Spur 3 mit einer Verzögerung von 200 Nanosekunden

schreibt alle Spuren mit einer Verzögerung von 100 Nanosekunden

schreibt alle Spuren ohne Verzögerung

wiederholt die Muster 16mal [Verzweigung zur Instruktion

beendet das Program.

BO 971 015

309825/1016

Claims (1)

1. PATENTANSPRÜCHE

   Einrichtung zur Prüfung signalgesteuerter und signalverarbeitender elektronischer Geräte mit Signalen, die nicht den normalen Zeitbedingungen entsprechen, für die diese Geräte ausgelegt wurden, dadurch gekennzeichnet, daß ein Signalgeber für die Abgabe von Signalen mit den normalen Zeitbedingungen des zu prüfenden Gerätes und daß mehrere variable Verzögerungsglieder vorgesehen sind, die zwischen den Signalgeber und das zu prüfende Gerät geschaltet sind und die Signale mit den normalen Zeitbedingungen progressiv verzögern, bis diese außerhalb des normalen Arbeitsbereichs des zu prüfenden Gerätes liegen.

   Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Signalgeber Signale mit normalen Zeitbedingungen liefert und die variablen Verzögerungsglieder selektiv bestiirmte der normalen Signale verzögern.

   Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Signalgeber aus einer ausgewählten von mehreren externen Signalquellen und einem einzigen internen Signalgenerator besteht.

   Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der interne Signalgenerator aus einem Oszillator und einer Steuerschaltung zur Modifizierung der Ausgangssignale des Oszillators besteht.

   5. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Verzögerungsregister vorgesehen sind, die mit den variablen Verzögerungsgliedern für die Spezifizierung von Verzögerungswerten in Abhängigkeit von zu ihnen übertragenen Verzögerungswertsignalen verbunden sind, wobei die Verzögerungsregister die Verzögerungswertesignale von einem Verzögerungswertsignal-

   BO 971 015 309825/10 16

   generator empfangen.

   6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Verzögerungsv/ertsignale in dem Verzögerungsregister

   in mehrere Bereichsabschnitte eingeteilt sind, wobei diese Abschnitte progressiv kleinere Bereiche von Verzögerungswerten manifestieren.

   7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Verzögerungswertsignalgenerator aus einem Speicher
   besteht, der Manifestationsdaten enthält, die für die
   Verzögerungswerte indikativ sind.

   8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Manifestationsdaten in dem Speicher in einer Folge
   angeordnet sind und ein Zähler für den Zugriff zu den
   Manifestationsdaten in der genannten Folge im Speicher
   vorgesehen ist.

   9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß weitere Zähler und Vergleicher vorgesehen sind, die mit
   dem Speichef zusammenarbeiten, um die wiederholte Benutzung der gleichen Verzögerungswerte zu ermöglichen.

   10. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß ferner Torschaltungen für die Verbindung der Verzögerungsglieder und ein Verbindungsregister, das den Torschaltungen für die Speicherung von Signalen zugeordnet ist, die für die von den Torschaltungen hergestellten. Verbindungen indikativ sind und daß
   eine Anordnung, vorgesehen sind, die Signale von dem
   Speicher zu dem Verbindungsregister liefert, die diejenigen Verzögerungsglieder angeben, die verbunden werden sollen.

   11. Einrichtung nach einem oder mehreren der Ansprüche 1 bis bo 971 015 30 98 25/1016

   10, dadurch gekennzeichnet, daß eine Steuerung vorgesehen ist, die dem Speicher und dem Verbindungsregister für die Blockierung angegebener Verbindungen in Abhängigkeit von den im Speicher vorliegenden Signalen zugeordnet ist.

   12. Einrichtung nach einem oder mehreren der Ansprüche 1 bis

   11, gekennzeichnet durch einen Speicher zur Speicherung von Information, die als Signale abgerufen werden, die wiederum als Instruktionen mit zwei Feldern charakterisiert sind, durch eine variable Signalmodifizierungseinrichtung, die mit dem Speicher verbunden ist und Daten- und Steuereingänge sowie Datenausgänge aufweist und an ihrem Ausgang die am Eingang empfangenen Daten gemäß einer Information modifiziert, die an den Steuereingängen von dem Speicher empfangen wird, durch einen Instruktionsdecodierer, der mit dem Speicher verbunden ist und die Information, die er vom Speicher empfängt, interpretiert und durch eine Steuerung, die mit dem Instruktionsdecodierer und dem variablen Signalmodifizierer verbunden ist, um Information von dem einen Instruktionsfeld der gespeicherten Instruktionen zu der Steuerung des variablen Signalmodifizierers in Abhängigkeit von der Interpretationsinformation des anderen Feldes zu liefern.

   13. Verfahren zum Retrieb der Prüfeinrichtung nach einem oder mehreren der Ansprüche 1 bis 12, gekennzeichnet durch folgende Verfahrensschritte:

   - Es werden zunächst den normalen Zeitbedingungen entsprechende Signale innerhalb des normalen Arbeitsbereiches der zu prüfenden Einheit übertragen und

   - dann werden zunehmend verzögerte Signale zu der zu prüfenden Einrichtung übertragen, bis diese Signale außerhalb des normalen Arbeitsbereichs der zu prüfenden Einheit liegen.

   ^{B0 971} °¹⁵ 30 9825/1016

   14. Verfahren nach Anspruch 13, gekennzeichnet durch folgende Verfahrenssehritte:

   - Abgabe von den normalen Zeitbedingungen entsprechende Signale, .

   - Verzögerung der normalen Eingangssignale gemäß der angegebenen Verzögerungswerte, um am Ausgang verschlechterte Ausgangssignale zu bilden,

   - Übertragung der Verzögerungswertsignale und

   - Spezifizierung von Verzögerungswerten in Abhängigkeit von den übertragenen Verzögerungswertsignalen.·

   15. Verfahren nach Anspruch 13 und/oder 14, gekennzeichnet durch folgende Verfahrensschritte: _o

   - Abgabe von Taktsignalen,

   - Speicherung der Verzögerungswertsignal.e in den Verzögerungsregistern, .

   - Übertragung der. Verzögerungswerte zu den Registern, wodurch bestimmte Verzögerungsglieder angegeben werden,

   - Verzögerung der Taktsignale in Abhängigkeit von den Verzögerungswertsignalen,

   - Speicherung der Signale, die für die Verbindungen zwischen den Verzögerungsgliedern indikativ.sind und

   - Abgabe von Signalen, die diejenigen Verzögerungsglieder angeben, die zu verbinden sind.

   16. Verfahren nach Anspruch 15, gekennzeichnet durch folgenden weiteren Verfahrensschritt:

   - Blockierung von angegebenen Verbindungen in Abhängigkeit von Blockiersignalen.

   17. Verfahren nach einem oder mehreren der Arisprüche 13 bis 16, gekennzeichnet durch folgende weitere Verfahrensschritte :

   - Eingabe von Instruktionen mit jeweils zwei Feldern in einen Speicher,

   - Modifizierung von Eingangsdatensignalen in einem

   bo 971 015 30 9 825 / 1 01 S

   Signalinodifizierer in Abhängigkeit von Steuerinformation aus dem genannten Speicher, Interpretation der Information, die von dem genannten Speicher empfangen v/ird und Abgabe von Information von einen der Instruktionsfeider in dem Speicher an den genannten Signalmodifizierer in Abhängigkeit von der Interpretationsinformation des anderen Feldes.

   309825/ 1016

   Leerseite