JPH098796A

JPH098796A - データ転送装置

Info

Publication number: JPH098796A
Application number: JP14997795A
Authority: JP
Inventors: Akira Tanaka; 彰田中; Toshio Doi; 俊雄土井; Kenichi Ishibashi; 賢一石橋; Takehisa Hayashi; 林　　剛久; Akira Yamagiwa; 明山際
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-06-16
Filing date: 1995-06-16
Publication date: 1997-01-10
Also published as: US5794020A

Abstract

(57)【要約】（修正有）【目的】送受信装置が同じクロックに同期したデータ転
送装置において、クロックサイクルの損失なく受信装置
内部クロックへ同期化させる。【構成】可変遅延回路１は受信データを遅延させ、デー
タ不確定時間検出部１１８へ出力する。ラッチＬ０およ
びＬ２はそれぞれ可変遅延回路５０３および５０４によ
り、ラッチＬ１のラッチタイミングの前後等間隔にラッ
チタイミングを有する。調整時には、両可変遅延回路の
遅延量を転送周期に比べ十分小さい値に固定し、可変遅
延回路１の遅延量を増加させ、判定回路７が受信データ
の前縁を検出し、次に両可変遅延回路の遅延量を互いに
同じ値に維持しつつ順次増加させ受信データの後縁を検
出する。このときラッチＬ１のラッチタイミングはマー
ジン最大の最適点となる。通常動作時には、判定回路が
最適点からのずれを検出し可変遅延回路の遅延量を微調
整して、受信データのラッチタイミングを最適点に維持
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータあるいは通
信機器等に用いられる同期式のデータ転送装置に係り、
転送周波数を高め高スループットかつ低レイテンシなデ
ータ転送を可能とするデータ転送装置に関するものであ
る。

【０００２】

【従来の技術】コンピュータを構成するＬＳＩ間データ
転送、あるいはコンピュータ間のデータ転送等の分野で
は、送信側と受信側の入出力装置が同一の周波数を持つ
クロックで動作する同期式データ転送が広く用いられて
いる。この理由は、同期式データ転送は送信側の入出力
装置（以下、送信装置と呼ぶ）がデータを送信する速度
と等しい速度で、すなわち無駄な待ち時間を発生するこ
となく受信側の入出力装置（以下、受信装置と呼ぶ）が
データを取り込むので、非同期式データ転送に比べ転送
効率が高く高速データ転送に有利なためである。このよ
うなコンピュータシステム等の性能を向上するために
は、同期式データ転送における転送周波数の向上とレイ
テンシの低減が重要な課題となる。

【０００３】同期式データ転送では、受信データの取り
込みは受信装置の内部クロックに同期して受信データを
ラッチすることにより行う。受信データを正しく取り込
むためには、この受信ラッチのラッチタイミングの前後
にセットアップ時間およびホールド時間を保証したタイ
ミングで、受信データがハイレベルまたはローレベルの
いずれかの論理値に対応する電位レベルに確定している
ことが必要である。しかし、受信データがラッチに届く
タイミングは伝送線路の長さや動作温度など様々な要因
による伝搬遅延時間ばらつきに依存するため、従来は転
送周波数を高くすることが著しく困難であるという問題
があった。

【０００４】この問題の解決方法の１つとして、ソース
同期転送方式がある。ソース同期転送方式では、送信装
置はデータと並べてクロックを送信し受信装置はこのク
ロックにより受信データをラッチすることを特徴とす
る。例えば、インターナショナル・ソリッドステート・
サーキット・コンファレンス９４ＦＡ１８．４
「フェーズトレラント・３．８ギガバイト／秒データ
コミュニケーション・ルータ・フォー・マルチプロセッ
サ・スーパーコンピュータ・バックプレーン」（Ｉｎｔ
ｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉ
ｒｃｕｉｔＣｏｎｆｅｒｅｎｃｅ９４ＦＡ１
８．４「ＡＰｈａｓｅ−Ｔｏｌｅｒａｎｔ３．８ＧＢ
／ｓＤａｔａ−ＣｏｍｍｕｎｉｃａｔｉｏｎＲｏｕ
ｔｅｒｆｏｒａＭｕｌｔｉｐｒｏｃｅｓｓｏｒ
ＳｕｐｅｒｃｏｍｐｕｔｅｒＢａｃｋｐｌａｎｅ」）
において発表されたＤＬＬ（ＤｅｌａｙＬｏｃｋＬ
ｏｏｐ）方式は、ソース同期転送方式を用いて高速デー
タ転送を実現することを目的としている。しかしこのＤ
ＬＬ方式は、一旦併送されたクロックに同期してラッチ
した受信データを、改めて受信装置内部のクロックに同
期させるために多段のラッチを通過させる必要であり、
この多段ラッチに要する時間だけデータ転送に要する全
時間すなわちレイテンシが増大してしまうという欠点が
ある。プロセッサと主記憶間のデータ転送等においては
レイテンシ増大がシステムの性能を著しく低下させるの
で、多段ラッチが必要なＤＬＬ方式ではシステムの性能
向上を十分に達成できないと考えられる。

【０００５】一方、特開平４−２９３３３２「ビット位
相同期回路」は、ラッチのセットアップ時間およびホー
ルド時間を保証するために、可変遅延手段によって受信
データがラッチに届くタイミングを調整することを特徴
とし、多段ラッチを必要としないためレイテンシが小さ
いという点において、上記ＤＬＬ方式より優れている。

【０００６】

【発明が解決しようとする課題】上記のビット位相同期
回路によるデータ転送装置には、次の２つの問題点があ
る。

【０００７】第１に、受信データが受信ラッチに対して
単純にセットアップ時間およびホールド時間を保証して
いるか否かのみ検出するため、受信データのラッチタイ
ミングをマージンが最大となるタイミングに合わせるこ
とができず、ラッチタイミングが受信データの周期の前
縁付近あるいは後縁付近のいずれか一方に寄ってしまう
可能性が高い。一般にデータ転送装置では、時間の経過
につれ温度変化や電源電圧変動等によりデータの伝搬遅
延時間が変動するため、データを受信するタイミングは
動作中に少しずつ変化し続ける。このため、ビット位相
同期回路はラッチタイミングの再調整が頻発して動作が
不安定になりやすく、転送周波数を高めることが困難と
なる。

【０００８】第２に、各ビットに対して可変遅延手段や
受信データの位相検出手段を設ける必要があるため、コ
ンピュータのプロセッサと主記憶間等のようにビット幅
の大きな並列データ転送装置では、回路規模が大きくな
る。

【０００９】ビット位相同期回路に対し前述のＤＬＬ方
式は、受信データをラッチするタイミングのマージンを
拡大することに主眼を置いている。ＤＬＬ方式では送信
装置からデータとクロックを並べて送信し、受信装置は
受信データの周期の前縁と後縁のほぼ中央のタイミング
でラッチできるように受信したクロックを可変遅延手段
により遅延させ、その遅延量をフィードバック制御す
る。これにより、少なくとも転送周波数があまり高くな
い場合には上記第１の問題点はいくらか解決されると考
えられる。しかし転送周波数を高くした場合、転送デー
タ信号には送受信装置間のコネクタ等による反射ノイズ
をはじめとする種々のノイズが重畳し波形が歪むため、
データを受信するタイミングは大きく変動し、受信デー
タの周期の中央のタイミングでは正しくデータを取り込
むことができない場合が生ずる。この様な場合を考慮す
ると、ＤＬＬ方式による転送速度の高速化には限界があ
ると考えられる。

【００１０】本発明の解決すべき課題は、従来方式のデ
ータ転送装置に係る以上述べた問題点である。

【００１１】本発明はこれらの課題を解決し、転送周波
数を高くした場合においてもマージンが最大となるタイ
ミングで受信データを確実に取り込むことができ、小さ
い回路規模で実現可能な、高スループットかつ低レイテ
ンシなデータ転送装置を実現する。

【００１２】

【課題を解決するための手段】本発明に係るデータ転送
装置は、以上のような課題を解決するために次の構成を
もつ。

【００１３】送信装置と、受信装置と、上記送信装置と
上記受信装置を接続する手段と、上記送信装置と上記受
信装置に調整動作または通常動作のいずれかを選択する
信号を出力する動作状態制御手段と、上記送信装置と上
記受信装置にクロックを供給するクロック発生手段から
成り、上記送信装置に供給されたクロックに同期してデ
ータを送信する同期送信手段を備え、上記受信装置に、
上記データを受信し遅延させる第１の可変遅延手段と、
上記第１の可変遅延手段の出力を入力し上記第１の可変
遅延手段の遅延量を調整しクロックに同期した受信デー
タを出力するデータ不確定時間検出手段を備え、上記デ
ータ不確定時間検出手段は、上記第１の可変遅延手段の
出力を遅延させる第２の可変遅延手段と、上記第２の可
変遅延手段の出力を遅延させる第３の可変遅延手段と、
上記第２の可変遅延手段の出力をクロックに同期して取
り込み上記受信データとして出力する受信データ取り込
み手段と、上記受信データ取り込み手段がデータを取り
込むタイミングの前後の上記第２および第３の可変遅延
手段の遅延量により設定する時間内に、取り込むデータ
の論理値が不確定な時間があるか否かを判定し上記第１
〜第３の可変遅延手段の遅延量を調整するタイミング判
定手段から成る。

【００１４】さらに、並列データ転送において転送デー
タのビット間スキューが周期に比べて十分小さい場合、
回路規模を小さくするために上記データ不確定時間検出
手段を特定のビットにのみ設ける。

【００１５】

【作用】本発明によるデータ転送装置は、調整動作と通
常動作という２つの動作状態を有し、いずれの動作状態
においても上記クロック発生手段が供給するクロックに
同期して転送データを送受信する。少なくとも装置の立
ち上げ時に行う調整動作時には、送信装置はクロックに
同期して調整用データを送信し、受信装置はこの調整用
データを受信し上記第１〜第３の可変遅延手段の遅延量
を設定する。一方通常動作時には、送信装置は任意の転
送データを送信し、受信装置はこの任意の転送データを
受信する。

【００１６】主に上記タイミング判定手段は、最適なタ
イミングで受信データを取り込むことができるように上
記第１の可変遅延手段の遅延量を調整し、この最適なタ
イミングに対する受信データの前縁および後縁を監視す
ことができるようにそれぞれ上記第２および第３の可変
遅延手段の遅延量を調整する。例えば、受信データの前
縁と後縁の中央に取り込みのタイミングマージンが最大
となる最適タイミングがある場合には、調整動作時にま
ず上記第１の可変遅延手段の遅延量を設定し、次に上記
第２および第３の可変遅延手段の遅延量を互いに等しい
値としながら各々受信データの前縁および後縁を監視す
るよう設定し、通常動作時には動作温度の変化等により
少しずつ変動するデータの受信タイミングに追従するよ
う上記第１の可変遅延手段の遅延量を微調整する。ま
た、受信データ取り込み手段としてセットアップ時間と
ホールド時間が著しく異なる様なラッチを用いる場合等
には、上記第２および第３の可変遅延手段の遅延量を互
いに等しい値とは異なる最適値に設定し最適なタイミン
グを得ることが可能である。さらに受信データの波形歪
み等に対応し、通常動作中に上記第２および第３の可変
遅延手段の遅延量を微調整することも可能である。

【００１７】並列データ転送において、特定ビットにの
み上記データ不確定時間検出手段を設ける場合には、上
記特定ビットに関する上記データ不確定時間検出手段
が、上記特定ビットおよび上記データ不確定時間検出手
段を設けない他のビットに関する上記の設定と微調整を
行う。

【００１８】

【実施例】以下、本発明の実施例を説明する。

【００１９】実施例１図１は、本発明によるデータ転送装置の実施例１を示す
図である。図１において、１は可変遅延回路、２は遅延
制御回路、５および６は排他的論理和回路、７は判定回
路、１１６は入力バッファ回路、１１７はデータ遅延調
整部、１１８はデータ不確定時間検出部、１３０は同期
受信データ出力線路、１３２は受信装置内部クロック分
配線路、１３４は受信装置制御信号伝送線路、１３６は
データ遅延調整制御信号伝送線路、１３８はデータ不確
定時間検出時間制御信号伝送線路、１３９は遅延量制御
信号伝送線路、５０２は遅延制御回路、５０３および５
０４は可変遅延回路、Ｌ０、Ｌ１およびＬ２はラッチで
ある。

【００２０】図２は、実施例１によるデータ転送装置の
全体構成を示す図である。図２において、１０１は送信
装置、１０２は受信装置、１０３は基準クロック発生
部、１０４は制御部、１０５はデータ転送線路、１１０
は調整データ生成部、１１１は送信データ生成部、１１
２は送信データ選択セレクタ、１１４はラッチ、１１５
は出力バッファ回路、１２０は受信側内部論理、１３１
は送信装置内部クロック分配線路、１３３は送信装置制
御信号伝送線路である。

【００２１】図２において、本発明によるデータ転送装
置は基準クロック発生部１０３から供給されるクロック
に同期して動作するが、一般に送信装置内部クロック分
配線路１３１と受信装置内部クロック分配線路１３２の
伝搬遅延時間は同一とはならないため、送信装置１０１
と受信装置１０２の内部クロックの位相は異なってい
る。また、本データ転送装置は調整動作と通常動作の２
つの動作状態を有し、制御部１０４が供給する動作状態
制御信号により動作状態を切り換える。調整動作時に
は、送信装置１０１はラッチ１１４によって送信装置内
部クロックに同期した所定の調整データを送信し、通常
動作時には同様に任意のデータ送信する。送信されたデ
ータはデータ転送線路１０５を介して受信装置１０２に
転送する。

【００２２】図３に、従来の技術として特開平４−２９
３３３２に記載のビット位相同期回路による受信装置の
主要部の構成を示す。図３において、３および４は固定
遅延回路である。

【００２３】図３の従来技術による受信装置は、入力バ
ッファ回路１１６によりデータを受信し、データ遅延調
整部１１７により受信データが不確定となるタイミング
がラッチＬ１のセットアップ時間もしくはホールド時間
と重ならないように受信データを遅延し、ラッチＬ１に
より受信装置内部クロック分配線路１３２から供給され
る内部クロックに同期化する。ラッチＬ０およびＬ２は
ラッチＬ１のラッチタイミングに対してそれぞれ直前お
よび直後のタイミングでラッチし、これら３つのラッチ
出力を比較することにより受信データが不確定となるタ
イミングがＬ１のセットアップ時間もしくはホールド時
間と重なることを検出し、検出結果に基づいてデータ遅
延調整部１１７の遅延量を制御する。

【００２４】この従来技術では、ラッチタイミングが受
信データの前縁あるいは後縁のいずれか一方にあること
しか検出できないため、ラッチタイミングを受信データ
の最適点に合わせることができず、ラッチＬ１の動作マ
ージンが小さいため動作が不安定となりやすいという問
題がある。また、並列データ転送に用いる場合、全ビッ
トにデータ遅延調整部１１７、ラッチＬ０およびＬ２、
判定回路７等を設ける必要があるため、回路規模が莫大
となるという問題もある。

【００２５】図１において受信装置１０２は、基準クロ
ック発生部１０３が供給する受信装置内部クロックへ受
信データを同期化する。調整動作時には、データ不確定
時間検出部１１８はラッチＬ１が最適点で受信データを
ラッチできるように、データ遅延調整部１１７の遅延量
と遅延回路５０３および５０４の遅延量を設定する。通
常動作時には温度変化等により受信データの受信タイミ
ングが変化しても、常時データ遅延調整部１１７の遅延
量を微調整することにより、ラッチＬ１のラッチタイミ
ングを最適点に維持する。以下では順に、受信データの
不確定時間検出方法、調整動作時および通常動作時の調
整動作について述べる。

【００２６】図４は、データ不確定時間検出部１１８が
受信データの不確定時間を検出する原理を示している。
図４において、ｔＳＥＴＵＰとｔＨＯＬＤはラッチＬ
０、Ｌ１およびＬ２のそれぞれセットアップ時間とホー
ルド時間であり、セットアップ時間からホールド時間の
時間内に受信データの論理値が不確定となるとラッチは
正しい値を取り込めなくなるので、ラッチＬ１がそのよ
うな状況に陥らないようにしなければならない。

【００２７】図１において、ラッチＬ１は受信データの
値を取り込み同期化する。それに対し、ラッチＬ０はラ
ッチＬ１より遅延回路５０３の遅延量だけ前のタイミン
グで受信データをラッチし、ラッチＬ２はラッチＬ１よ
り遅延回路５０４の遅延量だけ後のタイミングで受信デ
ータをラッチする。図４に示すように、受信データが適
正な位相にあるときには、ラッチＬ０、Ｌ１およびＬ２
はすべて同じレベルを出力するので排他的論理和回路５
および６の出力はともに“Ｌ”レベルとなる。受信デー
タの位相が内部クロックに対して後方にずれたときに
は、ラッチＬ１およびＬ２の出力レベルが互いに異なる
ため排他的論理和回路６の出力は“Ｈ”レベルとなる。
逆に受信データの位相が内部クロックに対して前方にず
れたときには、ラッチＬ０およびＬ１の出力レベルが互
いに異なるため排他的論理和回路５の出力は“Ｈ”レベ
ルとなる。従って例えば、遅延回路５０３および５０４
の遅延量が受信データの周期に比べて十分小さい場合に
は、判定回路７は排他的論理和回路５および６の出力か
らラッチＬ１のラッチタイミングが受信データの前縁あ
るいは後縁付近にあることが検出できる。

【００２８】図５は、実施例１における調整動作の調整
手順の例を示す図であり、また図６は、図５の調整手順
による動作波形の例を示す図である。図５において、ｉ
は可変遅延回路１の遅延段数、ｊは可変遅延回路５０３
および５０４の遅延段数、ｔＤ０（ｉ）は遅延段数ｉの
ときの可変遅延回路１の遅延量、ｔＤ１（ｊ）は遅延段
数ｊのときの可変遅延回路５０３および５０４の遅延
量、ｔＤＲＩＦＴは動作中の温度変化等による受信デー
タの位相変化の最大値である。

【００２９】図５に示すように調整動作開始時には、可
変遅延回路１の遅延量の初期値ｔＤ０（ｉｓ）には、ｉ
＝ｉｓで調整動作を終了しても温度変化等による受信デ
ータの位相変化に対応できるように、予想される位相変
化の最大値ｔＤＲＩＦＴを設定し、一方可変遅延回路５
０３および５０４の遅延量は互いに同じ値ｔＤ１（ｊ）
とし、上述のようにラッチＬ１のラッチタイミングが受
信データの前縁あるいは後縁付近であることを検出する
ため、初期値ｔＤ１（０）として受信データの周期より
十分に小さい値を設定する。調整動作を開始すると、例
えば、送信回路１０１から予め長周期間一定とした後１
周期間だけ異なる値とする等と設定した所定の調整デー
タを送信し、受信装置１０２はこの調整データを受信し
そのデータ不確定時間を検出するまでｔＤ０（ｉ）を順
次増加していく。データ不確定時間を検出したときラッ
チＬ１のラッチタイミングは受信データの後縁にある。
ここからさらにｔＤ０（ｉ）を増加していくと、再びラ
ッチＬ１のラッチタイミングはデータ不確定時間ではな
くなる。このときラッチＬ０のラッチタイミングは受信
データの前縁にあり、ｔＤ０（ｉ）をこのときの値ｔＤ
０（ｉｅ）に固定する。次に、データ不確定時間を検出
するまでｔＤ１（ｊ）を順次増加していく。データ不確
定時間を検出したときラッチＬ２のラッチタイミングは
受信データの後縁にあり、ｔＤ１（ｊ）をこのときの値
ｔＤ１（ｊｅ）に固定する。この状態では、ラッチＬ０
のラッチタイミングは受信データの前縁にあり、ラッチ
Ｌ２のラッチタイミングは受信データの後縁にあるの
で、ラッチＬ１のラッチタイミングは両者の中央のタイ
ミング即ち受信データのラッチ可能な時間内（ウィンド
ウ）の中央（最適点）となり、マージンは最大である。
これで調整動作を終了し、通常動作を開始する。

【００３０】以上の調整動作時における動作波形を図６
に示す。図６に示すように、調整動作終了時には、ラッ
チＬ１は受信データをウィンドウの中央でラッチし受信
装置内部クロックに同期化する。

【００３１】通常動作時には、当初可変遅延回路５０３
および５０４の遅延量ｔＤ１（ｊｅ）は調整動作時に設
定した値を保持しているので、温度変化等により受信デ
ータの位相がずれると排他的論理和回路５および６のう
ち一方の出力が“Ｈ”レベルとなる。判定回路７はこの
出力に基づいて、可変遅延回路１の遅延量ｔＤ０（ｉ）
を調整し、再びラッチＬ１のラッチタイミングが受信デ
ータの最適点に合うようにする。

【００３２】以上述べたような構成および動作により、
本発明による実施例１には次に述べるような効果があ
る。

【００３３】（１）調整動作中に受信データの前縁と後
縁の両方を同時に検出し、両者の中央のタイミングをラ
ッチタイミングとすることにより、動作マージンが最大
となるタイミング（最適点）にラッチタイミングを設定
できる。

【００３４】（２）通常動作中には最適点からのずれを
検出し可変遅延回路１の遅延量を微調整するので、温度
変化等により受信データの伝搬遅延時間が変動する場合
にも常にラッチタイミングを最適点に維持し、安定した
動作が可能である。

【００３５】（３）多段のラッチを用いることなく内部
クロックへ同期化するので、同期化にともないレイテン
シが増加しない。

【００３６】以上、取り込みタイミングの最適点が受信
データの前縁と後縁の中央にある場合を例にとって述べ
たが、例えば、最適点が中央からずれる場合等には、可
変遅延回路５０３および５０４の遅延量を互いに異なる
最適値としたり、あるいは通常動作中に波形がノイズ等
により歪み変形していく場合にはこれらの遅延量を微調
整する等により、上記と同様の効果を得ることが可能な
ことは明らかである。実施例２図７は、本発明によるデータ転送装置の実施例２を示す
図である。図７において、８はクロック選択制御回路、
９はクロック選択セレクタ、１０はクロック反転回路、
１１９はラッチクロック生成部、１３５はラッチクロッ
ク分配線路、Ｌ３はラッチ、ＣＫ０は受信装置内部クロ
ック、ＣＫ１はＣＫ０の半周期遅れクロックである。

【００３７】ラッチクロック生成部１１９は、受信装置
内部クロック分配線路１３２から供給される内部クロッ
ク（第１のクロック）と所定の位相関係を有するラッチ
クロック（第２のクロック）をラッチクロック分配線路
１３５へ出力する。受信装置１０２は受信データをまず
ラッチＬ１によりラッチクロックに同期化し、次にラッ
チＬ３により受信装置内部クロックへ同期化する。デー
タ不確定時間検出部１１８は、マージンが最大となる最
適点で受信データをラッチできるように、データ遅延調
整部１１７の遅延量とラッチクロックの位相を設定す
る。調整動作時に受信装置１０２はこれらの制御に関す
る情報を設定し、通常動作時には常時データ遅延調整部
１１７の遅延量を微調整することにより温度変化等によ
り、ラッチのセットアップ時間内およびホールド時間内
で受信データが不確定とならないようにラッチタイミン
グを維持する。

【００３８】図７において、ラッチクロック生成部１１
９は内部クロック１３２を入力し、クロック選択セレク
タ９によりこの内部クロックＣＫ０と半周期遅れクロッ
クＣＫ１のいずれか一方を選択し、ラッチクロック１３
５を出力する。クロック選択制御回路８は、判定回路７
のデータ不確定時間検出結果に基づいてクロック選択セ
レクタ９の選択するクロックと切り換えタイミングを制
御する。また、受信データが不確定となる時間を正確に
検出するために、固定遅延回路３および４の遅延量は、
転送周期に比べ十分に小さい値とする。以下では、調整
動作および通常動作時について順に述べる。

【００３９】図８は、実施例１における調整動作の調整
手順の例を示す図であり、また図９は図８の調整手順を
行うときの動作波形の例を示す図である。図９におい
て、ｍおよびｎは送信装置のラッチ１１４から受信装置
間のラッチＬ１までの伝搬遅延時間が、それぞれ最小お
よび最大のビットを示す添字である。

【００４０】図８に示すように、調整動作時には、受信
装置１０２は送信装置１０１が送信した調整用データを
受信し、ＣＫ０あるいはＣＫ１のいずれかに同期したラ
ッチＬ１のラッチタイミングが受信データの不確定時間
となるまで、可変遅延回路１の遅延量を増加していく。
このとき、例えばＣＫ０に同期してラッチしているとき
にラッチタイミングが受信データの不確定時間となった
場合には、半周期遅れの位相を有するＣＫ１に同期した
ラッチタイミングが受信データのほぼ中央となるので、
ラッチクロックとしてＣＫ１を選択するとより最適点に
近いタイミングでラッチできる。

【００４１】次に、この調整手順に関して図９の動作波
形により述べる。例として、調整開始時にビットｍおよ
びビットｎが図４（１）に示すような位相の場合を考え
る。図４では、本発明による受信装置１０２を使用せず
そのままＣＫ０のタイミングでＬ１でラッチしようした
場合、ビットｍはＬ１のセットアップ時間、ホールド時
間を保証できないので正しい値を出力できない可能性が
あり、またビットｎはビットｍより１周期遅れてしまう
可能性がある。本発明では、図８において述べたよう
に、可変遅延回路１の遅延量を増加していき受信データ
の不確定時間を検出したとき、検出時と異なる方の位相
のクロックをラッチクロック分配線路１３５に設定し、
データの中央でラッチする。続いて図４（２）に示すよ
うに、ラッチＬ３により内部クロック（ＣＫ０）へ同期
化する。

【００４２】一方通常動作時には、判定回路７の不確定
時間検出結果に基づいて常に可変遅延回路１の遅延量を
微調整することにより、動作温度変化等にともなう位相
変動を吸収する。

【００４３】以上述べたような構成および動作により、
本発明による実施例２には、互いに半周期ずれた２相の
クロックから一方をラッチクロックとして選択可能なた
め可変遅延回路１は半周期の範囲で遅延できればよいの
で、比較的大きな回路規模を占める可変遅延回路１の遅
延範囲が従来の技術に比べ約半分で済み、回路規模を小
さくできるという効果がある。さらに、ラッチクロック
の相数を２より大きく備え、ラッチＬ１のラッチタイミ
ングが受信データの不確定時間と重なったときこのラッ
チクロックと半周期ずれたクロックをラッチクロックと
して選択するよう構成することにより、可変遅延回路１
の可変範囲を更に小さくすることも可能である。

【００４４】実施例３図１０は、本発明によるデータ転送装置の実施例１およ
び実施例２の効果を合わせ持つように構成した実施例３
を示す図である。

【００４５】調整動作時において、調整動作開始時の初
期設定は実施例１および実施例２の場合と同様に、可変
遅延回路１の遅延量ｔＤ０には予想される温度変化等に
よる受信データの位相変化分の値、可変遅延回路５０３
および５０４の遅延量ｔＤ１には転送周期に比べ十分に
小さい値、ラッチＬ１のクロックにはＣＫ０を選択す
る。ｔＤ０を順次増加させる度にＣＫ０とＣＫ１を切り
換えていき、ＣＫ０およびＣＫ１のどちらかが先にラッ
チＬ０のラッチタイミングを受信データの前縁としたと
き、そのラッチクロックと可変遅延回路１の遅延量ｔＤ
０を保持する。次に、実施例１と同様に、ラッチＬ２の
ラッチタイミングが受信データの後縁となるまでｔＤ１
を順次増加させ保持する。これで調整動作を終了し、通
常動作を開始する。

【００４６】以上述べたような構成および動作により、
実施例１および実施例２の両方の効果を合わせ持つこと
ができ、動作中常に受信データのラッチタイミングを最
適点に維持することが可能な上、比較的大きな回路規模
を占める可変遅延回路１の遅延範囲が実施例１や従来の
技術に比べ約半分で済み、回路規模が小さくできるとい
う効果がある。また、受信データをラッチするクロック
を基準クロック発生部１０３が供給するクロックと所定
の位相関係を有するクロックＣＫｎ（ｎ＝０、１、…）
の中から選択するように構成することにより、ラッチタ
イミングの調整に要する可変遅延回路１の遅延範囲をよ
り小さく抑え、回路規模を小さくすることが可能とな
る。

【００４７】実施例４図１１は、本発明によるデータ転送装置の実施例４の構
成１を示す図であり、実施例１をもとに構成した並列デ
ータ受信装置１０２である。図１１において、ａ、ｂ、
ｃは各ビットを示す添字、ｒは参照ビットを示す添字で
ある。

【００４８】並列データ転送において、並列データのう
ち同一ＬＳＩ、同一コネクタもしくは同一パッケージボ
ードに実装されたようなビット間では、送信ラッチ１１
４から受信ラッチＬ１までの伝搬遅延時間のビット間ス
キューがデータの転送周期に比べて十分小さいので、全
てのビットについて受信データの不確定時間を検出する
必要はない。そこで、図１１に示すような構成により、
それらのうち１ビットについてデータの不確定時間検出
を行い、他ビットについても一様に制御すればよい。

【００４９】図１１において、ビットｒが受信データの
不確定時間を検出するため参照するビットであり、その
検出結果に基づいて、ビットｒのデータ遅延調整部１１
７ｒのみならず、他のビットａからビットｃのデータ遅
延調整部１１７ａから１１７ｃおよび可変遅延回路５０
３ａから５０３ｃの遅延量を実施例１と同様に制御する
ので、ビットａからビットｃについては、排他的論理和
回路５および６、判定回路７、可変遅延回路５０４およ
びラッチＬ０、Ｌ２等は必要ないので、その分受信装置
１０２の回路規模が小さくできる。

【００５０】図１２は、実施例２をもとに構成した実施
例４の構成２を示す図である。図１２において、ビット
ｒの検出結果に基づいて、実施例２と同様にデータ遅延
調整部１１７ａから１１７ｃの遅延量およびラッチクロ
ックの位相を制御する。また図１３は、実施例３をもと
に構成した実施例４の構成３を示す図である。図１３に
おいて、ビットｒの検出結果に基づいて、実施例３と同
様にデータ遅延調整部１１７ａから１１７ｃの遅延量お
よびラッチクロックの位相を制御する。構成２および構
成３では、構成１と同様にデータ不確定時間検出部１１
８等の数が少なくて済むため、その分受信装置１０２の
回路規模が小さくできる。

【００５１】以上述べたような構成および動作により本
発明による実施例４には、並列データ転送においてビッ
ト間スキューが転送周期に比べて十分小さい複数ビット
を組とし、その組ごとに特定のデータにのみデータ不確
定時間検出部１１８を設け、この検出結果に基づいてデ
ータ不確定時間検出部１１８を設けない他のビットを含
めた組内の全ビットに関するラッチタイミングの設定と
制御を行うことにより、最適点の検出に要するデータ不
確定時間検出部１１８の数を大幅に減らし、装置全体の
回路規模を大幅に小さくすることが可能となるという効
果がある。

【００５２】

【発明の効果】本発明によるデータ転送装置は、送信装
置１０１と受信装置１０２の間で同一の基準クロック発
生部１０３が供給するクロックに同期してデータ転送を
行う同期式データ転送装置において、転送周波数の向上
により高スループットかつ低レイテンシなデータ転送を
小規模な回路で実現するという効果がある。また、以上
本発明について２値論理のデータ転送装置を例として説
明したが、本発明が多値論理のデータ転送装置にも同様
の効果があることは明らかである。

【図面の簡単な説明】

【図１】実施例１を示すブロック図である。

【図２】実施例１によるデータ転送装置の全体構成を示
すブロック図である。

【図３】従来技術によるデータ転送装置の受信装置の主
要部を示すブロック図である。

【図４】データ不確定時間検出部１１８が受信データの
不確定時間を検出する原理を示すタイミング図である。

【図５】実施例１における調整動作の調整手順の例を示
す流れ図である。

【図６】図５の調整手順による動作波形の例を示すタイ
ミング図である。

【図７】実施例２を示すブロック図である。

【図８】実施例２における調整動作の調整手順の例を示
す流れ図である。

【図９】図８の調整手順による動作波形の例を示す波形
図である。

【図１０】実施例３を示すブロック図である。

【図１１】実施例４の構成１を示すブロック図である。

【図１２】実施例４の構成２を示すブロック図である。

【図１３】実施例４の構成３を示すブロック図である。

【符号の説明】

Ｌ０，Ｌ１，Ｌ２，Ｌ３…ラッチ、ＣＫ０…受信装置内
部クロック、ＣＫ１…ＣＫ０の半周期遅れクロック、ｍ
…送受信装置間伝搬遅延時間が最小のビットを示す添
字、ｎ…送受信装置間伝搬遅延時間が最大のビットを示
す添字、ｉ…可変遅延回路１の遅延段数、ｊ…可変遅延
回路５０３および５０４の遅延段数、ｔＤ０（ｉ）…遅
延段数ｉのときの可変遅延回路１の遅延量、ｔＤ１
（ｊ）…遅延段数ｊのときの可変遅延回路５０３および
５０４の遅延量、ｔＤＲＩＦＴ…動作中の温度変化等に
よる受信データの位相変化、ｔＳＥＴＵＰ…ラッチのセ
ットアップ時間、ｔＨＯＬＤ…ラッチのホールド時間、
ａ，ｂ，ｃ…ビットａ，ビットｂおよびビットｃを示す
添字、ｒ…参照ビットを示す添字、１…可変遅延回路、
２…遅延制御回路、３，４…固定遅延回路、５，６…排
他的論理和回路、７…判定回路、８…クロック選択制御
回路、９…クロック選択セレクタ、１０…クロック反転
回路、１０１…送信装置、１０２…受信装置、１０３…
基準クロック発生部、１０４…制御部、１０５…データ
転送線路、１１０…調整データ生成部、１１１…送信デ
ータ生成部、１１２…送信データ選択セレクタ、１１４
…ラッチ、１１５…出力バッファ回路、１１６…入力バ
ッファ回路、１１７…データ遅延調整部、１１８…デー
タ不確定時間検出部、１１９…ラッチクロック生成部、
１２０…受信側内部論理、１３０…同期受信データ出力
線路、１３１…送信装置内部クロック分配線路、１３２
…受信装置内部クロック分配線路、１３３…送信装置制
御信号伝送線路、１３４…受信装置制御信号伝送線路、
１３５…ラッチクロック分配線路、１３６…データ遅延
調整制御信号伝送線路、１３８…データ不確定時間検出
時間制御信号伝送線路、１３９…遅延量制御信号伝送線
路、５０２…遅延制御回路、５０３、５０４…可変遅延
回路。

フロントページの続き (72)発明者林剛久東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者山際明神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内

Claims

【特許請求の範囲】

【請求項１】送信装置と、受信装置と、上記送信装置と
上記受信装置を接続する手段と、上記送信装置と上記受
信装置に調整動作または通常動作のいずれかを選択する
信号を出力する動作状態制御手段と、上記送信装置と上
記受信装置にクロックを供給するクロック発生手段と、
上記送信装置に供給されたクロックに同期してデータを
送信する同期送信手段を有し、上記受信装置に、上記データを受信し遅延させる第１の
可変遅延手段と、上記第１の可変遅延手段の出力を入力
し上記第１の可変遅延手段の遅延量を調整しクロックに
同期した受信データを出力するデータ不確定時間検出手
段を備え、上記データ不確定時間検出手段に、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記第２の可変遅延手段の出力をクロックに同期
して取り込み上記受信データとして出力する受信データ
取り込み手段と、上記受信データ取り込み手段がデータ
を取り込むタイミングの前後の上記第２および第３の可
変遅延手段の遅延量により設定する時間内に、取り込む
データの論理値が不確定な時間があるか否かを判定し上
記第１〜第３の可変遅延手段の遅延量を調整するタイミ
ング判定手段を備えることを特徴とするデータ転送装
置。
【請求項２】調整動作時に上記送信装置は特定のデータ
を送信し、上記受信装置では上記第１乃至第３の可変遅
延手段の遅延量を調整する制御情報を設定し保持するこ
とを特徴とする請求項１記載のデータ転送装置。
【請求項３】通常動作時に任意のデータを転送しなが
ら、上記受信装置では上記第１乃至第３の可変遅延手段
のいずれかの遅延量を調整することを特徴とする請求項
１記載のデータ転送装置。
【請求項４】送信装置と、受信装置と、上記送信装置と
上記受信装置を接続する手段と、上記送信装置と上記受
信装置に調整動作または通常動作のいずれかを選択する
信号を出力する動作状態制御手段と、上記送信装置と上
記受信装置にクロックを供給するクロック発生手段と、
上記送信装置に供給されたクロックに同期してデータを
送信する同期送信手段を有し、上記受信装置は、上記データを受信し遅延させる第１の
可変遅延手段と、上記第１の可変遅延手段の出力を入力
し上記第１の可変遅延手段の遅延量を調整しクロックに
同期した受信データを出力するデータ不確定時間検出手
段を備え、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記クロック発生手段から入力するクロックに同
期し位相の異なる局部クロックを生成する局部クロック
生成手段と、上記第２の可変遅延手段の出力を上記局部
クロックに同期して取り込む第１の受信データ取り込み
手段と、上記第１の受信データ取り込み手段の出力を上
記クロック発生手段から入力するクロックに同期して取
り込み上記受信データとして出力する第２の受信データ
取り込み手段と、上記受信データ取り込み手段がデータ
を取り込むタイミングの前後の上記第２および第３の可
変遅延手段の遅延量により設定する時間内に、取り込む
データの論理値が不確定な時間があるか否かを判定し上
記第１〜第３の可変遅延手段の遅延量と上記局部クロッ
クの位相を調整するタイミング判定手段を有することを
特徴とするデータ転送装置。
【請求項５】調整動作時に上記送信装置は特定のデータ
を送信し、上記受信装置では上記第１乃至第３の可変遅
延手段の遅延量と局部クロックの位相を調整する制御情
報を設定し保持することを特徴とする請求項４記載のデ
ータ転送装置。
【請求項６】通常動作時に任意のデータを転送しなが
ら、上記受信装置では上記第１乃至第３の可変遅延手段
のいずれかの遅延量を調整することを特徴とする請求項
４記載のデータ転送装置。
【請求項７】送信装置と、受信装置と、上記送信装置と
上記受信装置を接続する手段と、上記送信装置と上記受
信装置に調整動作または通常動作のいずれかを選択する
信号を出力する動作状態制御手段と、上記送信装置と上
記受信装置にクロックを供給するクロック発生手段と、
上記送信装置に供給されたクロックに同期してデータを
送信する同期送信手段とを有し、上記受信装置は、上記データを受信し遅延させる可変遅
延手段と、上記可変遅延手段の出力を入力し上記可変遅
延手段の遅延量を調整しクロックに同期した受信データ
を出力するデータ不確定時間検出手段を備え、上記データ不確定時間検出手段は、上記可変遅延手段の
出力を遅延させる第１の固定遅延手段と、上記第１の固
定遅延手段の出力を遅延させる第２の固定遅延手段と、
上記クロック発生手段から入力するクロックに同期し位
相の異なる局部クロックを生成する局部クロック生成手
段と、上記第１の固定遅延手段の出力を上記局部クロッ
クに同期して取り込む第１の受信データ取り込み手段
と、上記第１の受信データ取り込み手段の出力を上記ク
ロック発生手段から入力するクロックに同期して取り込
み上記受信データとして出力する第２の受信データ取り
込み手段と、上記受信データ取り込み手段がデータを取
り込むタイミングの前後の上記第１および第２の固定遅
延手段の遅延量により設定する時間内に、取り込むデー
タの論理値が不確定な時間があるか否かを判定し上記可
変遅延手段の遅延量と上記局部クロックの位相を調整す
るタイミング判定手段を有することを特徴とするデータ
転送装置。
【請求項８】調整動作時に上記送信装置は特定のデータ
を送信し、上記受信装置では上記可変遅延手段の遅延量
と局部クロックの位相を調整する制御情報を設定し保持
することを特徴とする請求項７記載のデータ転送装置。
【請求項９】通常動作時に任意のデータを転送しなが
ら、上記受信装置では上記可変遅延手段の遅延量を調整
することを特徴とする請求項７記載のデータ転送装置。
【請求項１０】データを受信し遅延させる第１の可変遅
延手段と、上記第１の可変遅延手段の出力を入力し上記
第１の可変遅延手段の遅延量を調整し、外部から入力す
るクロックに同期した受信データを出力するデータ不確
定時間検出手段を備え、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記第２の可変遅延手段の出力をクロックに同期
して取り込み上記受信データとして出力する受信データ
取り込み手段と、上記受信データ取り込み手段がデータ
を取り込むタイミングの前後の上記第２および第３の可
変遅延手段の遅延量により設定する時間内に、取り込む
データの論理値が不確定な時間があるか否かを判定し上
記第１〜第３の可変遅延手段の遅延量を調整するタイミ
ング判定手段を有することを特徴とするデータ受信回
路。
【請求項１１】データを受信し遅延させる第１の可変遅
延手段と、上記第１の可変遅延手段の出力を入力し上記
第１の可変遅延手段の遅延量を調整し外部から入力する
クロックに同期した受信データを出力するデータ不確定
時間検出手段を有し、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記クロックに同期し位相の異なる局部クロック
を生成する局部クロック生成手段と、上記第２の可変遅
延手段の出力を上記局部クロックに同期して取り込む第
１の受信データ取り込み手段と、上記第１の受信データ
取り込み手段の出力を上記クロックに同期して取り込み
上記受信データとして出力する第２の受信データ取り込
み手段と、上記受信データ取り込み手段がデータを取り
込むタイミングの前後の上記第２および第３の可変遅延
手段の遅延量により設定する時間内に、取り込むデータ
の論理値が不確定な時間があるか否かを判定し上記第１
〜第３の可変遅延手段の遅延量と上記局部クロックの位
相を調整するタイミング判定手段を有することを特徴と
するデータ受信回路。
【請求項１２】データを受信し遅延させる可変遅延手段
と、上記可変遅延手段の出力を入力し上記可変遅延手段
の遅延量を調整し外部から入力するクロックに同期した
受信データを出力するデータ不確定時間検出手段を備
え、上記データ不確定時間検出手段は、上記可変遅延手段の
出力を遅延させる第１の固定遅延手段と、上記第１の固
定遅延手段の出力を遅延させる第２の固定遅延手段と、
上記クロック発生手段から入力するクロックに同期し位
相の異なる局部クロックを生成する局部クロック生成手
段と、上記第１の固定遅延手段の出力を上記局部クロッ
クに同期して取り込む第１の受信データ取り込み手段
と、上記第１の受信データ取り込み手段の出力を上記ク
ロックに同期して取り込み上記受信データとして出力す
る第２の受信データ取り込み手段と、上記受信データ取
り込み手段がデータを取り込むタイミングの前後の上記
第１および第２の固定遅延手段の遅延量により設定する
時間内に、取り込むデータの論理値が不確定な時間があ
るか否かを判定し上記可変遅延手段の遅延量と上記局部
クロックの位相を調整するタイミング判定手段から成る
ことを特徴とするデータ受信回路。
【請求項１３】送信装置と、受信装置と、上記送信装置
と上記受信装置を接続する手段と、上記送信装置と上記
受信装置に調整動作または通常動作のいずれかを選択す
る信号を出力する動作状態制御手段と、上記送信装置と
上記受信装置にクロックを供給するクロック発生手段か
ら成り、上記送信装置に供給されたクロックに同期してｎビット
並列にデータを送信するｎの同期送信手段を備え、上記受信装置に、上記並列データのうち第１ビットのデ
ータを受信し遅延させる第１の可変遅延手段と、上記第
１の可変遅延手段の出力を入力し上記第１の可変遅延手
段の遅延量を調整しクロックに同期した受信データを出
力するデータ不確定時間検出手段と、第２〜第ｎビット
の各ビットに対し、データを受信し遅延させる第４の可
変遅延手段と、上記第４の可変遅延手段の出力を取り込
みクロックに同期した受信データを出力する第２の受信
データ取り込み手段備え、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記第２の可変遅延手段の出力をクロックに同期
して取り込み上記受信データとして出力する第１の受信
データ取り込み手段と、上記受信データ取り込み手段が
データを取り込むタイミングの前後の上記第２および第
３の可変遅延手段の遅延量により設定する時間内に、取
り込むデータの論理値が不確定な時間があるか否かを判
定し上記第１〜第３の可変遅延手段の遅延量を調整する
タイミング判定手段を有するデータ転送装置において、第２〜第ｎビットの各ビットのデータに関する上記第４
の可変遅延手段の遅延量を第１ビットのデータに関する
上記タイミング判定手段が調整することを特徴とするデ
ータ転送装置。
【請求項１４】送信装置と、受信装置と、上記送信装置
と上記受信装置を接続する手段と、上記送信装置と上記
受信装置に調整動作または通常動作のいずれかを選択す
る信号を出力する動作状態制御手段と、上記送信装置と
上記受信装置にクロックを供給するクロック発生手段を
有し、上記送信装置に供給されたクロックに同期してｎビット
並列にデータを送信するｎの同期送信手段を備え、上記受信装置に、上記並列データのうち第１ビットのデ
ータを受信し遅延させる第１の可変遅延手段と、上記第
１の可変遅延手段の出力を入力し上記第１の可変遅延手
段の遅延量を調整しクロックに同期した受信データを出
力するデータ不確定時間検出手段を備え、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記クロック発生手段から入力するクロックに同
期し位相の異なる局部クロックを生成する局部クロック
生成手段と、上記第２の可変遅延手段の出力を上記局部
クロックに同期して取り込む第１の受信データ取り込み
手段と、上記第１の受信データ取り込み手段の出力を上
記クロック発生手段から入力するクロックに同期して取
り込み上記受信データとして出力する第２の受信データ
取り込み手段と、上記受信データ取り込み手段がデータ
を取り込むタイミングの前後の上記第２および第３の可
変遅延手段の遅延量により設定する時間内に、取り込む
データの論理値が不確定な時間があるか否かを判定し上
記第１〜第３の可変遅延手段の遅延量と上記局部クロッ
クの位相を調整するタイミング判定手段を有し、さらに第２〜第ｎビットの各ビットに対し、データを受
信し遅延させる第４の可変遅延手段と、上記第４の可変
遅延手段の出力を上記局部クロックに同期して取り込む
第３の受信データ取り込み手段と、上記第３の受信デー
タ取り込み手段の出力を入力し上記クロック発生手段か
ら入力するクロックに同期した受信データを出力する第
４の受信データ取り込み手段を備えるデータ転送装置に
おいて、第２〜第ｎビットの各ビットのデータに関する
上記第４の可変遅延手段の遅延量を第１ビットのデータ
に関する上記タイミング判定手段が調整することを特徴
とするデータ転送装置。
【請求項１５】送信装置と、受信装置と、上記送信装置
と上記受信装置を接続する手段と、上記送信装置と上記
受信装置に調整動作または通常動作のいずれかを選択す
る信号を出力する動作状態制御手段と、上記送信装置と
上記受信装置にクロックを供給するクロック発生手段か
ら成り、上記送信装置に供給されたクロックに同期してｎビット
並列にデータを送信するｎの同期送信手段を備え、上記受信装置に、上記並列データのうち第１ビットのデ
ータを受信し遅延させる第１の可変遅延手段と、上記第
１の可変遅延手段の出力を入力し上記第１の可変遅延手
段の遅延量を調整しクロックに同期した受信データを出
力するデータ不確定時間検出手段を備え、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第１の固定遅延手段と、上記第
１の固定遅延手段の出力を遅延させる第２の固定遅延手
段と、上記クロック発生手段から入力するクロックに同
期し位相の異なる局部クロックを生成する局部クロック
生成手段と、上記第１の固定遅延手段の出力を上記局部
クロックに同期して取り込む第１の受信データ取り込み
手段と、上記第１の受信データ取り込み手段の出力を上
記クロック発生手段から入力するクロックに同期して取
り込み上記受信データとして出力する第２の受信データ
取り込み手段と、上記受信データ取り込み手段がデータ
を取り込むタイミングの前後の上記第１および第２の固
定遅延手段の遅延量により設定する時間内に、取り込む
データの論理値が不確定な時間があるか否かを判定し上
記第１の可変遅延手段の遅延量と上記局部クロックの位
相を調整するタイミング判定手段を有し、さらに第２〜第ｎビットの各ビットに対し、データを受
信し遅延させる第２の可変遅延手段と、上記第２の可変
遅延手段の出力を上記局部クロックに同期して取り込む
第３の受信データ取り込み手段と、上記第３の受信デー
タ取り込み手段の出力を入力し上記クロック発生手段か
ら入力するクロックに同期した受信データを出力する第
４の受信データ取り込み手段を備えるデータ転送装置に
おいて、第２〜第ｎビットの各ビットのデータに関する
上記第２の可変遅延手段の遅延量を第１ビットのデータ
に関する上記タイミング判定手段が調整することを特徴
とするデータ転送装置。
【請求項１６】データを受信し遅延させる第１の可変遅
延手段と、上記第１の可変遅延手段の出力を入力し上記
第１の可変遅延手段の遅延量を調整し、外部から入力す
るクロックに同期した受信データを出力するデータ不確
定時間検出手段を備え、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記第１の可変遅延手段の出力をクロックに同期
して取り込む第１の受信データ取り込み手段と、上記第
２の可変遅延手段の出力をクロックに同期して取り込み
上記受信データとして出力する第２の受信データ取り込
み手段と、上記第３の可変遅延手段の出力をクロックに
同期して取り込む第３の受信データ取り込み手段と、上
記第１および第２の受信データ取り込み手段の出力の論
理値を比較する第１の比較手段と、上記第２および第３
の受信データ取り込み手段の出力の論理値を比較する第
２の比較手段と、上記第１および第２の比較手段の比較
結果を入力し上記第１〜第３の可変遅延手段の遅延量を
調整する遅延量調整手段から成ることを特徴とするデー
タ受信回路。
【請求項１７】データを受信し遅延させる第１の可変遅
延手段と、上記第１の可変遅延手段の出力を入力し上記
第１の可変遅延手段の遅延量を調整し外部から入力する
クロックに同期した受信データを出力するデータ不確定
時間検出手段を備え、上記データ不確定時間検出手段は、上記第１の可変遅延
手段の出力を遅延させる第２の可変遅延手段と、上記第
２の可変遅延手段の出力を遅延させる第３の可変遅延手
段と、上記クロックに同期し位相の異なる局部クロック
を生成する局部クロック生成手段と、上記第１の可変遅
延手段の出力を局部クロックに同期して取り込む第１の
受信データ取り込み手段と、上記第２の可変遅延手段の
出力を上記局部クロックに同期して取り込む第２の受信
データ取り込み手段と、上記第３の可変遅延手段の出力
を局部クロックに同期して取り込む第３の受信データ取
り込み手段と、上記第２の受信データ取り込み手段の出
力を上記クロックに同期して取り込み上記受信データと
して出力する第４の受信データ取り込み手段と、上記第
１および第２の受信データ取り込み手段の出力の論理値
を比較する第１の比較手段と、上記第２および第３の受
信データ取り込み手段の出力の論理値を比較する第２の
比較手段と、上記第１および第２の比較手段の比較結果
を入力し上記第１〜第３の可変遅延手段の遅延量と上記
局部クロックの位相を調整する遅延量調整手段を有する
ことを特徴とするデータ受信回路。
【請求項１８】データを受信し遅延させる可変遅延手段
と、上記可変遅延手段の出力を入力し上記可変遅延手段
の遅延量を調整し外部から入力するクロックに同期した
受信データを出力するデータ不確定時間検出手段を備
え、上記データ不確定時間検出手段は、上記可変遅延手段の
出力を遅延させる第１の固定遅延手段と、上記第１の固
定遅延手段の出力を遅延させる第２の固定遅延手段と、
上記クロック発生手段から入力するクロックに同期し位
相の異なる局部クロックを生成する局部クロック生成手
段と、上記可変遅延手段の出力を上記局部クロックに同
期して取り込む第１の受信データ取り込み手段と、上記
第１の固定遅延手段の出力を上記局部クロックに同期し
て取り込む第２の受信データ取り込み手段と、上記第２
の固定遅延手段の出力を上記局部クロックに同期して取
り込む第３の受信データ取り込み手段と、上記第２の受
信データ取り込み手段の出力を上記クロックに同期して
取り込み上記受信データとして出力する第４の受信デー
タ取り込み手段と、上記第１および第２の受信データ取り込み手段の出力の
論理値を比較する第１の比較手段と、上記第２および第
３の受信データ取り込み手段の出力の論理値を比較する
第２の比較手段と、上記第１および第２の比較手段の比
較結果を入力し上記可変遅延手段の遅延量と上記局部ク
ロックの位相を調整する遅延量調整手段から成ることを
特徴とするデータ受信回路。
【請求項１９】請求項１、請求項４、請求項１３または
請求項１４のいずれかに記載のデータ転送装置におい
て、上記第２および第３の可変遅延手段の遅延量が互い
に等しいことを特徴とするデータ転送装置。
【請求項２０】請求項１０、請求項１１、請求項１６ま
たは請求項１７のいずれかに記載のデータ受信回路にお
いて、上記第２および第３の可変遅延手段の遅延量が互
いに等しいことを特徴とするデータ受信回路。