JP3719413B2 - データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 - Google Patents
データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 Download PDFInfo
- Publication number
- JP3719413B2 JP3719413B2 JP2001371082A JP2001371082A JP3719413B2 JP 3719413 B2 JP3719413 B2 JP 3719413B2 JP 2001371082 A JP2001371082 A JP 2001371082A JP 2001371082 A JP2001371082 A JP 2001371082A JP 3719413 B2 JP3719413 B2 JP 3719413B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- data
- reference signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明はデータ伝送システム及び方法に関し、特に情報処理装置間における伝送路の帯域を有効に活用して高速伝送を行うデータ伝送システム及び方法に関する。
【０００２】
【従来の技術】
情報処理装置間の高速伝送技術は、一般的にベースバンド方式の場合、デジタル信号をパルスの形で伝送するため、高周波帯域を必要としている。一方、高速化の要求を満たすと同時に、近年では端子数を削減することも要求されている。
【０００３】
この要請に応えるために、例えば、ＩＳＳＣＣ２００１「A 2Gbps 21CH Low-LATENCYTRANSCEVER CIRCUIT FOR INTER-PROCESSOR COMMUNICATION 」に開示されているように、データ信号線とは別のクロック信号線を用意することで符号化によるレイテンシの低下を招くことなく、高速で伝送することが提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記先行技術文献に開示された技術は、伝送路に高周波の帯域が必要であるという欠点がある。すなわち、伝送路に高周波の帯域を用いることは、波形なまりの影響を受け、データを正確に伝送することができない恐れが生じる。特に、大型コンピュータのように伝送路となるケーブルが長くなる場合には、影響が大きくなる。
【０００５】
従って、波形にデータを持たせて高周波帯域を用いて高速伝送を行う技術は、もはや限界にきている。
【０００６】
そこで、本発明は上記問題点にかんがみて発明されたものであって、その目的は高周波帯域を必要としない高速伝送技術を提供することにある。
【０００７】
また、本発明の目的は、信号の位相によりデータを伝送することにより、ノイズ・マージンを拡大し信号の高周波伝送を可能にし、さらに高価な高周波帯域をもつ伝送路が不要となるデータ伝送システム、及びそれに用いられるデータ送受信装置と、その方法を提供することにある。
【０００８】
上記目的を達成する第１の発明は、データ伝送システムであって、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択する選択手段と、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
【０００９】
上記目的を達成する第２の発明は、データ伝送システムであって、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択する選択手段と、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
上記目的を達成する第３の発明は、上記第１又は第２の発明において、前記選択手段で選択された位相差信号から、前記基準信号を生成する手段を有することを特徴とする。
【００１０】
上記目的を達成する第４の発明は、上記第１から第３のいずれかの発明において、前記選択手段と、前記位相差検出手段と、前記データ出力手段とを複数設けたことを特徴とする。
【００１１】
上記目的を達成する第５の発明は、データ送信装置であって、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択して出力する選択手段とを有することを特徴とする。
【００１２】
上記目的を達成する第６の発明は、データ送信装置であって、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択して出力する選択手段とを有することを特徴とする。
上記目的を達成する第７の発明は、上記第５又は第６の発明において、前記基準信号を出力する手段を有することを特徴とする。
【００１３】
上記目的を達成する第８の発明は、上記第５から第７のいずれかの発明において、前記選択手段を複数設けたことを特徴とする。
【００１４】
上記目的を達成する第９の発明は、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、受信した基準信号と位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
【００１５】
上記目的を達成する第１０の発明は、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、受信した基準信号と位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
上記目的を達成する第１１の発明は、基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号を受信するデータ受信装置であって、受信した位相差信号から、前記基準信号を生成する手段と、前記基準信号と前記位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
上記目的を達成する第１２の発明は、信号の立ち上がり又は立ち下りの位置のいずれか一方を基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、受信した位相差信号から、前記基準信号を生成する手段と、前記基準信号と前記位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
【００１６】
上記目的を達成する第１３の発明は、上記第９から第１２のいずれかの発明において、 前記位相差検出手段と、前記データ出力手段とを複数設けたことを特徴とする。
【００１７】
上記目的を達成する第１４の発明は、データ伝送方法であって、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生するステップと、
入力されたデータに対応付けられた位相差信号を選択するステップと、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを有することを特徴とする。
【００１８】
上記目的を達成する第１５の発明は、データ伝送方法であって、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生するステップと、入力されたデータに対応付けられた位相差信号を選択するステップと、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出するステップと、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するステップとを有することを特徴とする。
【００１９】
上記目的を達成する第１６の発明は、上記第１４又は第１５の発明において、前記選択手段で選択された位相差信号から、前記基準信号を生成するステップを有することを特徴とする。
【００２０】
上記目的を達成する第１７の発明は、上記第１４から第１６のいずれかの発明において、前記位相差信号を選択するステップと、前記基準信号と位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを伝送路分並列に行うことを特徴とする。
【００２１】
上記目的を達成する第１８の発明は、データ伝送システムであって、所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力する第１の遅延回路と、所定のベース信号の位相を、前記第１の遅延回路の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力する第２の遅延回路と、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、前記第１の遅延信号を前記選択器の出力と同期させて基準信号として出力する同期出力手段と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
【００２２】
上記目的を達成する第１９の発明は、データ伝送システムであって、所定のベース信号の位相を所定時間遅延させ、遅延信号として出力する遅延回路と、入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、前記データ信号から基準信号を生成するＰＬＬ回路と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
【００２３】
上記目的を達成する第２０の発明は、上記第１８又は第１９の発明において、前記選択器と、前記位相比較器と、前記ラッチ回路とを複数設けたことを特徴とする。
上記目的を達成する第２１の発明は、データ送信装置であって、所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力する第１の遅延回路と、所定のベース信号の位相を、前記第１の遅延回路の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力する第２の遅延回路と、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、前記第１の遅延信号を前記選択器の出力と同期させて基準信号として出力する同期出力手段とを有することを特徴とする。
上記目的を達成する第２２の発明は、データ送信装置であって、所定のベース信号の位相を所定時間遅延させ、遅延信号として出力する遅延回路と、入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器とを有することを特徴とする。
上記目的を達成する第２３の発明は、上記第２１又は第２２の発明において、前記選択器を複数設けたことを特徴とする。
上記目的を達成する第２４の発明は、所定のベース信号と、所定のベース信号の位相を遅延させることにより、互いに異なる遅延時間を持つ第１の遅延信号及び第２の遅延信号とが生成され、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択されて出力されたデータ信号と、基準信号として出力された前記第１の遅延信号とを受信するデータ受信装置であって、前記データ信号と前記第１の遅延信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
上記目的を達成する第２５の発明は、所定のベース信号と、所定のベース信号の位相を遅延させることにより、遅延信が生成され、入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択されて出力されたデータ信号を受信するデータ受信装置であって、前記データ信号から基準信号を生成するＰＬＬ回路と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
上記目的を達成する第２６の発明は、上記第２４又は第２５の発明において、前記位相比較器と、前記ラッチ回路とを複数設けたことを特徴とする。
上記目的を達成する第２７の発明は、データ伝送方法であって、所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力するステップと、所定のベース信号の位相を、前記第１の遅延信号の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力するステップと、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力するステップと、前記第１の遅延信号を、前記データ信号と同期させて基準信号として出力する同期出力手段と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力するステップと、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するステップとを有することを特徴とする。
上記目的を達成する第２８６の発明は、データ伝送方法であって、所定のベース信号の位相を所定時間遅延させ、遅延信号として出力するステップと、入力されるデータと前記 ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力するステップと、前記データ信号から基準信号を生成するステップと、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力するステップと、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するステップとを有することを特徴とする。
上記目的を達成する第２９の発明は、上記第２７又は第２８の発明において、前記位相差信号を選択するステップと、前記基準信号と位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを伝送路分並列に行うことを特徴とする。
【００２４】
本発明は、データ送信側にベース周波数を有する信号と、一定の位相差を有する信号とを用意し、これを伝送するデータによって選択する。そして、受信側の位相比較器によって位相差を検出し、位相の進みおよび遅れをパルスに変換し、これをＲＳラッチによって復調することを特徴とする。
【００２５】
【発明の実施の形態】
本発明の第１の実施の形態を説明する。
【００２６】
図１は本発明の第１の実施の形態におけるデータ伝送システムのブロック図である。
【００２７】
図１中、１はデータ送信装置であり、２はデータ受信装置である。
【００２８】
データ送信装置１は、遅延回路１１及び遅延回路１２と、マルチプレクサ１３及びマルチプレクサ１４とを有している。
【００２９】
遅延回路１１は、外部からのベース周波数を有する信号ＣＬＫを１単位時間遅延して出力するように構成されている。遅延回路１２は遅延回路１１の２倍の遅延時間を有するものであり、信号ＣＬＫを２単位時間遅延して出力するように構成されている。
【００３０】
マルチプレクサ１３は、常に遅延回路１１の出力を選択して基準信号ＲＥＦとして出力する。尚、マルチプレクサ１３は、マルチプレクサ１４の処理にかかる時間を吸収し、マルチプレクサ１４の出力と同期を取るために用いられる。従って、マルチプレクサ１４の処理が非常に高速であり、処理時間が無視できるようならば、マルチプレクサ１３を用いず、遅延回路１１の出力を基準信号ＲＥＦとしてそのまま出力しても良い。
【００３１】
マルチプレクサ１４は、データＤＩＮによって、信号ＣＬＫまたは遅延回路１２からの信号のいずれかを選択し、ＤＡＴＡとして出力する。具体的に説明すると、図２に示される如く、マルチプレクサ１４は、信号ＣＬＫと、遅延回路１２からの信号（信号ＣＬＫに対して２単位時間遅延位相が遅延した信号）とを入力とする。そして、図３に示される如く、データＤＩＮが”０”の時は信号ＣＬＫを選択してデータＤＡＴＡとして出力し、データＤＩＮが”１”の時は遅延回路１２からの信号を選択して伝送データＤＡＴＡとして出力する。つまり、マルチプレクサ１４から出力される伝送データＤＡＴＡの位相は、データＤＩＮ＝”０”の場合には、マルチプレクサ１３から出力される基準信号ＲＥＦの位相に対して１単位時間進んでおり、データＤＩＮ＝”１”の場合には、基準信号ＲＥＦの位相に対して１単位時間遅れて出力される。
【００３２】
以上の構成により、データ送信装置１からは、基準信号ＲＥＦと伝送データＤＡＴＡとが出力される。
【００３３】
基準信号ＲＥＦと伝送データＤＡＴＡとが入力されるデータ受信装置２は、位相比較器２１とＲＳラッチ２２とを有する。
【００３４】
位相比較器２１は、基準信号ＲＥＦと伝送データＤＡＴＡとを入力とし、基準信号ＲＥＦと伝送データＤＡＴＡとの位相差を検出するように構成されている。そして、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して位相が進んでいる場合には、位相進み検出信号Ｒが位相差分のパルス幅を有して出力される。一方、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して位相が遅れている場合には、位相遅れ検出信号Ｓが位相差分のパルス幅を有して出力される。
【００３５】
すなわち、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して１単位時間進んでいる場合、位相進み検出信号Ｒが１単位時間分のパルス幅を有して出力される。一方、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して１単位時間遅れている場合、位相進み検出信号Ｓが１単位時間分のパルス幅を有して出力される。
【００３６】
ＲＳラッチ２２は、位相進み検出信号Ｓと位相進み検出信号Ｒとを入力とする。そして、リセット入力に位相進み検出信号Ｒが印可されると、データ出力端子ＤＯＵＴ＝”０”となり、リセット入力に位相進み検出信号Ｓが印可されると、ＤＯＵＴ＝”１”となり、復調出力ＤＯＵＴを得るように構成されている。
【００３７】
尚、上述した実施の形態におけるＮＡＮＤ回路やインバータ回路、遅延回路、また、位相比較器やＲＳラッチは、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。
【００３８】
次に、上述した構成におけるデータ伝送システムの動作を説明する。
【００３９】
まず、データ送信装置１の動作ついて図４のタイミングチャートを用いて説明する。
【００４０】
データ送信装置１は、ベース周波数を有する信号ＣＬＫを入力し、これを遅延回路１１によって１単位時間ｔＤ１遅らせ、マルチプレクサ１３を介して基準信号ＲＥＦとして出力する。
【００４１】
また、信号ＣＬＫはマルチプレクサ１４に入力されると共に遅延回路１２に入力され、２単位時間ｔＤ２遅らされた信号もマルチプレクサ１４に入力される。
【００４２】
マルチプレクサ１４では、データＤＩＮが”０”の場合には信号ＣＬＫ（遅延されていない信号）が選択されて、伝送データＤＡＴＡとして出力される。一方、データＤＩＮが”１”の時は遅延回路１２によって２単位時間ｔＤ２遅らされた信号ＣＬＫが選択されて、伝送データＤＡＴＡとして出力される。これにより、図３に示される如く、データＤＩＮ＝”０”の時は基準信号ＲＥＦに対して伝送データＤＡＴＡは１単位時間ｔＤ１分位相が進んでおり、ＤＩＮ＝”１”の時は基準信号ＲＥＦに対して伝送データＤＡＴＡは１単位時間ｔＤ１分位相が遅れたものが伝送される。
【００４３】
データ受信装置２では、基準信号ＲＥＦと伝送データＤＡＴＡとを受信し、位相比較器２１により位相の比較が行われる。
【００４４】
位相比較器２１は、伝送データＤＡＴＡと基準信号ＲＥＦとの位相差を検出し、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相よりも進んでいる場合には、位相差分ｔＤ１のパルス幅を有する位相進み検出信号Ｒを出力する。また、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相よりも遅れている場合には、位相差分ｔＤ１のパルス幅を有する位相遅れ検出信号Ｓを出力する。
【００４５】
ＲＳラッチ２２は、リセット入力に位相進み検出信号Ｓが印可されると、ＤＯＵＴを”１”とし、リセット入力に位相進み検出信号Ｒが印可されると、ＤＯＵＴを”０”とする。
【００４６】
そして、復調出力ＤＯＵＴのレベルから、伝送されてきたデータを得ることができる。
【００４７】
上記の如く、本発明は信号の位相に情報を持たせることでノイズ・マージンを拡大し、信号の高周波伝送を可能にすることができる。
【００４８】
本発明の第２の実施の形態を説明する。
【００４９】
上述した実施の形態では、基準信号ＲＥＦを伝送する信号線と伝送データＤＡＴＡを伝送する信号線とが対にある関係の場合を説明した。
【００５０】
しかしながら、複数のデータを異なる信号線で伝送する場合であっても、基準となる基準信号ＲＥＦは一つあれば良い。
【００５１】
そこで、一つの基準信号ＲＥＦを用いて、複数のデータを伝送する実施の形態を説明する。
【００５２】
図５は本発明の第２の実施の形態におけるデータ伝送システムのブロック図である。
【００５３】
上述した実施の形態と異なる第１の点は、データ送信装置１が複数の遅延回路１２１〜１２ｎ（ｎは整数）と複数のマルチプレクサ１４１〜１４ｎ（ｎは整数）とを有している点である。遅延回路１２１〜１２ｎと複数のマルチプレクサ１４１〜１４ｎとの数は伝送したいデータの信号線数あり、一つの遅延回路と一つのマルチプレクサとが一組となり、上述した実施の形態の遅延回路１２とマルチプレクサ１４と同様な動作を行う。そして、マルチプレクサ１３からの基準信号ＲＥＦと、マルチプレクサ１４１〜１４ｎから出力された伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎとが伝送される。
【００５４】
また、上述した実施の形態と異なる第２の点は、データ受信装置２が複数の位相比較器２１１〜２１ｎ（ｎは整数）とＲＳラッチ２２１〜２２ｎ（ｎは整数）とを有している点である。位相比較器２１１〜２１ｎとＲＳラッチ２２１〜２２ｎの数は伝送したいデータの信号線数あり、一つの位相比較器と一つのＲＳラッチとが一組となり、上述した実施の形態の位相比較器２１とＲＳラッチ２２と同様な動作を行う。すなわち、各位相比較器２１１〜２１ｎは、同一の基準信号ＲＥＦを基準として、入力される伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎの位相の進み、遅れを検出する。各ＲＳラッチ２２１〜２２ｎは、対応する各位相比較器２１１〜２１ｎからのリセット入力に基づいて、復調出力ＤＯＵＴのレベルを変化させ、伝送されてきたデータを得る。
【００５５】
上記の構成にすることにより、より多くのデータを伝送することができる。
【００５６】
第３の実施の形態を説明する。
【００５７】
第１及び第２の実施の形態では、伝送データの位相進み又は遅れの基準となる基準信号ＲＥＦを伝送する為の専用伝送路（信号線）を設けた。
【００５８】
しかしながら、情報処理装置の端子数の削減の観点からも、伝送路が少なければ少ないほど良い。
【００５９】
そこで、第３の実施の形態は、伝送データの位相進み又は遅れの基準となる基準信号ＲＥＦを受信側で再現することにより、基準信号ＲＥＦを伝送する為の専用伝送路を減らしたことを特徴とする。
【００６０】
図６は本発明の第３の実施の形態におけるデータ伝送システムのブロック図である。尚、第１の実施の形態と同様なものについては、同じ符号を付し、詳細な説明を省略する。
【００６１】
図６に示される如く、第３の実施の形態が第１の実施の形態と異なる第１の点は、データ送信装置１において、基準信号ＲＥＦを生成する遅延回路１１及びマルチプレクサ１３を削除した点である。従って、基準信号ＲＥＦはデータ送信装置１から送出されない。尚、後述するＰＬＬ回路２０が基準信号ＲＥＦを正確に生成する為、マルチプレクサ１４のＤＩＮに印加されるデータの符号化方法の条件として、ＤＣ成分がなく、かつ”０”および”１”が連続する時間がＰＬＬ回路２０の応答時間に対して十分短いようにすることが条件となる。後者の条件を更に詳細に述べると、“０００１１００１１“のように”０”および”１”が連続する場合であっても、例えば“０００”の時間がＰＬＬ回路２０の応答時間に対して十分短い場合には、“０００”のように“０”が連続する場合であっても許容される。前記の２条件を満足するならば符号化方法は特定されない。
【００６２】
第３の実施の形態が第１の実施の形態と異なる第２の点は、データ受信装置２がＰＬＬ回路２０を有する点である。このＰＬＬ回路２０は、伝送データＤＡＴＡより基準信号ＲＥＦを生成する。すなわち、ＰＬＬ回路２０では、伝送データＤＡＴＡの信号は高周波ジッタとして観測される。ＰＬＬ回路はその特性から高周波のジッタを除去して基準信号ＲＥＦを得ることは周知の技術である。
【００６３】
ＰＬＬ回路２０で生成された基準信号ＲＥＦは、第１の実施の形態と同様に位相比較器２１の端子の一つに入力され、伝送データＤＡＴＡの位相比較の基準に用いられる。後の動作は、第１の実施の形態と同様なものなので、詳細な説明は省略する。
【００６４】
以上の如く、第３の実施の形態では、さらに、信号伝送路数を削減し、基準信号ＲＥＦと変調信号ＤＡＴＡとのスキューの影響を受けないという効果が得られる。
【００６５】
本発明の第４の実施の形態を説明する。
【００６６】
第４の実施の形態は、第３の実施の形態を複数のデータを伝送する場合に適用した例である。
【００６７】
図７は本発明の第４の実施の形態におけるデータ伝送システムのブロック図である。
【００６８】
上述した第３の実施の形態と異なる第１の点は、データ送信装置１が複数の遅延回路１２１〜１２ｎ（ｎは整数）と複数のマルチプレクサ１４１〜１４ｎ（ｎは整数）とを有している点である。遅延回路１２１〜１２ｎと複数のマルチプレクサ１４１〜１４ｎとの数は伝送したいデータの信号線数あり、一つの遅延回路と一つのマルチプレクサとが一組となり、上述した第３の実施の形態の遅延回路１２とマルチプレクサ１４と同様な動作を行う。そして、マルチプレクサ１４１〜１４ｎから出力された伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎが伝送される。
【００６９】
また、上述した第３の実施の形態と異なる第２の点は、データ受信装置２が複数の位相比較器２１１〜２１ｎ（ｎは整数）とＲＳラッチ２２１〜２２ｎ（ｎは整数）とを有している点である。位相比較器２１１〜２１ｎとＲＳラッチ２２１〜２２ｎの数は伝送したいデータの信号線数あり、一つの位相比較器と一つのＲＳラッチとが一組となり、上述した実施の形態の位相比較器２１とＲＳラッチ２２と同様な動作を行う。すなわち、各位相比較器２１１〜２１ｎは、ＰＬＬ回路２０により再現された同一の基準信号ＲＥＦを基準として、入力される伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎの位相の進み、遅れを検出する。各ＲＳラッチ２２１〜２２ｎは、対応する各位相比較器２１１〜２１ｎからのリセット入力に基づいて、復調出力ＤＯＵＴのレベルを変化させ、伝送されてきたデータを得る。
【００７０】
上記の構成にすることにより、より多くのデータを伝送することができる。
【００７１】
以上により実施の形態の説明を終わるが、各実施の形態において矩形波を例にして説明したが、本発明は位相情報のみを伝送できれば良いので、矩形波である必要はなく、ＳＩＮ波でもよい。
【００７２】
また、上述の実施の形態では、情報（データ）を持たせるエッジを信号の立ち上がりにしたが、信号の立下りでもよい。
さらに、情報（データ）を持たせるエッジを、信号の立ち上がり及び立下りの両方に持たせるようにしても良い。この場合、情報（データ）を持たせるエッジを信号の立ち上がり、又は立下りの一方にする場合と比較して、伝送スピードを２倍にすることが出来るという利点がある。
【００７３】
【発明の効果】
本発明によれば、信号の位相に情報を持たせているので、ノイズ・マージンを拡大し、信号の高周波伝送を可能にするという効果が得られる。しかも、位相情報のみを伝送できれば良いので、矩形波である必要はなく、ＳＩＮ波でもよい。従って、高価な高周波帯域をもつ伝送路が不要であり安価な伝送路で構成できる。
【００７４】
また、従来のシリアル伝送のような１０Ｂ８Ｂ変換を必要とせず、レイテンシの低下がないので高速伝送が可能である。
【図面の簡単な説明】
【図１】図１は第１の実施の形態におけるデータ伝送システムのブロック図である。
【図２】図２はマルチプレクサ１４の構成を説明する為の図である。
【図３】図３はマルチプレクサ１４の動作を説明する為の図である。
【図４】図４は第１の実施の形態の動作を説明する為のタイムチャートである。
【図５】図５は第２の実施の形態におけるデータ伝送システムのブロック図である。
【図６】図６は第３の実施の形態におけるデータ伝送システムのブロック図である。
【図７】図７は本発明の第４の実施の形態におけるデータ伝送システムのブロック図である。
【符号の説明】
１ データ送信装置
２ データ受信装置
１１，１２ 遅延回路
１３，１４ マルチプレクサ
２１ 位相比較器
２２ ＲＳラッチ
【発明が属する技術分野】
本発明はデータ伝送システム及び方法に関し、特に情報処理装置間における伝送路の帯域を有効に活用して高速伝送を行うデータ伝送システム及び方法に関する。
【０００２】
【従来の技術】
情報処理装置間の高速伝送技術は、一般的にベースバンド方式の場合、デジタル信号をパルスの形で伝送するため、高周波帯域を必要としている。一方、高速化の要求を満たすと同時に、近年では端子数を削減することも要求されている。
【０００３】
この要請に応えるために、例えば、ＩＳＳＣＣ２００１「A 2Gbps 21CH Low-LATENCYTRANSCEVER CIRCUIT FOR INTER-PROCESSOR COMMUNICATION 」に開示されているように、データ信号線とは別のクロック信号線を用意することで符号化によるレイテンシの低下を招くことなく、高速で伝送することが提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記先行技術文献に開示された技術は、伝送路に高周波の帯域が必要であるという欠点がある。すなわち、伝送路に高周波の帯域を用いることは、波形なまりの影響を受け、データを正確に伝送することができない恐れが生じる。特に、大型コンピュータのように伝送路となるケーブルが長くなる場合には、影響が大きくなる。
【０００５】
従って、波形にデータを持たせて高周波帯域を用いて高速伝送を行う技術は、もはや限界にきている。
【０００６】
そこで、本発明は上記問題点にかんがみて発明されたものであって、その目的は高周波帯域を必要としない高速伝送技術を提供することにある。
【０００７】
また、本発明の目的は、信号の位相によりデータを伝送することにより、ノイズ・マージンを拡大し信号の高周波伝送を可能にし、さらに高価な高周波帯域をもつ伝送路が不要となるデータ伝送システム、及びそれに用いられるデータ送受信装置と、その方法を提供することにある。
【０００８】
上記目的を達成する第１の発明は、データ伝送システムであって、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択する選択手段と、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
【０００９】
上記目的を達成する第２の発明は、データ伝送システムであって、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択する選択手段と、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
上記目的を達成する第３の発明は、上記第１又は第２の発明において、前記選択手段で選択された位相差信号から、前記基準信号を生成する手段を有することを特徴とする。
【００１０】
上記目的を達成する第４の発明は、上記第１から第３のいずれかの発明において、前記選択手段と、前記位相差検出手段と、前記データ出力手段とを複数設けたことを特徴とする。
【００１１】
上記目的を達成する第５の発明は、データ送信装置であって、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択して出力する選択手段とを有することを特徴とする。
【００１２】
上記目的を達成する第６の発明は、データ送信装置であって、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、入力されたデータに対応付けられた位相差信号を選択して出力する選択手段とを有することを特徴とする。
上記目的を達成する第７の発明は、上記第５又は第６の発明において、前記基準信号を出力する手段を有することを特徴とする。
【００１３】
上記目的を達成する第８の発明は、上記第５から第７のいずれかの発明において、前記選択手段を複数設けたことを特徴とする。
【００１４】
上記目的を達成する第９の発明は、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、受信した基準信号と位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
【００１５】
上記目的を達成する第１０の発明は、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、受信した基準信号と位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
上記目的を達成する第１１の発明は、基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号を受信するデータ受信装置であって、受信した位相差信号から、前記基準信号を生成する手段と、前記基準信号と前記位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
上記目的を達成する第１２の発明は、信号の立ち上がり又は立ち下りの位置のいずれか一方を基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、受信した位相差信号から、前記基準信号を生成する手段と、前記基準信号と前記位相差信号との位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段とを有することを特徴とする。
【００１６】
上記目的を達成する第１３の発明は、上記第９から第１２のいずれかの発明において、 前記位相差検出手段と、前記データ出力手段とを複数設けたことを特徴とする。
【００１７】
上記目的を達成する第１４の発明は、データ伝送方法であって、基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生するステップと、
入力されたデータに対応付けられた位相差信号を選択するステップと、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを有することを特徴とする。
【００１８】
上記目的を達成する第１５の発明は、データ伝送方法であって、基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生するステップと、入力されたデータに対応付けられた位相差信号を選択するステップと、前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出するステップと、前記位相差検出手段で検出された位相差に対応付けられたデータを出力するステップとを有することを特徴とする。
【００１９】
上記目的を達成する第１６の発明は、上記第１４又は第１５の発明において、前記選択手段で選択された位相差信号から、前記基準信号を生成するステップを有することを特徴とする。
【００２０】
上記目的を達成する第１７の発明は、上記第１４から第１６のいずれかの発明において、前記位相差信号を選択するステップと、前記基準信号と位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを伝送路分並列に行うことを特徴とする。
【００２１】
上記目的を達成する第１８の発明は、データ伝送システムであって、所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力する第１の遅延回路と、所定のベース信号の位相を、前記第１の遅延回路の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力する第２の遅延回路と、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、前記第１の遅延信号を前記選択器の出力と同期させて基準信号として出力する同期出力手段と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
【００２２】
上記目的を達成する第１９の発明は、データ伝送システムであって、所定のベース信号の位相を所定時間遅延させ、遅延信号として出力する遅延回路と、入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、前記データ信号から基準信号を生成するＰＬＬ回路と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
【００２３】
上記目的を達成する第２０の発明は、上記第１８又は第１９の発明において、前記選択器と、前記位相比較器と、前記ラッチ回路とを複数設けたことを特徴とする。
上記目的を達成する第２１の発明は、データ送信装置であって、所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力する第１の遅延回路と、所定のベース信号の位相を、前記第１の遅延回路の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力する第２の遅延回路と、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、前記第１の遅延信号を前記選択器の出力と同期させて基準信号として出力する同期出力手段とを有することを特徴とする。
上記目的を達成する第２２の発明は、データ送信装置であって、所定のベース信号の位相を所定時間遅延させ、遅延信号として出力する遅延回路と、入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器とを有することを特徴とする。
上記目的を達成する第２３の発明は、上記第２１又は第２２の発明において、前記選択器を複数設けたことを特徴とする。
上記目的を達成する第２４の発明は、所定のベース信号と、所定のベース信号の位相を遅延させることにより、互いに異なる遅延時間を持つ第１の遅延信号及び第２の遅延信号とが生成され、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択されて出力されたデータ信号と、基準信号として出力された前記第１の遅延信号とを受信するデータ受信装置であって、前記データ信号と前記第１の遅延信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
上記目的を達成する第２５の発明は、所定のベース信号と、所定のベース信号の位相を遅延させることにより、遅延信が生成され、入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択されて出力されたデータ信号を受信するデータ受信装置であって、前記データ信号から基準信号を生成するＰＬＬ回路と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力する位相比較器と、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路とを有することを特徴とする。
上記目的を達成する第２６の発明は、上記第２４又は第２５の発明において、前記位相比較器と、前記ラッチ回路とを複数設けたことを特徴とする。
上記目的を達成する第２７の発明は、データ伝送方法であって、所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力するステップと、所定のベース信号の位相を、前記第１の遅延信号の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力するステップと、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力するステップと、前記第１の遅延信号を、前記データ信号と同期させて基準信号として出力する同期出力手段と、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力するステップと、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するステップとを有することを特徴とする。
上記目的を達成する第２８６の発明は、データ伝送方法であって、所定のベース信号の位相を所定時間遅延させ、遅延信号として出力するステップと、入力されるデータと前記 ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力するステップと、前記データ信号から基準信号を生成するステップと、前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力するステップと、前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するステップとを有することを特徴とする。
上記目的を達成する第２９の発明は、上記第２７又は第２８の発明において、前記位相差信号を選択するステップと、前記基準信号と位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを伝送路分並列に行うことを特徴とする。
【００２４】
本発明は、データ送信側にベース周波数を有する信号と、一定の位相差を有する信号とを用意し、これを伝送するデータによって選択する。そして、受信側の位相比較器によって位相差を検出し、位相の進みおよび遅れをパルスに変換し、これをＲＳラッチによって復調することを特徴とする。
【００２５】
【発明の実施の形態】
本発明の第１の実施の形態を説明する。
【００２６】
図１は本発明の第１の実施の形態におけるデータ伝送システムのブロック図である。
【００２７】
図１中、１はデータ送信装置であり、２はデータ受信装置である。
【００２８】
データ送信装置１は、遅延回路１１及び遅延回路１２と、マルチプレクサ１３及びマルチプレクサ１４とを有している。
【００２９】
遅延回路１１は、外部からのベース周波数を有する信号ＣＬＫを１単位時間遅延して出力するように構成されている。遅延回路１２は遅延回路１１の２倍の遅延時間を有するものであり、信号ＣＬＫを２単位時間遅延して出力するように構成されている。
【００３０】
マルチプレクサ１３は、常に遅延回路１１の出力を選択して基準信号ＲＥＦとして出力する。尚、マルチプレクサ１３は、マルチプレクサ１４の処理にかかる時間を吸収し、マルチプレクサ１４の出力と同期を取るために用いられる。従って、マルチプレクサ１４の処理が非常に高速であり、処理時間が無視できるようならば、マルチプレクサ１３を用いず、遅延回路１１の出力を基準信号ＲＥＦとしてそのまま出力しても良い。
【００３１】
マルチプレクサ１４は、データＤＩＮによって、信号ＣＬＫまたは遅延回路１２からの信号のいずれかを選択し、ＤＡＴＡとして出力する。具体的に説明すると、図２に示される如く、マルチプレクサ１４は、信号ＣＬＫと、遅延回路１２からの信号（信号ＣＬＫに対して２単位時間遅延位相が遅延した信号）とを入力とする。そして、図３に示される如く、データＤＩＮが”０”の時は信号ＣＬＫを選択してデータＤＡＴＡとして出力し、データＤＩＮが”１”の時は遅延回路１２からの信号を選択して伝送データＤＡＴＡとして出力する。つまり、マルチプレクサ１４から出力される伝送データＤＡＴＡの位相は、データＤＩＮ＝”０”の場合には、マルチプレクサ１３から出力される基準信号ＲＥＦの位相に対して１単位時間進んでおり、データＤＩＮ＝”１”の場合には、基準信号ＲＥＦの位相に対して１単位時間遅れて出力される。
【００３２】
以上の構成により、データ送信装置１からは、基準信号ＲＥＦと伝送データＤＡＴＡとが出力される。
【００３３】
基準信号ＲＥＦと伝送データＤＡＴＡとが入力されるデータ受信装置２は、位相比較器２１とＲＳラッチ２２とを有する。
【００３４】
位相比較器２１は、基準信号ＲＥＦと伝送データＤＡＴＡとを入力とし、基準信号ＲＥＦと伝送データＤＡＴＡとの位相差を検出するように構成されている。そして、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して位相が進んでいる場合には、位相進み検出信号Ｒが位相差分のパルス幅を有して出力される。一方、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して位相が遅れている場合には、位相遅れ検出信号Ｓが位相差分のパルス幅を有して出力される。
【００３５】
すなわち、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して１単位時間進んでいる場合、位相進み検出信号Ｒが１単位時間分のパルス幅を有して出力される。一方、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相に対して１単位時間遅れている場合、位相進み検出信号Ｓが１単位時間分のパルス幅を有して出力される。
【００３６】
ＲＳラッチ２２は、位相進み検出信号Ｓと位相進み検出信号Ｒとを入力とする。そして、リセット入力に位相進み検出信号Ｒが印可されると、データ出力端子ＤＯＵＴ＝”０”となり、リセット入力に位相進み検出信号Ｓが印可されると、ＤＯＵＴ＝”１”となり、復調出力ＤＯＵＴを得るように構成されている。
【００３７】
尚、上述した実施の形態におけるＮＡＮＤ回路やインバータ回路、遅延回路、また、位相比較器やＲＳラッチは、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。
【００３８】
次に、上述した構成におけるデータ伝送システムの動作を説明する。
【００３９】
まず、データ送信装置１の動作ついて図４のタイミングチャートを用いて説明する。
【００４０】
データ送信装置１は、ベース周波数を有する信号ＣＬＫを入力し、これを遅延回路１１によって１単位時間ｔＤ１遅らせ、マルチプレクサ１３を介して基準信号ＲＥＦとして出力する。
【００４１】
また、信号ＣＬＫはマルチプレクサ１４に入力されると共に遅延回路１２に入力され、２単位時間ｔＤ２遅らされた信号もマルチプレクサ１４に入力される。
【００４２】
マルチプレクサ１４では、データＤＩＮが”０”の場合には信号ＣＬＫ（遅延されていない信号）が選択されて、伝送データＤＡＴＡとして出力される。一方、データＤＩＮが”１”の時は遅延回路１２によって２単位時間ｔＤ２遅らされた信号ＣＬＫが選択されて、伝送データＤＡＴＡとして出力される。これにより、図３に示される如く、データＤＩＮ＝”０”の時は基準信号ＲＥＦに対して伝送データＤＡＴＡは１単位時間ｔＤ１分位相が進んでおり、ＤＩＮ＝”１”の時は基準信号ＲＥＦに対して伝送データＤＡＴＡは１単位時間ｔＤ１分位相が遅れたものが伝送される。
【００４３】
データ受信装置２では、基準信号ＲＥＦと伝送データＤＡＴＡとを受信し、位相比較器２１により位相の比較が行われる。
【００４４】
位相比較器２１は、伝送データＤＡＴＡと基準信号ＲＥＦとの位相差を検出し、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相よりも進んでいる場合には、位相差分ｔＤ１のパルス幅を有する位相進み検出信号Ｒを出力する。また、伝送データＤＡＴＡの位相が基準信号ＲＥＦの位相よりも遅れている場合には、位相差分ｔＤ１のパルス幅を有する位相遅れ検出信号Ｓを出力する。
【００４５】
ＲＳラッチ２２は、リセット入力に位相進み検出信号Ｓが印可されると、ＤＯＵＴを”１”とし、リセット入力に位相進み検出信号Ｒが印可されると、ＤＯＵＴを”０”とする。
【００４６】
そして、復調出力ＤＯＵＴのレベルから、伝送されてきたデータを得ることができる。
【００４７】
上記の如く、本発明は信号の位相に情報を持たせることでノイズ・マージンを拡大し、信号の高周波伝送を可能にすることができる。
【００４８】
本発明の第２の実施の形態を説明する。
【００４９】
上述した実施の形態では、基準信号ＲＥＦを伝送する信号線と伝送データＤＡＴＡを伝送する信号線とが対にある関係の場合を説明した。
【００５０】
しかしながら、複数のデータを異なる信号線で伝送する場合であっても、基準となる基準信号ＲＥＦは一つあれば良い。
【００５１】
そこで、一つの基準信号ＲＥＦを用いて、複数のデータを伝送する実施の形態を説明する。
【００５２】
図５は本発明の第２の実施の形態におけるデータ伝送システムのブロック図である。
【００５３】
上述した実施の形態と異なる第１の点は、データ送信装置１が複数の遅延回路１２１〜１２ｎ（ｎは整数）と複数のマルチプレクサ１４１〜１４ｎ（ｎは整数）とを有している点である。遅延回路１２１〜１２ｎと複数のマルチプレクサ１４１〜１４ｎとの数は伝送したいデータの信号線数あり、一つの遅延回路と一つのマルチプレクサとが一組となり、上述した実施の形態の遅延回路１２とマルチプレクサ１４と同様な動作を行う。そして、マルチプレクサ１３からの基準信号ＲＥＦと、マルチプレクサ１４１〜１４ｎから出力された伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎとが伝送される。
【００５４】
また、上述した実施の形態と異なる第２の点は、データ受信装置２が複数の位相比較器２１１〜２１ｎ（ｎは整数）とＲＳラッチ２２１〜２２ｎ（ｎは整数）とを有している点である。位相比較器２１１〜２１ｎとＲＳラッチ２２１〜２２ｎの数は伝送したいデータの信号線数あり、一つの位相比較器と一つのＲＳラッチとが一組となり、上述した実施の形態の位相比較器２１とＲＳラッチ２２と同様な動作を行う。すなわち、各位相比較器２１１〜２１ｎは、同一の基準信号ＲＥＦを基準として、入力される伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎの位相の進み、遅れを検出する。各ＲＳラッチ２２１〜２２ｎは、対応する各位相比較器２１１〜２１ｎからのリセット入力に基づいて、復調出力ＤＯＵＴのレベルを変化させ、伝送されてきたデータを得る。
【００５５】
上記の構成にすることにより、より多くのデータを伝送することができる。
【００５６】
第３の実施の形態を説明する。
【００５７】
第１及び第２の実施の形態では、伝送データの位相進み又は遅れの基準となる基準信号ＲＥＦを伝送する為の専用伝送路（信号線）を設けた。
【００５８】
しかしながら、情報処理装置の端子数の削減の観点からも、伝送路が少なければ少ないほど良い。
【００５９】
そこで、第３の実施の形態は、伝送データの位相進み又は遅れの基準となる基準信号ＲＥＦを受信側で再現することにより、基準信号ＲＥＦを伝送する為の専用伝送路を減らしたことを特徴とする。
【００６０】
図６は本発明の第３の実施の形態におけるデータ伝送システムのブロック図である。尚、第１の実施の形態と同様なものについては、同じ符号を付し、詳細な説明を省略する。
【００６１】
図６に示される如く、第３の実施の形態が第１の実施の形態と異なる第１の点は、データ送信装置１において、基準信号ＲＥＦを生成する遅延回路１１及びマルチプレクサ１３を削除した点である。従って、基準信号ＲＥＦはデータ送信装置１から送出されない。尚、後述するＰＬＬ回路２０が基準信号ＲＥＦを正確に生成する為、マルチプレクサ１４のＤＩＮに印加されるデータの符号化方法の条件として、ＤＣ成分がなく、かつ”０”および”１”が連続する時間がＰＬＬ回路２０の応答時間に対して十分短いようにすることが条件となる。後者の条件を更に詳細に述べると、“０００１１００１１“のように”０”および”１”が連続する場合であっても、例えば“０００”の時間がＰＬＬ回路２０の応答時間に対して十分短い場合には、“０００”のように“０”が連続する場合であっても許容される。前記の２条件を満足するならば符号化方法は特定されない。
【００６２】
第３の実施の形態が第１の実施の形態と異なる第２の点は、データ受信装置２がＰＬＬ回路２０を有する点である。このＰＬＬ回路２０は、伝送データＤＡＴＡより基準信号ＲＥＦを生成する。すなわち、ＰＬＬ回路２０では、伝送データＤＡＴＡの信号は高周波ジッタとして観測される。ＰＬＬ回路はその特性から高周波のジッタを除去して基準信号ＲＥＦを得ることは周知の技術である。
【００６３】
ＰＬＬ回路２０で生成された基準信号ＲＥＦは、第１の実施の形態と同様に位相比較器２１の端子の一つに入力され、伝送データＤＡＴＡの位相比較の基準に用いられる。後の動作は、第１の実施の形態と同様なものなので、詳細な説明は省略する。
【００６４】
以上の如く、第３の実施の形態では、さらに、信号伝送路数を削減し、基準信号ＲＥＦと変調信号ＤＡＴＡとのスキューの影響を受けないという効果が得られる。
【００６５】
本発明の第４の実施の形態を説明する。
【００６６】
第４の実施の形態は、第３の実施の形態を複数のデータを伝送する場合に適用した例である。
【００６７】
図７は本発明の第４の実施の形態におけるデータ伝送システムのブロック図である。
【００６８】
上述した第３の実施の形態と異なる第１の点は、データ送信装置１が複数の遅延回路１２１〜１２ｎ（ｎは整数）と複数のマルチプレクサ１４１〜１４ｎ（ｎは整数）とを有している点である。遅延回路１２１〜１２ｎと複数のマルチプレクサ１４１〜１４ｎとの数は伝送したいデータの信号線数あり、一つの遅延回路と一つのマルチプレクサとが一組となり、上述した第３の実施の形態の遅延回路１２とマルチプレクサ１４と同様な動作を行う。そして、マルチプレクサ１４１〜１４ｎから出力された伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎが伝送される。
【００６９】
また、上述した第３の実施の形態と異なる第２の点は、データ受信装置２が複数の位相比較器２１１〜２１ｎ（ｎは整数）とＲＳラッチ２２１〜２２ｎ（ｎは整数）とを有している点である。位相比較器２１１〜２１ｎとＲＳラッチ２２１〜２２ｎの数は伝送したいデータの信号線数あり、一つの位相比較器と一つのＲＳラッチとが一組となり、上述した実施の形態の位相比較器２１とＲＳラッチ２２と同様な動作を行う。すなわち、各位相比較器２１１〜２１ｎは、ＰＬＬ回路２０により再現された同一の基準信号ＲＥＦを基準として、入力される伝送データＤＡＴＡ１〜伝送データＤＡＴＡｎの位相の進み、遅れを検出する。各ＲＳラッチ２２１〜２２ｎは、対応する各位相比較器２１１〜２１ｎからのリセット入力に基づいて、復調出力ＤＯＵＴのレベルを変化させ、伝送されてきたデータを得る。
【００７０】
上記の構成にすることにより、より多くのデータを伝送することができる。
【００７１】
以上により実施の形態の説明を終わるが、各実施の形態において矩形波を例にして説明したが、本発明は位相情報のみを伝送できれば良いので、矩形波である必要はなく、ＳＩＮ波でもよい。
【００７２】
また、上述の実施の形態では、情報（データ）を持たせるエッジを信号の立ち上がりにしたが、信号の立下りでもよい。
さらに、情報（データ）を持たせるエッジを、信号の立ち上がり及び立下りの両方に持たせるようにしても良い。この場合、情報（データ）を持たせるエッジを信号の立ち上がり、又は立下りの一方にする場合と比較して、伝送スピードを２倍にすることが出来るという利点がある。
【００７３】
【発明の効果】
本発明によれば、信号の位相に情報を持たせているので、ノイズ・マージンを拡大し、信号の高周波伝送を可能にするという効果が得られる。しかも、位相情報のみを伝送できれば良いので、矩形波である必要はなく、ＳＩＮ波でもよい。従って、高価な高周波帯域をもつ伝送路が不要であり安価な伝送路で構成できる。
【００７４】
また、従来のシリアル伝送のような１０Ｂ８Ｂ変換を必要とせず、レイテンシの低下がないので高速伝送が可能である。
【図面の簡単な説明】
【図１】図１は第１の実施の形態におけるデータ伝送システムのブロック図である。
【図２】図２はマルチプレクサ１４の構成を説明する為の図である。
【図３】図３はマルチプレクサ１４の動作を説明する為の図である。
【図４】図４は第１の実施の形態の動作を説明する為のタイムチャートである。
【図５】図５は第２の実施の形態におけるデータ伝送システムのブロック図である。
【図６】図６は第３の実施の形態におけるデータ伝送システムのブロック図である。
【図７】図７は本発明の第４の実施の形態におけるデータ伝送システムのブロック図である。
【符号の説明】
１ データ送信装置
２ データ受信装置
１１，１２ 遅延回路
１３，１４ マルチプレクサ
２１ 位相比較器
２２ ＲＳラッチ
Claims (29)
- データ伝送システムであって、
基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、
入力されたデータに対応付けられた位相差信号を選択する選択手段と、
前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出する位相差検出手段と、
前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段と
を有することを特徴とするデータ伝送システム。 - データ伝送システムであって、
基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、
入力されたデータに対応付けられた位相差信号を選択する選択手段と、
前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出する位相差検出手段と、
前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段と
を有することを特徴とするデータ伝送システム。 - 前記選択手段で選択された位相差信号から、前記基準信号を生成する手段を有することを特徴とする請求項１又は請求項２に記載のデータ伝送システム。
- 前記選択手段と、前記位相差検出手段と、前記データ出力手段とを複数設けたことを特徴とする請求項１から請求項３のいずれかに記載のデータ伝送システム。
- データ送信装置であって、
基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、
入力されたデータに対応付けられた位相差信号を選択して出力する選択手段と
を有することを特徴とするデータ送信装置。 - データ送信装置であって、
基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生する手段と、
入力されたデータに対応付けられた位相差信号を選択して出力する選択手段と
を有することを特徴とするデータ送信装置。 - 前記基準信号を出力する手段を有することを特徴とする請求項５又は請求項６に記載のデータ送信装置。
- 前記選択手段を複数設けたことを特徴とする請求項５から請求項７のいずれかに記載のデータ送信装置。
- 基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、
受信した基準信号と位相差信号との位相差を検出する位相差検出手段と、
前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段と
を有することを特徴とするデータ受信装置。 - 基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、
受信した基準信号と位相差信号との位相差を検出する位相差検出手段と、
前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段と
を有することを特徴とするデータ受信装置。 - 基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号を受信するデータ受信装置であって、
受信した位相差信号から、前記基準信号を生成する手段と、
前記基準信号と前記位相差信号との位相差を検出する位相差検出手段と、
前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段と
を有することを特徴とするデータ受信装置。 - 信号の立ち上がり又は立ち下りの位置のいずれか一方を基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを受信するデータ受信装置であって、
受信した位相差信号から、前記基準信号を生成する手段と、
前記基準信号と前記位相差信号との位相差を検出する位相差検出手段と、
前記位相差検出手段で検出された位相差に対応付けられたデータを出力するデータ出力手段と
を有することを特徴とするデータ受信装置。 - 前記位相差検出手段と、前記データ出力手段とを複数設けたことを特徴とする請求項９から請求項１２のいずれかに記載のデータ受信装置。
- データ伝送方法であって、
基準信号と、前記基準信号の立ち上がり又は立ち下りの位置をまたぐか否かによって前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生するステップと、
入力されたデータに対応付けられた位相差信号を選択するステップと、
前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出するステップと、
前記検出された位相差に対応付けられたデータを出力するステップと
を有することを特徴とするデータ伝送方法。 - データ伝送方法であって、
基準信号と、信号の立ち上がり又は立ち下りの位置のいずれか一方を前記基準信号の立ち上がり又は立ち下りの位置に対して前後に移動させることによって、前記基準信号と一定の位相差を設け、この位相差とデータとが対応付けられた位相差信号とを発生するステップと、
入力されたデータに対応付けられた位相差信号を選択するステップと、
前記基準信号と、前記選択手段で選択された位相差信号との位相差を検出するステップと、
前記位相差検出手段で検出された位相差に対応付けられたデータを出力するステップと
を有することを特徴とするデータ伝送方法。 - 前記選択手段で選択された位相差信号から、前記基準信号を生成するステップを有することを特徴とする請求項１４又は請求項１５に記載のデータ伝送方法。
- 前記位相差信号を選択するステップと、前記基準信号と位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを伝送路分並列に行うことを特徴とする請求項１４から請求項１６のいずれかに記載のデータ伝送方法。
- データ伝送システムであって、
所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力する第１の遅延回路と、
所定のベース信号の位相を、前記第１の遅延回路の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力する第２の遅延回路と、
入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、
前記第１の遅延信号を前記選択器の出力と同期させて基準信号として出力する同期出力手段と、
前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力する位相比較器と、
前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路と
を有することを特徴とするデータ伝送システム。 - データ伝送システムであって、
所定のベース信号の位相を所定時間遅延させ、遅延信号として出力する遅延回路と、
入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、
前記データ信号から基準信号を生成するＰＬＬ回路と、
前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力する位相比較器と、
前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路と
を有することを特徴とするデータ伝送システム。 - 前記選択器と、前記位相比較器と、前記ラッチ回路とを複数設けたことを特徴とする請求項１８又は請求項１９に記載のデータ伝送システム。
- データ送信装置であって、
所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力する第１の遅延回路と、
所定のベース信号の位相を、前記第１の遅延回路の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力する第２の遅延回路と、
入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と、
前記第１の遅延信号を前記選択器の出力と同期させて基準信号として出力する同期出力手段と
を有することを特徴とするデータ送信装置。 - データ送信装置であって、
所定のベース信号の位相を所定時間遅延させ、遅延信号として出力する遅延回路と、
入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力する選択器と
を有することを特徴とするデータ送信装置。 - 前記選択器を複数設けたことを特徴とする請求項２１又は請求項２２に記載のデータ送信装置。
- 所定のベース信号と、所定のベース信号の位相を遅延させることにより、互いに異なる遅延時間を持つ第１の遅延信号及び第２の遅延信号とが生成され、入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択されて出力されたデータ信号と、基準信号として出力された前記第１の遅延信号とを受信するデータ受信装置であって、
前記データ信号と前記第１の遅延信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力する位相比較器と、
前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路と
を有することを特徴とするデータ受信装置。 - 所定のベース信号と、所定のベース信号の位相を遅延させることにより、遅延信が生成され、入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択されて出力されたデータ信号を受信するデータ受信装置であって、
前記データ信号から基準信号を生成するＰＬＬ回路と、
前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力する位相比較器と、
前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するラッチ回路と
を有することを特徴とするデータ受信装置。 - 前記位相比較器と、前記ラッチ回路とを複数設けたことを特徴とする請求項２４又は請求項２５に記載のデータ受信装置。
- データ伝送方法であって、
所定のベース信号の位相を所定時間遅延させ、第１の遅延信号として出力するステップと、
所定のベース信号の位相を、前記第１の遅延信号の遅延時間とは異なる遅延時間で遅延させ、第２の遅延信号として出力するステップと、
入力されるデータと前記ベース信号及び前記第２の遅延信号とが予め対応付けられ、前記ベース信号と前記第２の遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力するステップと、
前記第１の遅延信号を、前記データ信号と同期させて基準信号として出力する同期出力手段と、
前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記第２の遅延信号を識別する識別信号を出力するステップと、
前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するステップと
を有することを特徴とするデータ伝送方法。 - データ伝送方法であって、
所定のベース信号の位相を所定時間遅延させ、遅延信号として出力するステップと、
入力されるデータと前記ベース信号及び前記遅延信号とが予め対応付けられ、前記ベース信号と前記遅延信号とのいずれの一方を入力されたデータにより選択してデータ信号として出力するステップと、
前記データ信号から基準信号を生成するステップと、
前記データ信号と前記基準信号との位相差を検出し、前記位相差に対応する前記ベース信号又は前記遅延信号を識別する識別信号を出力するステップと、
前記識別信号をラッチし、前記識別信号で識別される信号に対応するデータを復元するステップと
を有することを特徴とするデータ伝送方法。 - 前記位相差信号を選択するステップと、前記基準信号と位相差信号との位相差を検出するステップと、前記検出された位相差に対応付けられたデータを出力するステップとを伝送路分並列に行うことを特徴とする請求項２７又は請求項２８に記載のデータ伝送方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371082A JP3719413B2 (ja) | 2001-12-05 | 2001-12-05 | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 |
| US10/308,053 US7161986B2 (en) | 2001-12-05 | 2002-12-03 | Data transmission system and data transmitter/receiver for use therein, and method thereof |
| EP02026938A EP1318640A3 (en) | 2001-12-05 | 2002-12-04 | Encoding for data transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371082A JP3719413B2 (ja) | 2001-12-05 | 2001-12-05 | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174484A JP2003174484A (ja) | 2003-06-20 |
| JP3719413B2 true JP3719413B2 (ja) | 2005-11-24 |
Family
ID=19180193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371082A Expired - Fee Related JP3719413B2 (ja) | 2001-12-05 | 2001-12-05 | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7161986B2 (ja) |
| EP (1) | EP1318640A3 (ja) |
| JP (1) | JP3719413B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8553756B2 (en) | 2009-09-30 | 2013-10-08 | Nec Corporation | Data transmission system and method, and data sending apparatus and receiving apparatus |
| US9219626B2 (en) | 2013-09-24 | 2015-12-22 | Nec Corporation | Data transmission system and data transmission method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3982517B2 (ja) * | 2004-05-12 | 2007-09-26 | 日本電気株式会社 | データ伝送システム、制御装置及びその方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141157A (en) | 1981-02-26 | 1982-09-01 | Fujitsu Ltd | Clock regenerating circuit |
| FR2552284B1 (fr) | 1983-09-20 | 1985-10-25 | Leseure Jean Yves | Circuit isolateur a coupleur optoelectronique |
| US5488641A (en) * | 1992-12-10 | 1996-01-30 | Northern Telecom Limited | Digital phase-locked loop circuit |
| JP3494482B2 (ja) | 1993-09-01 | 2004-02-09 | 日立マクセル株式会社 | データ送受信システム |
| JPH07154381A (ja) | 1993-11-30 | 1995-06-16 | Hitachi Ltd | データ転送装置 |
| DE4342266C2 (de) * | 1993-12-10 | 1996-10-24 | Texas Instruments Deutschland | Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator |
| JPH098796A (ja) | 1995-06-16 | 1997-01-10 | Hitachi Ltd | データ転送装置 |
| JP3307527B2 (ja) | 1995-09-29 | 2002-07-24 | シャープ株式会社 | Ｐｐｍ復調装置 |
| JP3094977B2 (ja) * | 1997-11-28 | 2000-10-03 | 日本電気株式会社 | Ｐｌｌ回路 |
-
2001
- 2001-12-05 JP JP2001371082A patent/JP3719413B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-03 US US10/308,053 patent/US7161986B2/en not_active Expired - Fee Related
- 2002-12-04 EP EP02026938A patent/EP1318640A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8553756B2 (en) | 2009-09-30 | 2013-10-08 | Nec Corporation | Data transmission system and method, and data sending apparatus and receiving apparatus |
| US9219626B2 (en) | 2013-09-24 | 2015-12-22 | Nec Corporation | Data transmission system and data transmission method |
Also Published As
| Publication number | Publication date |
|---|---|
| US7161986B2 (en) | 2007-01-09 |
| EP1318640A2 (en) | 2003-06-11 |
| EP1318640A3 (en) | 2006-09-06 |
| US20030103574A1 (en) | 2003-06-05 |
| JP2003174484A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0679307B1 (en) | Delay line separator for data bus | |
| EP2965470B1 (en) | High-resolution link-path delay estimator and method for estimating a signal-path delay | |
| US7254201B2 (en) | Clock and data recovery circuit and method | |
| US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
| US7826566B2 (en) | Communication system | |
| US8675798B1 (en) | Systems, circuits, and methods for phase inversion | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| JP3719413B2 (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| US7209848B2 (en) | Pulse stretching architecture for phase alignment for high speed data acquisition | |
| US8054927B2 (en) | Synchronous circuit and method for receiving data | |
| JPWO2013065208A1 (ja) | タイミングリカバリ回路およびそれを備えたレシーバ回路 | |
| US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
| JPWO2008152755A1 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
| US6996201B2 (en) | Data receiving system robust against jitter of clock | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| US6807236B1 (en) | Crosstalk elimination method and system | |
| US9602272B2 (en) | Clock and data recovery circuit and system using the same | |
| JP2950351B2 (ja) | パルス信号発生回路 | |
| US5294844A (en) | Sampling signal generation circuit | |
| JPS62130037A (ja) | クロツク位相選択方法及びその装置 | |
| US8553756B2 (en) | Data transmission system and method, and data sending apparatus and receiving apparatus | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| JP2010183429A (ja) | クロック抽出回路 | |
| JP2000332741A (ja) | 通信装置 | |
| KR0157923B1 (ko) | 맨체스터코드의 디코딩 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |