JPS62130037A - クロツク位相選択方法及びその装置 - Google Patents
クロツク位相選択方法及びその装置Info
- Publication number
- JPS62130037A JPS62130037A JP60269395A JP26939585A JPS62130037A JP S62130037 A JPS62130037 A JP S62130037A JP 60269395 A JP60269395 A JP 60269395A JP 26939585 A JP26939585 A JP 26939585A JP S62130037 A JPS62130037 A JP S62130037A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- phase
- transmission
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はクロック位相選択方法及びその装置に係り、特
に、同期したクロック信号が送信側から受信側に供給さ
れている装置間の信号伝送において受信側で最適位相の
クロック信号を選択するのに用いて好適なりロック位相
選択方法及びその装置に関するものである。
に、同期したクロック信号が送信側から受信側に供給さ
れている装置間の信号伝送において受信側で最適位相の
クロック信号を選択するのに用いて好適なりロック位相
選択方法及びその装置に関するものである。
例えば局内通信装置、’ｌｊ相互間や電子、１１算機相
１１：間、あるいはこれらの装置間の信−）伝送におい
ては、伝送に用いられるインタフェイスの数が多いため
、装量価格に占めるインタフェイス価格の割合が高く、
インタフェイスの経済化が大きな課題である。
１１：間、あるいはこれらの装置間の信−）伝送におい
ては、伝送に用いられるインタフェイスの数が多いため
、装量価格に占めるインタフェイス価格の割合が高く、
インタフェイスの経済化が大きな課題である。
そこで、局内装置が同期したクロック信号で動作してい
ることを利用することで、タイミング再生部を簡略化し
経済化が達成できる。同期クロックが供給されている受
ｂｊ側装置のクロックパルスを用いて、ディジタル回路
により受信パルス識別のための最適位相選択を行う方式
が平出他［ディジタル網における局内パルス伝送の検討
」、信学会技術資料、Ｃ３７７−１７］、 １９７７に
提案されている６１−記堤案では、受信側で多相クロッ
クを発生させ、それぞれを受信信号の立下り点でラッチ
し、ディジタル論理信号＋１１ ＋＋、１１．０１１の
判定を行って最適位相ありロックを選択する方式が採用
されている。
ることを利用することで、タイミング再生部を簡略化し
経済化が達成できる。同期クロックが供給されている受
ｂｊ側装置のクロックパルスを用いて、ディジタル回路
により受信パルス識別のための最適位相選択を行う方式
が平出他［ディジタル網における局内パルス伝送の検討
」、信学会技術資料、Ｃ３７７−１７］、 １９７７に
提案されている６１−記堤案では、受信側で多相クロッ
クを発生させ、それぞれを受信信号の立下り点でラッチ
し、ディジタル論理信号＋１１ ＋＋、１１．０１１の
判定を行って最適位相ありロックを選択する方式が採用
されている。
しかし、伝送速度の高速化に伴って、伝送路や受信機の
イ（Ｆ域劣化による受信パルスの立下りの劣化の影響が
強くなり、ジッタが増加するという問題があり、さらに
、多相クロックのデユーティが５０％からずれると誤り
を発生しやすいという問題がある。
イ（Ｆ域劣化による受信パルスの立下りの劣化の影響が
強くなり、ジッタが増加するという問題があり、さらに
、多相クロックのデユーティが５０％からずれると誤り
を発生しやすいという問題がある。
本発明の目的は、ｉ’＋ｉｔ述した経済化を達成し、し
かも、高速伝送においても受信信号の立上り、立下りの
ジッタの影響を受けずに、受信側装置のクロックパルス
を用いてディジタル回路により受（１１パルス識別のた
めの最適位相の選択を可能とするクロック位相選択方法
及びその装置を提供することにある。
かも、高速伝送においても受信信号の立上り、立下りの
ジッタの影響を受けずに、受信側装置のクロックパルス
を用いてディジタル回路により受（１１パルス識別のた
めの最適位相の選択を可能とするクロック位相選択方法
及びその装置を提供することにある。
本発明では、」二記目的を達成するために、送信信号に
同期したクロック成分を受信側に別送する手段を備えた
信号伝送系において、送イ４側で送イ１］信号を伝送符
号化し、受信側で位相を順次異にする多相のクロック信
号を発生させ、これらの多相クロック４３″＋のそれぞ
れで受信信号を識別して符号変換則誤り数を計数し、こ
の計数結果によって最適位相を判定する方法、さらに−
Ｗ’ｊｉＩｅ信号伝送系の送信側に送信信号を伝送符号
化する符号化手段を設け、受信側に、 Ｊ、”Ｉｔ波数
は受（ｄクロック信号と同じで位相が順次異なる多相の
クロック信号を発生する手段と、これらの多相クロック
信号の一つに制御信号入力ごとに順次選択して出力する
選択回路と、この選択回路出力で受信信号を識別し符号
変換則誤りを検出してパルス信シ）を出力する識別及び
検出回路と、この検出回路出力のパルス数を計数して計
数値が設定値に達すると前記選択回路に制御信号を送出
するカウンタとを備えた構成分採用する。
同期したクロック成分を受信側に別送する手段を備えた
信号伝送系において、送イ４側で送イ１］信号を伝送符
号化し、受信側で位相を順次異にする多相のクロック信
号を発生させ、これらの多相クロック４３″＋のそれぞ
れで受信信号を識別して符号変換則誤り数を計数し、こ
の計数結果によって最適位相を判定する方法、さらに−
Ｗ’ｊｉＩｅ信号伝送系の送信側に送信信号を伝送符号
化する符号化手段を設け、受信側に、 Ｊ、”Ｉｔ波数
は受（ｄクロック信号と同じで位相が順次異なる多相の
クロック信号を発生する手段と、これらの多相クロック
信号の一つに制御信号入力ごとに順次選択して出力する
選択回路と、この選択回路出力で受信信号を識別し符号
変換則誤りを検出してパルス信シ）を出力する識別及び
検出回路と、この検出回路出力のパルス数を計数して計
数値が設定値に達すると前記選択回路に制御信号を送出
するカウンタとを備えた構成分採用する。
以下、本発明の一実ＪｆＭ例を第１図及び第２図により
説明する。第１図は実施例の最適クロック選択回路の構
成を示す。ここでは伝送符号にＣＭＴ（Ｃｏｄｅｄ Ｍ
ａｒｋ 丁ｎｖｅｒｓｉｏｎ）を用い、受信側では４
相のクロックを発生させる例を示す。第２図は、符号化
則、及び受信信号（ｂ）と多相クロック（ｃ、ｄ、ｐ、
、［）との位相関係を示す図である。第２図に示すよう
に、ここで用いている符号則では、原信号（、）のＯを
０１に、１を交互に１１、００としている。受信信号（
ｂ）とワード同期がとれている最適位相のクロックは（
ｃ）である。図示の受信信号（ｂ）は立上り、立下りの
劣化を誇張しである。
説明する。第１図は実施例の最適クロック選択回路の構
成を示す。ここでは伝送符号にＣＭＴ（Ｃｏｄｅｄ Ｍ
ａｒｋ 丁ｎｖｅｒｓｉｏｎ）を用い、受信側では４
相のクロックを発生させる例を示す。第２図は、符号化
則、及び受信信号（ｂ）と多相クロック（ｃ、ｄ、ｐ、
、［）との位相関係を示す図である。第２図に示すよう
に、ここで用いている符号則では、原信号（、）のＯを
０１に、１を交互に１１、００としている。受信信号（
ｂ）とワード同期がとれている最適位相のクロックは（
ｃ）である。図示の受信信号（ｂ）は立上り、立下りの
劣化を誇張しである。
次に第１図により最適位相クロックの選択方法を説明す
る。１はクロック入力端子で、原信号と同じ周波数のク
ロック信号が入力される。２は多相クロック発生器であ
り、クロック周）υ１の１／４周期だけ遅れた信号を出
力する遅延素子１０と４個のゲート回路素子（そのうち
２個は符叶反転素子）と髪内蔵している。３は選択回路
で１例えばＥＣＬ （ＥｍｊｔｔＣｒ ＣｏｕｐｌＯｄ
Ｔ、ｎｇｉＣ，エミッタ結合論理）構成の集積回路を
用いることができ、後述するカウンタ１４から出力され
る制御信号により入力クロックｃ、ｄ、ｃ、ｆから順次
、一つを選んで出力する。４は識別回路で、２つのフリ
ップフロップからなり、クロック選択回路３で選択され
たクロックイ、′１号、及びそれとは位相が１８０度ず
れたクロック信号で受信信号（ｂ）を識別する。最適位
相クロックが選ばれていれば識別回路４の出力は０１．
１１．００の３種類であり、かつ、１１と００は交互に
出力される６５はこの符号則誤りを検出する符号誤り検
出回路である。ここでは、１１と００とが交互に出力さ
れるか否かのみを判別している。誤り検出方式としては
、上記方式に限らず、バタン１０を検出する方式でもよ
いし、両方式を組み合わせる方式とすることも可能であ
る。
る。１はクロック入力端子で、原信号と同じ周波数のク
ロック信号が入力される。２は多相クロック発生器であ
り、クロック周）υ１の１／４周期だけ遅れた信号を出
力する遅延素子１０と４個のゲート回路素子（そのうち
２個は符叶反転素子）と髪内蔵している。３は選択回路
で１例えばＥＣＬ （ＥｍｊｔｔＣｒ ＣｏｕｐｌＯｄ
Ｔ、ｎｇｉＣ，エミッタ結合論理）構成の集積回路を
用いることができ、後述するカウンタ１４から出力され
る制御信号により入力クロックｃ、ｄ、ｃ、ｆから順次
、一つを選んで出力する。４は識別回路で、２つのフリ
ップフロップからなり、クロック選択回路３で選択され
たクロックイ、′１号、及びそれとは位相が１８０度ず
れたクロック信号で受信信号（ｂ）を識別する。最適位
相クロックが選ばれていれば識別回路４の出力は０１．
１１．００の３種類であり、かつ、１１と００は交互に
出力される６５はこの符号則誤りを検出する符号誤り検
出回路である。ここでは、１１と００とが交互に出力さ
れるか否かのみを判別している。誤り検出方式としては
、上記方式に限らず、バタン１０を検出する方式でもよ
いし、両方式を組み合わせる方式とすることも可能であ
る。
符号誤り検出回路５の中の１１．１２はパルス幅を決定
するための遅延素子である。１３は誤りの数を計数する
カウンタであり、一定周期ごとにリセットされる。従っ
て一定周期内に一定以上誤りが発生するとカウンタ１３
からパルスが出力され、この出カバルスが次の４段のカ
ウンタ１４に入力され、このカウンタ１４の出力がクロ
ック選択回路３への制御（４号となって、選択されるク
ロック信号が変えられる。最適クロックが選択されるま
で、この動作が繰り返されるに のようにして選択された最適クロックを用いて、排他的
論理和ゲートとフリップフロップとで構成される識別回
路６で受信信号を識別させることにより、データ出力端
子７に原イ、１号が出力される。
するための遅延素子である。１３は誤りの数を計数する
カウンタであり、一定周期ごとにリセットされる。従っ
て一定周期内に一定以上誤りが発生するとカウンタ１３
からパルスが出力され、この出カバルスが次の４段のカ
ウンタ１４に入力され、このカウンタ１４の出力がクロ
ック選択回路３への制御（４号となって、選択されるク
ロック信号が変えられる。最適クロックが選択されるま
で、この動作が繰り返されるに のようにして選択された最適クロックを用いて、排他的
論理和ゲートとフリップフロップとで構成される識別回
路６で受信信号を識別させることにより、データ出力端
子７に原イ、１号が出力される。
以上説明したように、本発明によれば、信号伝送系の受
信側装置のクロックパルスを用いて位相選択を行う方式
であることから、タイミング再生部を簡略化し経済化を
達成することができ、さらに、最適位相の判定を符号変
換則誤り数を３１数して行う方式であることから、受信
信号に帯域劣化やジッタがある場合にも高速性を損なう
ことなく最適位相クロックを選択することができる。
信側装置のクロックパルスを用いて位相選択を行う方式
であることから、タイミング再生部を簡略化し経済化を
達成することができ、さらに、最適位相の判定を符号変
換則誤り数を３１数して行う方式であることから、受信
信号に帯域劣化やジッタがある場合にも高速性を損なう
ことなく最適位相クロックを選択することができる。
第１図は本発明の一実施例の構成図、第２図は各信号の
位相関係を示す図である。 符号の説明
位相関係を示す図である。 符号の説明
Claims (3)
- （１）送信信号に同期したクロック成分を受信側に別送
する手段を備えた信号伝送系において、送信側で送信信
号を伝送符号化し、受信側で位相を順次異にする多相の
クロック信号を発生させ、これらの多相クロック信号の
それぞれで受信信号を識別して符号変換則誤り数を計数
し、その結果によって最適位相を判定することを特徴と
するクロック位相選択方法。 - （２）送信信号に同期したクロック成分を受信側に別送
する手段を備えた信号伝送系において、送信側に送信信
号を伝送符号化する符号化手段を設け、受信側に、周波
数は受信クロック信号と同じで位相が順次異なる多相の
クロック信号を発生する手段と、これらの多相クロック
信号の一つを制御信号入力ごとに順次選択して出力する
選択回路と、この選択回路出力で受信信号を識別し符号
変換則誤りを検出してパルス信号を出力する識別及び検
出回路と、この検出回路出力のパルス数を計数して計数
値が設定値に達すると前記選択回路に制御信号を送出す
るカウンタとを設けたことを特徴とするクロック位相選
択装置。 - （３）特許請求の範囲第１項記載のクロック位相選択方
法において、送信信号の論理０、１を、その一方を１０
または０１に変換し、他方を交互に１１および００に変
換して伝送することを特徴とするクロック位相選択方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60269395A JPS62130037A (ja) | 1985-12-02 | 1985-12-02 | クロツク位相選択方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60269395A JPS62130037A (ja) | 1985-12-02 | 1985-12-02 | クロツク位相選択方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62130037A true JPS62130037A (ja) | 1987-06-12 |
Family
ID=17471808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60269395A Pending JPS62130037A (ja) | 1985-12-02 | 1985-12-02 | クロツク位相選択方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62130037A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63203014A (ja) * | 1987-02-18 | 1988-08-22 | Matsushita Commun Ind Co Ltd | 誤り訂正方法 |
| US5796792A (en) * | 1995-03-20 | 1998-08-18 | Fujitsu Limited | Data identifying device and light receiver using the same |
| US8194727B2 (en) | 2007-03-27 | 2012-06-05 | Fujitsu Limited | Equalizer characteristics optimizing method and transmission system |
-
1985
- 1985-12-02 JP JP60269395A patent/JPS62130037A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63203014A (ja) * | 1987-02-18 | 1988-08-22 | Matsushita Commun Ind Co Ltd | 誤り訂正方法 |
| US5796792A (en) * | 1995-03-20 | 1998-08-18 | Fujitsu Limited | Data identifying device and light receiver using the same |
| US5923455A (en) * | 1995-03-20 | 1999-07-13 | Fujitsu Limited | Data identifying device and light receiver using the same |
| US8194727B2 (en) | 2007-03-27 | 2012-06-05 | Fujitsu Limited | Equalizer characteristics optimizing method and transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
| US5023891A (en) | Method and circuit for decoding a Manchester code signal | |
| US4287596A (en) | Data recovery system for use with a high speed serial link between two subsystems in a data processing system | |
| US6937683B1 (en) | Compact digital timing recovery circuits, devices, systems and processes | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| US3705398A (en) | Digital format converter | |
| JPH0775343B2 (ja) | 同期検出回路及び方法 | |
| US6628212B1 (en) | State-driven over-sampling manchester decoder | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| KR100210497B1 (ko) | 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법 | |
| JPS62130037A (ja) | クロツク位相選択方法及びその装置 | |
| WO2002100058A1 (fr) | Circuit integre semi-conducteur et systeme de transmission de donnees | |
| JP3719413B2 (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| JPH07229979A (ja) | 多相クロック時間計測回路 | |
| JP3344530B2 (ja) | デジタル信号伝送方法およびデジタル信号復調装置 | |
| JP3371913B2 (ja) | 波形歪補正装置 | |
| KR0157923B1 (ko) | 맨체스터코드의 디코딩 장치 | |
| JP3453066B2 (ja) | シリアルデータによるｐｗｍ出力装置 | |
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| JPH0273724A (ja) | Ｃｍｉ復号化回路 | |
| JP3397829B2 (ja) | 位相検出回路 | |
| KR940001727B1 (ko) | 데이타 검출회로 | |
| JP3270572B2 (ja) | フレーム信号伝送システム |