JPH0273724A - Ｃｍｉ復号化回路 - Google Patents
Ｃｍｉ復号化回路Info
- Publication number
- JPH0273724A JPH0273724A JP22541888A JP22541888A JPH0273724A JP H0273724 A JPH0273724 A JP H0273724A JP 22541888 A JP22541888 A JP 22541888A JP 22541888 A JP22541888 A JP 22541888A JP H0273724 A JPH0273724 A JP H0273724A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cmi
- circuit
- code
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002860 competitive effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＭＩ符号をＮＲＺ符号に復号するＣＭＩ復号
化回路に関する。
化回路に関する。
〔従来の技術］
一般に、ＣＭＩ符号はタイミング情報の抽出法として、
受信ＣＭＩ符号系列よりタイミング波を得る自己タイミ
ング方式の符号として知られている。従来、この種のＣ
ＭＩ復号化回路は、ＣＭＩ符号速度２ｆｃの符号の立ち
上り、又は立ち下り情報よりタイミング抽出を行い、Ｎ
ＲＺ符号のデータ速度をｆｃとしたときに、ＣＭＩ符号
に同期した速度ｆ、のクロックと、その反転クロックの
２系列のクロックにてＣＭＩ符号を２系列に分けて復号
する方式が用いられている。
受信ＣＭＩ符号系列よりタイミング波を得る自己タイミ
ング方式の符号として知られている。従来、この種のＣ
ＭＩ復号化回路は、ＣＭＩ符号速度２ｆｃの符号の立ち
上り、又は立ち下り情報よりタイミング抽出を行い、Ｎ
ＲＺ符号のデータ速度をｆｃとしたときに、ＣＭＩ符号
に同期した速度ｆ、のクロックと、その反転クロックの
２系列のクロックにてＣＭＩ符号を２系列に分けて復号
する方式が用いられている。
上述した従来のＣＭＩ復号回路では、受信ＣＭＩ符号を
識別再生する場合に、ＣＭＩ符号速度の１７２の２つの
位相のクロックにて２系列に識別再生する必要があり、
受信識別再生回路、ＣＭＩ復号化回路の分離が難しく、
ＣＭＩ符号専用の受信識別再生回路を必要とする問題が
ある。
識別再生する場合に、ＣＭＩ符号速度の１７２の２つの
位相のクロックにて２系列に識別再生する必要があり、
受信識別再生回路、ＣＭＩ復号化回路の分離が難しく、
ＣＭＩ符号専用の受信識別再生回路を必要とする問題が
ある。
本発明は単一のクロックで復号化を可能とし、回路の簡
略化を実現するＣＭＩ復号化回路を提供することを目的
とする。
略化を実現するＣＭＩ復号化回路を提供することを目的
とする。
本発明のＣＭＩ復号化回路は、ＣＭＩ符号則がＮＲＺ符
号の°″０“を１０゛と変換する場合は“０１°°を、
またこれを“”０１”と変換する場合は’ ｉ ｏ ”
をＣＭＩ符号から検出する手段と、ＣＭＩ符号速度のク
ロック信号を１７２分周する手段と、この分周されたク
ロックとその反転クロックを出力させる手段と、前記検
出手段から“°０１°”又は１０″“が多く検出される
位相を判定する手段と、判定された位相により分周クロ
ックの位相を選択する手段とを備えており、この選択さ
れた位相の分周クロックで同期をとってＣＭＩ符号を復
号するように構成している。
号の°″０“を１０゛と変換する場合は“０１°°を、
またこれを“”０１”と変換する場合は’ ｉ ｏ ”
をＣＭＩ符号から検出する手段と、ＣＭＩ符号速度のク
ロック信号を１７２分周する手段と、この分周されたク
ロックとその反転クロックを出力させる手段と、前記検
出手段から“°０１°”又は１０″“が多く検出される
位相を判定する手段と、判定された位相により分周クロ
ックの位相を選択する手段とを備えており、この選択さ
れた位相の分周クロックで同期をとってＣＭＩ符号を復
号するように構成している。
上述した構成では、選択された分周クロックによりＣＭ
Ｉ符号を復号化でき、ＣＭＩ符号速度と同じ速度である
単一クロックでの復号を可能とする。
Ｉ符号を復号化でき、ＣＭＩ符号速度と同じ速度である
単一クロックでの復号を可能とする。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
なお、この実施例では簡略化のため、ＣＭＩ符号則はＮ
ＲＺ符号の“′０パが０１°゛に変換される例を示して
いる。
ＲＺ符号の“′０パが０１°゛に変換される例を示して
いる。
ＣＭＩ符号入力端１に入力されたＣＭＩ符号は、２ｆｃ
クロツク入力端２に入力される２ｆｃクロツクによりフ
リップフロップ３．４に夫々読み込まれる。そして、先
のデータを読み込んだフリップフロップ４のＱ出力（読
み込んだデータと同極性のデータ）と後のデータを読み
込んだフリップフロップ３のｑ出力（読み込んだデータ
の反転出力）を夫々アンド回路７，８に夫々入力する。
クロツク入力端２に入力される２ｆｃクロツクによりフ
リップフロップ３．４に夫々読み込まれる。そして、先
のデータを読み込んだフリップフロップ４のＱ出力（読
み込んだデータと同極性のデータ）と後のデータを読み
込んだフリップフロップ３のｑ出力（読み込んだデータ
の反転出力）を夫々アンド回路７，８に夫々入力する。
また、各フリップフロップ３．４のＱ出力は排他的論理
和回路９に入力され、更にこの排他的論理和回路９の出
力はフリップフロップ１２に読み込まれる。このフリッ
プフロップ１２には後述するセレクタ１１の出力をクロ
ックとして動作し、ＮＲＺ符号をＮＲＺ出力端１３に出
力する。
和回路９に入力され、更にこの排他的論理和回路９の出
力はフリップフロップ１２に読み込まれる。このフリッ
プフロップ１２には後述するセレクタ１１の出力をクロ
ックとして動作し、ＮＲＺ符号をＮＲＺ出力端１３に出
力する。
一方、これらアンド回路７．８には、２ｆｃクロツクを
反転回路５で反転したクロックを夫々入力し、グリッジ
等を取り除くためのＲＺパルスとしている。更に、２ｆ
ｃクロツクを１７２分周回路６で分周し、一方の正極性
のクロックをアンド回路７に、その反転クロックをアン
ド回路８に入力する。なお、これら正極性２反転の各ｆ
Ｃクロックは夫々後述するセレクタ１１にも入力する。
反転回路５で反転したクロックを夫々入力し、グリッジ
等を取り除くためのＲＺパルスとしている。更に、２ｆ
ｃクロツクを１７２分周回路６で分周し、一方の正極性
のクロックをアンド回路７に、その反転クロックをアン
ド回路８に入力する。なお、これら正極性２反転の各ｆ
Ｃクロックは夫々後述するセレクタ１１にも入力する。
更に、アンド回路７，８の出力はパルス数検出回路１１
に入力され、ここでパルスが多く出力される側が判定さ
れる。この判定結果の出力はセレクタ１０に入力され、
このセレクタ１０に入力されている１７２分周されたｆ
ｃのクロックを選択してフリップフロップ１２及びクロ
ック出力端１４に出力させる。
に入力され、ここでパルスが多く出力される側が判定さ
れる。この判定結果の出力はセレクタ１０に入力され、
このセレクタ１０に入力されている１７２分周されたｆ
ｃのクロックを選択してフリップフロップ１２及びクロ
ック出力端１４に出力させる。
以上の構成によれば、第２図に各部における信号ａ−ｇ
を示すように、入力されるＣＭＩ符号ａは２ｆｃクロツ
クｂでフリップフロップ３，４に読み込まれ、先のＱ出
力と後のＱ出力が夫々アンド回路７．８に出力される。
を示すように、入力されるＣＭＩ符号ａは２ｆｃクロツ
クｂでフリップフロップ３，４に読み込まれ、先のＱ出
力と後のＱ出力が夫々アンド回路７．８に出力される。
そして、このアンド回路７，８では正極性ｆｃクロック
ｅと反転ｆ。
ｅと反転ｆ。
クロックｆのタイミングでフリップフロップ３゜４から
の出力を通過させ、”’ １０ ”を検出したときにパ
ルスを出力する。Ｃはアンド回路７から出力されるパル
スである。このパルスはパルス数検出回路１１で検出さ
れ、パルスが多く出力される側を判定する。そして、こ
の判定出力によりセレクタ１０ではパルス数の多い側の
位相のｆｃクロックを選択し、この選択したｆｃクロッ
クによってフリップフロップ１２を動作させる。これに
より、排他的論理和回路９の出力ｄはＮＲＺ符号ｇとし
て出力されることになる。
の出力を通過させ、”’ １０ ”を検出したときにパ
ルスを出力する。Ｃはアンド回路７から出力されるパル
スである。このパルスはパルス数検出回路１１で検出さ
れ、パルスが多く出力される側を判定する。そして、こ
の判定出力によりセレクタ１０ではパルス数の多い側の
位相のｆｃクロックを選択し、この選択したｆｃクロッ
クによってフリップフロップ１２を動作させる。これに
より、排他的論理和回路９の出力ｄはＮＲＺ符号ｇとし
て出力されることになる。
したがって、この回路では２ｆ、クロックだけでＣＭＩ
復号を実現でき、受信識別再生回路等は不要となる。
復号を実現でき、受信識別再生回路等は不要となる。
なお、ＮＲＺ符号の“０′”を１０゛に変換する場合に
は、パルス数検出回路１１では°０１“。
は、パルス数検出回路１１では°０１“。
を検出した側の位相をセレクタ１０で選択するように構
成する。
成する。
また、パルス数検出回路１１はＣＭＩ符号のバイオレー
ションを考慮して競合型カウンタ、又はアナログの積分
回路等でパルスが多く出力される側を検出する回路にて
実施できる。
ションを考慮して競合型カウンタ、又はアナログの積分
回路等でパルスが多く出力される側を検出する回路にて
実施できる。
以上説明したように本発明は、ＣＭＩ符号を検出した上
で、分周クロックの位相を選択し、この選択された分周
クロックによりＣＭＩ符号を復号化しているので、ＣＭ
Ｉ符号速度と同じ速度の単一クロックにて復号すること
が可能となり、特殊な受信符号識別再生回路を必要とせ
ず、回路の簡略化を図ることができる効果がある。
で、分周クロックの位相を選択し、この選択された分周
クロックによりＣＭＩ符号を復号化しているので、ＣＭ
Ｉ符号速度と同じ速度の単一クロックにて復号すること
が可能となり、特殊な受信符号識別再生回路を必要とせ
ず、回路の簡略化を図ることができる効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図の８〜ｇの各信号の波形図である。 ■・・・ＣＭＩ符号入力端、２・・・２ｆｃクロツク入
力端、３．４・・・フリップフロップ、５・・・反転回
路、６・・・１７２分周回路、７．８・・・アンド回路
、９・・・排他的論理和回路、１０・・・セレクタ、１
１・・・パルス数検出回路、１２・・・フリップフロッ
プ、１３・・・ＮＲＺ出力端、１３・・・ｆｃクロック
出力端。
図の８〜ｇの各信号の波形図である。 ■・・・ＣＭＩ符号入力端、２・・・２ｆｃクロツク入
力端、３．４・・・フリップフロップ、５・・・反転回
路、６・・・１７２分周回路、７．８・・・アンド回路
、９・・・排他的論理和回路、１０・・・セレクタ、１
１・・・パルス数検出回路、１２・・・フリップフロッ
プ、１３・・・ＮＲＺ出力端、１３・・・ｆｃクロック
出力端。
Claims (1)
- １、ＣＭＩ符号則がＮＲＺ符号の“０”を“１０”と変
換する場合は“０１”を、またこれを“０１”と変換す
る場合は“１０”をＣＭＩ符号から検出する手段と、Ｃ
ＭＩ符号速度のクロック信号を１／２分周する手段と、
この分周されたクロックとその反転クロックを出力させ
る手段と、前記検出手段から“０１”又は“１０”が多
く検出される位相を判定する手段と、判定された位相に
より分周クロックの位相を選択する手段とを備え、この
選択された位相の分周クロックで同期をとってＣＭＩ符
号を復号するように構成したことを特徴とするＣＭＩ復
号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225418A JPH07120952B2 (ja) | 1988-09-08 | 1988-09-08 | Ｃｍｉ復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225418A JPH07120952B2 (ja) | 1988-09-08 | 1988-09-08 | Ｃｍｉ復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273724A true JPH0273724A (ja) | 1990-03-13 |
| JPH07120952B2 JPH07120952B2 (ja) | 1995-12-20 |
Family
ID=16829061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225418A Expired - Lifetime JPH07120952B2 (ja) | 1988-09-08 | 1988-09-08 | Ｃｍｉ復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120952B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140926A (ja) * | 1992-10-22 | 1994-05-20 | Nec Corp | 位相比較回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558646A (en) * | 1978-10-27 | 1980-05-01 | Hitachi Ltd | Conversion system of phase division code to nrz code |
| JPS59144248A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | Ｃｍｉ符号復号化回路 |
-
1988
- 1988-09-08 JP JP63225418A patent/JPH07120952B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558646A (en) * | 1978-10-27 | 1980-05-01 | Hitachi Ltd | Conversion system of phase division code to nrz code |
| JPS59144248A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | Ｃｍｉ符号復号化回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140926A (ja) * | 1992-10-22 | 1994-05-20 | Nec Corp | 位相比較回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120952B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232388A (en) | Method and means for encoding and decoding digital data | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| KR880003238A (ko) | 클럭 재생 장치 | |
| US4204199A (en) | Method and means for encoding and decoding digital data | |
| JPH0273724A (ja) | Ｃｍｉ復号化回路 | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| JPS62130037A (ja) | クロツク位相選択方法及びその装置 | |
| KR920004447B1 (ko) | 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로 | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| SU1401630A1 (ru) | Устройство дл фазовой синхронизации | |
| JP3397829B2 (ja) | 位相検出回路 | |
| JP3440666B2 (ja) | クロック抽出回路及び復号化回路 | |
| RU1795557C (ru) | Преобразователь последовательного кода в параллельный | |
| JPS63234454A (ja) | 複号化用標本化クロツク再生方式 | |
| JPS5922466A (ja) | バイ・フエ−ズ・デジタル変調信号の復調方法 | |
| KR960003182A (ko) | Hdlc nrzi 통신 시스템에서의 선로이중화장치 | |
| KR100333717B1 (ko) | 입력신호의에지검출을이용한클럭발생장치 | |
| JPH0227850A (ja) | クロック非同期データ検出装置 | |
| JPH05160738A (ja) | Ｃｍｉ復号方式 | |
| JPH0568136B2 (ja) | ||
| JPS60248087A (ja) | サンプリングクロック再生回路 | |
| JPS6051353A (ja) | バイポ−ラ符号復号回路 | |
| JPH08204692A (ja) | 伝送信号のクロックタイミング抽出方法 |