JPH0568136B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、雑音の多い無線回線を介して行うデ
ータ伝送に於いて、確実に同期符号を検出し、誤
りの少ない同期がとれる符号同期方式に関するも
のである。

（従来技術） 到来するデジタル信号から同期符号を検出する
手段として、調歩同期方式、キヤラクタ同期方式
が知られているが、いずれも到来するデジタル信
号のビツト変換点を基準にしてビツトのサンプリ
ング点を発生させ、符号を検出する方法がとられ
ている。

これらの方法は、回線品質が比較的良好な場合
には有効な手段であり、一般のデータ伝送に広く
用いられている。しかしながら無線回線、特に短
波無線回線においては、雑音、混信、フエージン
グ等により発生するパルスと、到来したデジタル
信号のビツト変換点との識別が困難であり、上記
の方法は適当でない。

従つて、以下の様な方法がとられている。すな
わち、同期伝送においては、定まつたビツト数か
ら構成されるキヤラクタが連続して伝送されるた
め、この受信符号列から正確なデータを受信する
ためには、キヤラクタ毎に区切つたタイミングに
よつて受信動作を行なわせる必要がある。

そこで、１キヤラクタ分のシフトレジスタを設
け、受信符号列をビツト間隔に相当するシフトパ
ルスで１ビツトづつシフトしてレジスタに入れ、
シフトレジスタの各ビツト出力に同期検定用のデ
コーダを設け、同期符号を検出すれば、キヤラク
タ同期が合つたものと見なし、以後、キヤラクタ
毎のタイミングで受信符号列を区切つて受信させ
る。この様なキヤラクタ同期は実際上はビツト同
期をとりながら行なつており、受信符号列の各ビ
ツトの中央でシフトパルスを出し、符号検定を行
うのが理想的であるが、仮りにシフトパルスの位
置が１ビツト内でもビツトの中央より離れた位置
にあつても、符号検出は可能であり、同期符号検
出によつて同期インし、あとは受信符号列のビツ
ト変換点をとらえて、移相動作を行い、シフトパ
ルスをビツトの中央に持つて行く事が可能であ
る。

しかし、前述した様な従来方式では、シフトパ
ルスが、ビツト変換点とほぼ同一の時点で発生し
た場合には、受信符号歪、及びジツター等によ
り、受信符号は正しく検出されないという欠点が
ある。

（発明の目的） 本発明の目的は前述の欠点に鑑み、入力信号を
確実に同期インすると共に、シフトパルスを常に
ビツト間隔のほぼ中央に発生させることにより、
確実な符号検出を可能にする符号同期方式を提供
することであり、以下詳細に説明する。

（発明の構成） 本発明は、デジタル信号を力信号とし、該入力
信号を自局の発振器より発生するクロツクパルス
を分周して得られるサンプリングパルスによりサ
ンプリングして、キヤラクタ同期のための同期符
号を検出する同期方式において、到来する入力信
号の１ビツト長の１／Ｎの周期を有するサンプリ
ングパルスにより、到来する入力信号をサンプリ
ングし、以前に得られたサンプル各々についてＮ
−１個とばしにグループに分けて得られるＮ個の
サンプル群各々について１キヤラクタ分同期符号
か否かを判定し、各サンプル群に対し同期符号で
あるとの判定が連続した場合には、該サンプルの
列のほぼ中央のサンプルを得るために用いられた
パルスを起点として、前記サンプリングパルスを
Ｎ分周したサンプリングパルスを発生することを
特徴とする符号同期方式であり、以下、実施例を
用いて詳細に説明する。

（実施例） 本発明の実施例のブロツク図を第１図に示す。
同図中、１はマイクロプロセツサ（以下CPUと
略す）、２はＩ／Ｏポート、３はカウンタ、４は
切換ゲート、５はサンプリング回路、６は基準パ
ルス発生回路、７はシフトレジスタを含む各種の
レジスタ群であり、１１は受信符号列、１２は基
準パルス、１３はカウンタのプリセツト入力、１
４は桁あふれ出力（以下、キヤリー出力と略す）、
１５はカウンタ３の出力値、１６は切換ゲートの
切換信号が、それぞれ通つている。

例として、受信符号列１１の１ビツト長を
10msとし、Ｎ＝８、すなわち基準パルス発生回
路６で発生される基準パルスは1.25msの周期を
持つものとする。

カウンタ３は前記基準パルスを８分周し、桁あ
ふれした場合、キヤリー出力１４からパルスが出
力される。該パルスの周期が10msになることは
言うまでもない。

また、CPU１は常時Ｉ／Ｏポート２を介して、
カウンタの出力値１５のリード、及びカウンタ３
のプリセツトが行なえる様になつており、プリセ
ツト入力１３がなければ、カウンタの出力値１５
は０から７までを循環する。

切換ゲート４は1.25msの基準パルスと10msの
キヤリー出力のパルスを切換えるゲートであり、
ゲート出力は受信信号をサンプリングすると同時
にCPU１に割込み動作をさせる。また、切換信
号１６はＩ／Ｏポート２を介してCPU１が制御
する様になつている。

以上の条件の下で、本実施例の動作について説
明する。

第２図は本実施例の動作を説明するためのタイ
ムチヤートである。図中１は、10msの単位ビツ
ト長を持つビツト列から成る受信符号列１１であ
り、これを図中２の1.25msの周期を有するサン
プリングパルスでサンプリングする。図中３は前
記サンプリングパルスを発生した時のカウンタの
出力値１５の例である。

第２図の様に、受信符号列１１をサンプリング
し始めると、CPU１はカウンタの出力値１５を
読込むことにより、０から７までの各々の値に対
応するサンプリングパルスによつて得られた各々
のサンプルを図示しないカウンタの出力値に対応
する８個のシフトレジスタに順次１ビツトづつシ
フトして格納する。各々のシフトレジスタが、従
来例と同様に１キヤラクタ分の大きさを持つてい
る事は言うまでもない。

次に、第１図に示される様に、CPU１は切換
ゲート４から出力される1.25msのサンプリング
パルスにより割込みがかけられ、前記８個のシフ
トレジスタの内容が同期符号か否かを判定する。
同期符号でないと判定した場合には図示しない同
期レジスタのビツトに論理レベル０を立て、同期
符号であると判定した場合には前記同期レジスタ
のビツトに論理レベル１をたてる。

同期レジスタは、カウンタの出力値の数、すな
わち８ビツトから構成されており、各々のビツト
が前記シフトレジスタと同様に、各々のカウンタ
の出力値に割当てられている。

すなわち、８個のシフトレジスタには各各
1.25msずれたサンプリングパルスによつてサン
プルされたサンプル１キヤラクタ分が格納されて
おり、その各々を1.25ms毎の割込要求により
CPU１が読み、あらかじめ決められた同期符号
のビツトパターンと比較し、一致すれば同期符号
である。不一致であれば同期符号でないと判定
し、その判定結果に基づいて、８個のシフトレジ
スタ各々に対応する同期レジスタの各ビツトをセ
ツト／リセツトする。

次に第３図を用いて、同期符号を検出した場合
の動作を説明する。同図中ａは同期符号の最終ビ
ツトとし、サンプリングパルスｂにより○アの時点
までサンプリングした結果、歪がなく、図中ｄに
示されるように、各々のカウンタ出力値に対応す
る同期レジスタのビツトには、総て論理レベル１
が立つたとする。さらに図中ｂの○イにおいてサン
プリングパルスが発生し、カウンタ出力値の３に
対応する同期レジスタのビツトは論理レベル０と
なる。

OPU１は、この時点、すなわち、いずれかの
同期レジスタのビツトが論理レベル１から論理レ
ベル０に変化する点を検出すると、各々の同期レ
ジスタのビツトを調べ、論理レベル１が連続して
いる事、及び歪が50％より少ない事、すなわち同
期レジスタ内の１の数が０の数より多いか否かを
判定し、前記二条件が満足された場合には、受信
符号列のビツトのほぼ中央にサンプリングパルス
が発生するようカウンタ３をプリセツトする。

つまり、本実施例においては、カウンタ３の出
力が７から０に変化する時に桁あふれが発生し、
分周された10ms周期のサンプリングパルスが発
生するので、CPU１は同期レジスタの論理レベ
ル１の連続しているビツトを調べることにより、
受信符号列１１のビツトのほぼ中央を検出し、以
後、その部分でカウンタ３の出力値が７から０に
変化する点が発生する様、カウンタ３をプリセツ
トし、切換ゲート４を10ms側に切換えるのであ
る。

第３図においては、CPU１は同期レジスタを
調べることにより、受信符号列のビツトの中央
を、カウンタの出力値が６から７に変化するパル
スが発生した点と判断し、前述した点○イにおける
パルスのカウンタの出力値が４となる様プリセツ
トする。従つてカウンタ３は点○イから４，５，６
…とカウントしていくので、カウンタ３の出力が
７から０に変化する時に発生するパルスは、カウ
ンタ３をプリセツトする以前の、カウンタの出力
値が６から７に変化する点に相当する点、すなわ
ち点○ウで発生することになる。

よつてCPU１が切換ゲート４を切換えると、
10ms周期のサンプリングパルスは常に到来する
受信符号列のビツトのほぼ中央で発生するように
なる。

さらに、第４図を用いて受信符号列に歪のある
場合を説明する。図中Ａの(i)は、受信されるべき
同期符号を表わす10msのビツト長を持つビツト
列の最終ビツトであり、(ii)は前述の1.25ms周期
のサンプリングパルス、(iii)はカウンタ出力であ
る。

例として、歪により前記ビツト列が図中Ｂの(i)
に示される様な形になつたとし、図中Ｂの(i)を同
期符号を表すビツト列の最終ビツトとする。この
ビツト列を図中Ｂの(ii)に示される様な1.25ms周
期のサンプリングパルスでサンプリングしていく
と、CPU１が同期符号を検出した時、同期レジ
スタの内容は図中Ｃの様になる。

次に、CPU１は、第３図を用いて説明した様
に、カウンタの出力値の０に対応するサンプリン
グパルスによつて得られるサンプルが、これ以上
シフトされると、それに対応する同期レジスタの
ビツトの内容が０になることを判断し、各々の同
期レジスタのビツトの内容を参照して、サンプリ
ングすべきビツトのほぼ中央をカウンタの出力値
が４から５に変化する点、すなわち図中Ｂの(ii)の
○エと判断し、以後点○エから10ms周期でサンプリ
ングパルスを発生させるため、図中Ｂの(iii)に示す
様に、次のサンプリングパルスによるカウンタの
出力値が０となるはずのものを、３となる様にカ
ウンタ３をプリセツトし、切換ゲート４を10ms
側に切換えるのである。

その結果が図中Ｄである。図中Ｄの(i)は前記同
期符号を示すビツト列以後のビツトの一例であ
り、(ii)は前述の操作により、カウンタの出力値が
７から０に変化する点をビツトのほぼ中央に発生
させるようにしたサンプリングパルス、(iii)はカウ
ンタ出力である。

次に第５図を用いて、到来する受信符号列が雑
音等による障害をうけた場合を説明する。前節で
は、第４図を用いて、歪が入力信号のビツトを一
様に変化させた例を示したが、歪の形態として
は、雑音による障害等、様々なものが存在し、ビ
ツトの変形も一様ではない。

例えば、図中(i)は前述した10msのビツト列か
らなる同期符号が雑音等の障害をうけ、歪んだビ
ツトを持つた例であるが、該同期符号を図中(ii)で
示される様な1.25ms周期のサンプリングパルス
でサンプリングしていくと、図中(iii)に示される様
に同期レジスタには論理レベル１と論理レベル０
が不連続に現われる。

この様な場合、前述した判断基準に従えば、こ
の状態は無視され、さらにサンプリングが続けら
れるが、図中、カウンタの出力値が０から１に変
化する点、又は１から２に変化する点を到来する
ビツト列のほぼ中央と判断し、その点を起点とし
て10msのサンプリングパルスを発生させる手続
きを行う事も、十分予想される。

従つて、前述した様な場合には、適切な判断基
準を定め、それらをあらかじめ、図示しないメモ
リ上にプログラムとして設定しておいて、CPU
１に最適の判断と動作を行なわせる事も可能であ
る。

さらに、本方式により同期インしてから、ビツ
トのほぼ中央でサンプリングパルスを発生し始め
た後は、従来方式と同様にビツト交換点を抽出
し、移相動作により前記サンプリングパルスの同
期を保持する事は言うまでもない。

（発明の効果） 以上、実施例を用いて詳細に説明したように、
本発明によれば、同期符号の到来を確実にとらえ
る事ができ、かつ、キヤラクタ同期とビツト同期
を同時に行なえるという利点があり、雑音の多い
無線回線を介するデータ伝送、テレメータにおい
て、顕著な効果を発揮できる。

【図面の簡単な説明】

第１図は本発明の実施例のブロツク図、第２図
は受信符号列のサンプリングを説明するためのタ
イムチヤート、第３図は同期符号を検出した時の
動作を説明するためのタイムチヤート、第４図は
受信符号に歪があつた場合の動作を説明するため
のタイムチヤート、第５図は受信符号が雑音等に
より障害をうけた場合の動作を説明するためのタ
イムチヤートである。 １…CPU、２…Ｉ／Ｏポート、３…カウンタ、
４…切換ゲート、５…サンプリング回路、６…基
準パルス発生回路、７…レジスタ群、１１…受信
符号列、１２…基準パルス、１３…プリセツト入
力、１４…キヤリー出力、１５…カウンタ出力、
１６…切換信号。

Claims (1)

1. 【特許請求の範囲】 １ デジタル信号を入力信号とし、該入力信号を
   自局の発振器より発生するクロツクパルスを分周
   して得られるサンプリングパルスによりサンプリ
   ングして、キヤラクタ同期のための同期符号を検
   出する同期方式において、 到来する入力信号の１ビツト長の１／Ｎの周期
   を有するサンプリングパルスにより、到来する入
   力信号をサンプリングし、以前に得られたサンプ
   ル各々についてＮ−１個とばしにグループに分け
   て得られるＮ個のサンプル群各々について１キヤ
   ラクタ分同期符号か否かを判定し、各サンプル群
   に対し同期符号であるとの判定が連続した場合に
   は、該サンプルの列のほぼ中央のサンプルを得る
   ために用いられたパルスを起点として、前記サン
   プリングパルスをＮ分周したサンプリングパルス
   を発生することを特徴とする符号同期方式。