JPS6051353A - バイポ−ラ符号復号回路 - Google Patents
バイポ−ラ符号復号回路Info
- Publication number
- JPS6051353A JPS6051353A JP58160632A JP16063283A JPS6051353A JP S6051353 A JPS6051353 A JP S6051353A JP 58160632 A JP58160632 A JP 58160632A JP 16063283 A JP16063283 A JP 16063283A JP S6051353 A JPS6051353 A JP S6051353A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- flip
- input terminal
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、バイポーラ符号を復号するバイポーラ符号
復号回路に関するものである。
復号回路に関するものである。
従来この種の回路として第１図に示すものがあった。第
１図において（１）はバイポーラ符号入力端子、（２）
はバイポーラ符号をＲＺ （Ｒｅｔｕｒｎ−ｔｏ−Ｚｅ
ｒｏ）符号に変換するＲＺ符号変換器、（２ａ）は変換
されたＲＺ符号、（３）は信号（２ａ）の立−ヒり点及
び立下り点でパルス電圧を出力する微分器、（３ａ）は
微分器（３）の出力信号、（４）は端子（１）から入力
されるパイボーラ符号のビット周期の号の周期のパルス
繰返し周期を有するパルス列を出力するクロック発振器
、（５）はクロック発振器（４）の出力矩形波の立下υ
点を微分器（３）の出力により同期するディジタルビッ
ト同期回路であり、微分器Ｑｌ）の出力パルスの時間的
位置は端子（１）の入力信号によって定まるので、この
同期のためには同期回路（５）から発振器（４）を制御
する。 （５ａ）はディジタルビット同期回路（５）の
出力信号、（６）は入力パルスの繰返し周波数を号に分
周する分周器、（６ａ） は分周器（６）の出力信号、
（７）は第１のＤフリップフロップ、（８）は第２のＤ
フリップフロップ、（９）は復号された受信データ出力
端子、（１０はタイミング信号出力端子である。
１図において（１）はバイポーラ符号入力端子、（２）
はバイポーラ符号をＲＺ （Ｒｅｔｕｒｎ−ｔｏ−Ｚｅ
ｒｏ）符号に変換するＲＺ符号変換器、（２ａ）は変換
されたＲＺ符号、（３）は信号（２ａ）の立−ヒり点及
び立下り点でパルス電圧を出力する微分器、（３ａ）は
微分器（３）の出力信号、（４）は端子（１）から入力
されるパイボーラ符号のビット周期の号の周期のパルス
繰返し周期を有するパルス列を出力するクロック発振器
、（５）はクロック発振器（４）の出力矩形波の立下υ
点を微分器（３）の出力により同期するディジタルビッ
ト同期回路であり、微分器Ｑｌ）の出力パルスの時間的
位置は端子（１）の入力信号によって定まるので、この
同期のためには同期回路（５）から発振器（４）を制御
する。 （５ａ）はディジタルビット同期回路（５）の
出力信号、（６）は入力パルスの繰返し周波数を号に分
周する分周器、（６ａ） は分周器（６）の出力信号、
（７）は第１のＤフリップフロップ、（８）は第２のＤ
フリップフロップ、（９）は復号された受信データ出力
端子、（１０はタイミング信号出力端子である。
第２図は第１図の各部の信号波形を示す波形図で、第２
図（ａ）は端子（１）におけるバイポーラ符号の入力波
形で、波形の上部の矢印区間が１ビット周期を表し、こ
の１ビット周期を表す矢印の上の１゜０は当該ビットの
論理を表す。第２図（ｂ）は信号（２ａ）を、同図（ｃ
）は信号（３ａ）を、同図（ｄ）は信号（５ａ）を、同
図（ｅ）は信号（６ａ）を表す。信号（６ａ）は第１の
Ｄフリップフロップによりその周期のＩＡだけ遅延して
第２図（ｆ）に示す波形の出力となる。
図（ａ）は端子（１）におけるバイポーラ符号の入力波
形で、波形の上部の矢印区間が１ビット周期を表し、こ
の１ビット周期を表す矢印の上の１゜０は当該ビットの
論理を表す。第２図（ｂ）は信号（２ａ）を、同図（ｃ
）は信号（３ａ）を、同図（ｄ）は信号（５ａ）を、同
図（ｅ）は信号（６ａ）を表す。信号（６ａ）は第１の
Ｄフリップフロップによりその周期のＩＡだけ遅延して
第２図（ｆ）に示す波形の出力となる。
これが端子＋ＩＩに出力されるタイミング信号であり、
第２のＤフリップフロップ（８）において、このタイミ
ング信号（第２図（ｆ））の立上り点で信号（２ａ）を
サンプルすれば第２図（ｇ）に示す復号された受信デー
タを得る。
第２のＤフリップフロップ（８）において、このタイミ
ング信号（第２図（ｆ））の立上り点で信号（２ａ）を
サンプルすれば第２図（ｇ）に示す復号された受信デー
タを得る。
従来の回路は以上のように構成されている。したがって
、伝送路等の状態によって信号対雑音比が低下し、端子
（１１に入力されるバイポーラ符号の一部が消失し、又
はバイポーラ符号と誤認される雑音パルスが」われても
、バイポーラ符号のビット周期とその位相とは送信点に
おける状態が端子（１）においてもそのまま保たれる。
、伝送路等の状態によって信号対雑音比が低下し、端子
（１１に入力されるバイポーラ符号の一部が消失し、又
はバイポーラ符号と誤認される雑音パルスが」われても
、バイポーラ符号のビット周期とその位相とは送信点に
おける状態が端子（１）においてもそのまま保たれる。
また第２図（ａ）。
（ｂｌ 、 （ｃ）、 （ｄ）の各波形相互の位相関係
は一定に保たれているが、分周器（６）の出力位相は、
その初期状態によって１８０°の不確定さがあることは
、Ｍ２図（ｅ）の波形を反転した波形に対しても第２図
ｒｄ）の波形との関係が同様に保たれることから明らか
である。
は一定に保たれているが、分周器（６）の出力位相は、
その初期状態によって１８０°の不確定さがあることは
、Ｍ２図（ｅ）の波形を反転した波形に対しても第２図
ｒｄ）の波形との関係が同様に保たれることから明らか
である。
第３図は、分周器（６）の出力位相が反転した為復号し
た受信データが誤った場合を示す波形図で、第３図（ａ
）〜（ｇ）はそれぞれ第２図（ａ）〜（ｇ）に相当する
が、第３図（ｅ）のｔ１点において、たとえば、第３図
ｃｄ）の波形の立下り点と誤認される雑音のため位相が
反転した場合を表し、ｔ１点以後は第３図（ｄ＞の波形
の立下り点ごとに第３図（ｅ）の波形が反転して、この
ため、第１のＤフリップフロップ（７）の出力波形が第
３図（ｆ）に示すとおりになり、第２のＤフリップフロ
ップ（８）の出力が第３図（ｇ）に示すとおりになって
、ｔ０点以後は復号された受信データを表していない場
合を示している。すなわち、第１図に示す従来の回路の
欠点は、分周器（６）の出力信号が正規の位相の外にと
の正規の位相から１８０°移相された位相をとり得るこ
とで、正規の位相から１８０°移相された位相になった
場合は端子（９）の出力信号が誤ったデータになるとい
う点であった。
た受信データが誤った場合を示す波形図で、第３図（ａ
）〜（ｇ）はそれぞれ第２図（ａ）〜（ｇ）に相当する
が、第３図（ｅ）のｔ１点において、たとえば、第３図
ｃｄ）の波形の立下り点と誤認される雑音のため位相が
反転した場合を表し、ｔ１点以後は第３図（ｄ＞の波形
の立下り点ごとに第３図（ｅ）の波形が反転して、この
ため、第１のＤフリップフロップ（７）の出力波形が第
３図（ｆ）に示すとおりになり、第２のＤフリップフロ
ップ（８）の出力が第３図（ｇ）に示すとおりになって
、ｔ０点以後は復号された受信データを表していない場
合を示している。すなわち、第１図に示す従来の回路の
欠点は、分周器（６）の出力信号が正規の位相の外にと
の正規の位相から１８０°移相された位相をとり得るこ
とで、正規の位相から１８０°移相された位相になった
場合は端子（９）の出力信号が誤ったデータになるとい
う点であった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、分周器（６）の出
力位相が反転され、したがって第１のＤフリップフロッ
プ（７）の出力位相が反転された時はこれを自動的に検
出し、この検出出力で分周器（６）をリセットして正し
い出力位相に復帰させることによって、常に正しい復号
受信データを得るのである。
めになされたもので、この発明では、分周器（６）の出
力位相が反転され、したがって第１のＤフリップフロッ
プ（７）の出力位相が反転された時はこれを自動的に検
出し、この検出出力で分周器（６）をリセットして正し
い出力位相に復帰させることによって、常に正しい復号
受信データを得るのである。
以下この発明の実施例を図面について説明する。
第４図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同−又は相当部分を示し、０ηは第３の
Ｄフリップフロップ、０のはシフトレジスタであり、分
周器（６）、第１、第２、第３のＤフリップフロップ＜
７） 、 （８１、（１１）及びシフトレジスタ（Ｆ５
のブロック内にＲで示すのはそれぞれリセット信号入力
端子である。（１１ａ）は第３のＤフリップフロップ０
負の出力信号、（１２ａ）はシフトレジスタ０２の出力
信号で、信号（１２ａ）がリセット信号となる。
図と同一符号は同−又は相当部分を示し、０ηは第３の
Ｄフリップフロップ、０のはシフトレジスタであり、分
周器（６）、第１、第２、第３のＤフリップフロップ＜
７） 、 （８１、（１１）及びシフトレジスタ（Ｆ５
のブロック内にＲで示すのはそれぞれリセット信号入力
端子である。（１１ａ）は第３のＤフリップフロップ０
負の出力信号、（１２ａ）はシフトレジスタ０２の出力
信号で、信号（１２ａ）がリセット信号となる。
第４図の回路において分周器（６）の出力位相が正規な
場合の動作は、第１図の回路の動作と同様であって、第
２図（ｂｌの波形の電圧が第３のＤフリップフロツプ０
ηの信号入力端子に加えられ、第２図（ｆ）の波形を反
転した電圧が第３のＤフリップフロップ（１ηのクロッ
ク入力端子に加えられるので、信号（１ｌａ）は常に論
理「０」に保たれている。しかし、第３図ｔ工点以後の
ように分周器（６）の出力位相が反転していると、たと
えば、第３図ｔ２点では信号（ｌｌ＆）は論理「１」と
なり、これがシフトレジスタ０２により所定の遅延を与
えられた後、信号（１２ａ）として分周器（６）、第１
、第２、第３のＤフリップフロップ（７） 、 （８）
、 （＋１）及びシフトレジスタ０２をリセットして
、以後、第１のＤフリップフロップ（７）の出力である
タイミング信号の位相は正常となり、第２のＤフリップ
フロップ（８）の出力も正しく復号された受信データと
なる。
場合の動作は、第１図の回路の動作と同様であって、第
２図（ｂｌの波形の電圧が第３のＤフリップフロツプ０
ηの信号入力端子に加えられ、第２図（ｆ）の波形を反
転した電圧が第３のＤフリップフロップ（１ηのクロッ
ク入力端子に加えられるので、信号（１ｌａ）は常に論
理「０」に保たれている。しかし、第３図ｔ工点以後の
ように分周器（６）の出力位相が反転していると、たと
えば、第３図ｔ２点では信号（ｌｌ＆）は論理「１」と
なり、これがシフトレジスタ０２により所定の遅延を与
えられた後、信号（１２ａ）として分周器（６）、第１
、第２、第３のＤフリップフロップ（７） 、 （８）
、 （＋１）及びシフトレジスタ０２をリセットして
、以後、第１のＤフリップフロップ（７）の出力である
タイミング信号の位相は正常となり、第２のＤフリップ
フロップ（８）の出力も正しく復号された受信データと
なる。
なお、上記実施例ではバイポーラ符号の復号回路として
説明したが、この発明の原理は、ベースバンドにおける
信号がスプリントフェイズ符号、ＦＭ符号などである場
合にも適用できることは明らかである、 〔発明の効果〕 ７ｓ 以上のようにこの発明によれば、タイミング信号極性反
転を検出しこれを正規の極性にリセットする手段を備え
たので、何等かの原因により、分周器の出力位相が正規
の位相から１８０°移相された場合にも、この移相全自
動的に修正することができ、バイポーラ符号の復号にお
けるビット誤りを最小にすることができる。
説明したが、この発明の原理は、ベースバンドにおける
信号がスプリントフェイズ符号、ＦＭ符号などである場
合にも適用できることは明らかである、 〔発明の効果〕 ７ｓ 以上のようにこの発明によれば、タイミング信号極性反
転を検出しこれを正規の極性にリセットする手段を備え
たので、何等かの原因により、分周器の出力位相が正規
の位相から１８０°移相された場合にも、この移相全自
動的に修正することができ、バイポーラ符号の復号にお
けるビット誤りを最小にすることができる。
第１図は従来の回路を示すブロック図、第２図は第１図
の各部の信号波形を示す波形図、第３図は第１図の回路
においてタイミング信号の極性反転が発生した場合を示
す波形図、第４図はこの発明の一実施例を示すブロック
図である。 （２）・・・ＲＺ符符号変器器（３）・・・微分器、（
４）・・・クロック発振器、（５）・・・ディジタルビ
ット同期回路、（６）・・・分周器、（７）・・・第１
のＤフリップフロツプ、（８）・・・第２のＤフリップ
フロップ、０１１・・・第３のＤフリップフロノア”、
Ｑ２・・・シフトレジスタ。 員、各図中同一符号は同−又は相当部分を示す。 代理人大岩増雄
の各部の信号波形を示す波形図、第３図は第１図の回路
においてタイミング信号の極性反転が発生した場合を示
す波形図、第４図はこの発明の一実施例を示すブロック
図である。 （２）・・・ＲＺ符符号変器器（３）・・・微分器、（
４）・・・クロック発振器、（５）・・・ディジタルビ
ット同期回路、（６）・・・分周器、（７）・・・第１
のＤフリップフロツプ、（８）・・・第２のＤフリップ
フロップ、０１１・・・第３のＤフリップフロノア”、
Ｑ２・・・シフトレジスタ。 員、各図中同一符号は同−又は相当部分を示す。 代理人大岩増雄
Claims (1)
- バイポーラ符号を入力してＲＺ符号に変換するＲＺ符号
変換器、このＲＺ符号変換器の出力信号の立上り点及び
立下り点でパルス電圧を出力する微分器、上記バイポー
ラ符号のビット周期の号のパルス繰返し周期を有するパ
ルス列を出力するクロック発振器、このクロック発振器
の出力パルスの立下り点を上記微分器の出力により同期
するディジタルピット同期回路、このディジタルピット
同期回路の出力周波数を号に分周する分周器、この分周
器の出力をその信号入力端子に入力し上記ディジタルピ
ット同期回路の出力をそのクロック入力端子に入力する
第１のＤフリップフロップ、この第１のＤフリップフロ
ップの出力をそのクロック入力端子に入力し上記ＲＺ符
号変換器の出力をその信号入力端子に入力するＭ２のＤ
フリップフロップ、上記ＲＺ符号変侠器の出力をその信
号入力端子に入力し上記第１のＤフリツプフロツプの反
転出力をそのクロック入力端子に入力する第３のＤフリ
ップフロップ、この第３のＤフリップフロップの論理「
１」の出力を所定時間遅延した出力により上記分周器及
び上記第１、第２、第３のＤフリップフロップをリセッ
トする平膜を備えたバイポーラ符号復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160632A JPS6051353A (ja) | 1983-08-30 | 1983-08-30 | バイポ−ラ符号復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160632A JPS6051353A (ja) | 1983-08-30 | 1983-08-30 | バイポ−ラ符号復号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6051353A true JPS6051353A (ja) | 1985-03-22 |
Family
ID=15719123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58160632A Pending JPS6051353A (ja) | 1983-08-30 | 1983-08-30 | バイポ−ラ符号復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051353A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56168026A (en) * | 1980-05-29 | 1981-12-24 | Nippon Kokan Kk <Nkk> | Method of recovering latent heat of exhausted gas |
| JPS57142403A (en) * | 1981-02-28 | 1982-09-03 | Babcock Hitachi Kk | Opening for membrane panel |
| JPS5993180A (ja) * | 1982-11-19 | 1984-05-29 | 三井金属鉱業株式会社 | 自溶炉々出口煙道装置 |
-
1983
- 1983-08-30 JP JP58160632A patent/JPS6051353A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56168026A (en) * | 1980-05-29 | 1981-12-24 | Nippon Kokan Kk <Nkk> | Method of recovering latent heat of exhausted gas |
| JPS57142403A (en) * | 1981-02-28 | 1982-09-03 | Babcock Hitachi Kk | Opening for membrane panel |
| JPS5993180A (ja) * | 1982-11-19 | 1984-05-29 | 三井金属鉱業株式会社 | 自溶炉々出口煙道装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923190A (en) | Phase detector having a sampling circuit | |
| US4756010A (en) | Asynchronous/synchronous data receiver circuit | |
| JPS6051353A (ja) | バイポ−ラ符号復号回路 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JP3154302B2 (ja) | 位相差検出回路 | |
| US4327442A (en) | Clock recovery device | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| RU1823147C (ru) | Детектор фазоманипулированных сигналов | |
| JPS6051354A (ja) | バイポ−ラ符号復号回路 | |
| JP3248382B2 (ja) | Ｆｍデコーダ | |
| JPH0273724A (ja) | Ｃｍｉ復号化回路 | |
| JPS631256Y2 (ja) | ||
| JPH08204692A (ja) | 伝送信号のクロックタイミング抽出方法 | |
| JPH0588577B2 (ja) | ||
| JPS5980047A (ja) | パイフエ−ズ符号復調装置 | |
| JPS5922466A (ja) | バイ・フエ−ズ・デジタル変調信号の復調方法 | |
| JPH0339950Y2 (ja) | ||
| JPS58130642A (ja) | デ−タサンプリング回路 | |
| JPS6339657Y2 (ja) | ||
| JP2667219B2 (ja) | 同期信号検出回路 | |
| JPH0323714Y2 (ja) | ||
| SU1356254A1 (ru) | Демодул тор фазоманипулированных сигналов | |
| JPH0344702B2 (ja) | ||
| JPH03187548A (ja) | Ｆｓｋ復調器 | |
| JPH02105728A (ja) | データ受信・復調回路 |