JP3344530B2 - デジタル信号伝送方法およびデジタル信号復調装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種デジタル機器
の間でデジタル信号を伝送するためのデジタル信号伝送
方法に関するものであり、特に、データクロックに同期
した複数のデジタル信号と、当該データクロックとを伝
送するデジタル信号伝送方法に関するものである。

【０００２】

【従来の技術】従来より、デジタル機器間でデジタル信
号を伝送する際には、様々な伝送方法が用いられてい
る。広く使われている伝送方式としては、例えば、各系
統のデジタル信号を、それぞれ別の伝送系で伝送するパ
ラレル伝送方法や、１つの伝送系を時分割することによ
り複数系統のデジタル信号を伝送するシリアル伝送方法
が挙げられる。

【０００３】上記シリアル伝送方法は、１つの伝送系を
時分割し、分割された時間毎に対応する系統のデジタル
信号を伝送する方法である。この方法においては、伝送
系を伝送されるデジタル信号がどの系統のデジタル信号
に対応しているかを受信部が判断する必要があり、送信
部および受信部における処理が複雑になる。さらに、当
該判断に必要な情報を上記伝送系で伝送する場合は、該
情報とデジタル信号とを区別する必要があるため、送信
部および受信部における処理が更に複雑になる。

【０００４】したがって、送信部および受信部の構成を
簡略化したい場合には、各系統のデジタル信号にそれぞ
れ専用の伝送系を割り当て、そのまま伝送するパラレル
伝送方法が用いられることが多い。また、複数系統のデ
ジタル信号を数ビットに符号化して、そのビット数分の
伝送系でパラレルに伝送するデジタル信号伝送方法も行
われている。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
パラレル伝送方法によるデジタル信号伝送方法において
は、デジタル信号の系統の数だけの伝送系、あるいは、
符号化したビット数分の伝送系を必要とする。さらに、
各系統のデジタル信号がデータクロックに同期している
場合には、当該データクロックを別の伝送系で伝送する
必要がある。

【０００６】したがって、上記従来のデジタル信号伝送
方法においては、伝送系の数を減らすことが困難である
という問題を生じている。各伝送系は、送信部、受信
部、および伝送線などを備えているため、伝送系の増加
は、伝送手段全体の構成の複雑化や大型化を招来する。
特に、光伝送を行う場合、光送信部、光受信部、および
光ケーブルなどは、電気を用いて伝送する場合の各部に
比べて構造が複雑で小型化しにくいため、上記問題の解
決が切望されている。

【０００７】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、データクロックと、該データ
クロックに同期する複数系統のデジタル信号とを、１系
統のデジタル信号として伝送できる簡便な方法を実現す
ることにある。

【０００８】

【課題を解決するための手段】請求項１の発明に係るデ
ジタル信号伝送方法は、上記課題を解決するために、デ
ータクロックに同期のとれた複数系統のデジタル信号を
１系統の伝送用デジタル信号に変調して伝送した後、復
調するデジタル信号伝送方法であって、上記伝送用デジ
タル信号は、上記データクロックに同期して入力される
複数系統のデジタル信号の２値レベルの組み合わせに対
して予め決められたパルス幅を有し、上記データクロッ
クの周期と同一の周期であり、上記伝送用デジタル信号
の立ち上がり毎に異なる２値レベルをとる立ち上がりク
ロックを生成し、該立ち上がりクロックの略偶数倍の周
波数の高速クロックを発振させて、上記データクロック
を復調することを特徴としている。

【０００９】上記構成においては、伝送用デジタル信号
の周期により、データクロックの周期を復元できると共
に、当該伝送用デジタル信号のパルス幅に応じて、予め
決められている２値レベルの組み合わせの複数系統のデ
ジタル信号を復元できる。

【００１０】したがって、従来のようにパラレル伝送す
る場合に必要だった、複数系統のデジタル信号を伝送す
る複数の伝送系と、データクロックを伝送する伝送系と
を必要とすることなく、１つの伝送系によって、データ
クロックに同期した複数系統のデジタル信号と当該デー
タクロックとを伝送できる。

【００１１】従来に比べて、伝送系の数を大幅に削減で
きるので、各伝送系に必要な、送信部、受信部、および
伝送線の数を削減でき、デジタル信号の伝送に用いられ
る伝送手段全体の構成を大幅に簡略化できる。

【００１２】請求項２の発明に係るデジタル信号復調装
置は、請求項１記載の伝送用デジタル信号を復調するデ
ジタル信号復調装置であって、以下の手段を講じたこと
を特徴としている。

【００１３】すなわち、上記伝送用デジタル信号の立ち
上がりを検出する度に、現在の出力とは異なる２値レベ
ルを記憶し、記憶した２値レベルを出力する立ち上がり
検出部と、上記伝送用デジタル信号に同期する、該伝送
用デジタル信号と同一の周波数を有するデータクロック
と上記立ち上がり検出部により出力された立ち上がりク
ロックの略偶数倍の周波数を有する高速クロックとを生
成するクロック生成手段と、伝送用デジタル信号のパル
ス幅を測定するパルス幅測定手段と、上記パルス幅測定
手段によって測定されたパルス幅に基づき、該パルス幅
に対応する上記で予め決められた２値レベルの組み合わ
せを持つ複数系統のデジタル信号を生成する信号生成手
段とを備えている。

【００１４】また、上記パルス幅測定手段には、上記ク
ロック生成手段で生成される高速クロックの周期を数え
てパルス幅を測定する計数手段が設けられている。

【００１５】なお、クロック生成手段は、ＰＬＬ（ Pha
se Lock Loop）回路などにより実現され、上記伝送用デ
ジタル信号に同期する、当該伝送用デジタル信号と同一
の周波数のデータクロックと、該伝送用デジタル信号の
整数倍の周波数の高速クロックとを発振させるものであ
る。

【００１６】上記構成により、デジタル信号復調装置
は、伝送用デジタル信号の周期からデータクロックを復
調すると共に、パルス幅から各系統のデジタル信号を復
調できる。これにより、従来のシリアル伝送方法におけ
るデジタル信号復調装置のように時分割する必要がない
ため、比較的簡単な構成で複数系統のデジタル信号を復
調できる。したがって、動作速度が速く、遅延時間の短
いデジタル信号復調装置を容易に実現できる。この結
果、変調前のデジタル信号と同じ周期で、デジタル信号
を復調することが容易にできる。また、従来のパラレル
伝送方法に比べて、必要とされるデジタル信号復調装置
の数を大幅に削減できる。加えて、データクロックを復
調する際に用いられる高速クロックによってパルス幅を
測定しているので、パルス幅を測定するためのクロック
を別に設けずにパルス幅を測定できる。

【００１７】

【発明の実施の形態】本発明の一実施形態について、図
１ないし図３に基づいて説明すると以下の通りである。

【００１８】本発明に係るデジタル信号伝送方法によ
り、デジタル信号を伝送する伝送装置は、図２に示すよ
うに、データクロックφ１と、該データクロックφ１に
同期する、例えば２系統のデジタル信号ｄ１１・ｄ１２
とを伝送用デジタル信号ｏ１へ変調する変調部１、変調
された伝送用デジタル信号ｏ１からデータクロックφ２
と２系統のデジタル信号ｄ２１・ｄ２２とを復調する復
調部２、および、両者間を結び、上記伝送用デジタル信
号ｏ１を伝送する、例えば光ケーブルなどのデジタル伝
送線３を備えている。

【００１９】本実施形態においては、２系統のデジタル
信号ｄ１１・ｄ１２が伝送されるので、伝送される２値
レベルの組み合わせは、通常４通りであり、各組み合わ
せに対して、互いに異なるパルス幅のパルスｐ００、ｐ
０１、ｐ１０、およびｐ１１が割り当てられている。上
記各パルスのパルス幅は、データクロックφ１の周期Ｔ
より短い値に設定されている。

【００２０】なお、本実施形態では、説明の便宜上、２
系統の入力されるデジタル信号ｄ１１・ｄ１２を１系統
の伝送用デジタル信号ｏ１に変換する場合について説明
しているが、２値レベルの組み合わせに対応するパルス
幅の数を増やすことにより、２系統以上のデジタル信号
を１系統の伝送用デジタル信号ｏ１として伝送すること
ができる。

【００２１】以下では、２値レベルの一方を１で、他方
を０で表し、デジタル信号ｄ１１の２値レベルａ１とデ
ジタル信号ｄ１２の２値レベルａ２と組み合わせを、
（ａ１，ａ２）のように表記する。例えば、デジタル信
号ｄ１１の２値レベルが１で、デジタル信号ｄ１２の２
値レベルが０であるとき、デジタル信号ｄ１１・ｄ１２
の２値レベルの組み合わせは、（１，０）で表記され
る。

【００２２】ここで、デジタル信号ｄ１１・ｄ１２の２
値レベルの組み合わせとパルスとの対応の一例を図３に
示す。すなわち、デジタル信号ｄ１１・ｄ１２の２値レ
ベルの組み合わせ（０，０）は、パルス幅ｗ００のパル
スｐ００と対応し、組み合わせ（０，１）は、パルス幅
ｗ０１のパルスｐ０１と対応している。また、組み合わ
せ（１，０）に対しては、パルス幅ｗ１０のパルスｐ１
０が割り当てられ、組み合わせ（１，１）に対しては、
パルス幅ｗ１１のパルスｐ１１が割り当てられている。

【００２３】図２に示すように、上記変調部１は、デー
タクロックφ１に同期するデジタル信号ｄ１１・ｄ１２
の２値レベルの組み合わせを認識するデータ認識部１１
と、データクロックφ１と略同時に立ち上がり、該デー
タ認識部１１の認識に基づいたパルス幅を有するパルス
である伝送用デジタル信号ｏ１を生成するパルス生成部
１２とを備えている。

【００２４】上記データ認識部１１は、データクロック
φ１の立ち上がり毎に、上記デジタル信号ｄ１１・ｄ１
２の２値レベルの組み合わせを認識し、該組み合わせに
対して予め決められているパルス幅を示すパルス幅設定
値を出力する。

【００２５】パルス生成部１２は、データクロックφ１
の立ち上がりと略同時に出力である伝送用デジタル信号
ｏ１を立ち上げると共に、マスタークロックｃｋ１の立
ち上がり回数を数え、パルス生成部１２が上記パルス幅
設定値を数える間、伝送用デジタル信号ｏ１をＨｉレベ
ルに保つ。パルス幅設定値を越えると、パルス生成部１
２は、伝送用デジタル信号ｏ１をＬｏｗレベルに立ち下
げて、次のデータクロックφ１の立ち上がりを待つ。

【００２６】これにより、パルス生成部１２は、データ
クロックφ１と略同時に立ち上がり、デジタル信号ｄ１
１・ｄ１２の２値レベルの組み合わせに応じたパルス幅
を有するパルスを伝送用デジタル信号ｏ１としてデジタ
ル伝送線３へ出力する。

【００２７】なお、上記マスタークロックｃｋ１は、分
周してデータクロックφ１を生成するためのものであ
り、データクロックφ１と同期している。また、マスタ
ークロックｃｋ１は、データクロックφ１と比べて十分
高い周波数のクロックであり、該クロックの立ち上がり
回数を数えることにより、上記組み合わせに対応する各
パルス幅を区別できる。

【００２８】変調部１で変調された伝送用デジタル信号
ｏ１は、１本のデジタル伝送線３を介して、復調部２へ
伝送される。当該復調部２は、データクロックφ２を復
調する立ち上がり検出部２１およびＰＬＬ（ Phase Loc
k Loop）回路２２（クロック生成手段）と、各系統のデ
ジタル信号ｄ２１・ｄ２２を復調するカウンタ２５（パ
ルス幅測定手段および計数手段）、およびデータ生成部
２６（信号生成手段）とを備えている。

【００２９】上記立ち上がり検出部２１は、フリップ・
フロップなどからなり、伝送用デジタル信号ｏ１の立ち
上がりを検出する度に、現在の出力とは異なる２値レベ
ルを記憶し、記憶した２値レベルを出力する。したがっ
て、立ち上がり検出部２１は、伝送用デジタル信号ｏ１
の立ち上がりと略同時に立ち上がり、２倍の周期を持つ
立ち上がりクロックｃｋ２を出力する。

【００３０】また、上記ＰＬＬ回路２２は、ＰＬＬ発振
部２３と分周器２４とからなっている。ＰＬＬ発振部２
３は、立ち上がりクロックｃｋ２の略２ｋ倍（ｋは予め
設定された整数）の周波数を持つ高速クロックｃｋ３を
発振させると共に、当該立ち上がりクロックｃｋ２と、
上記高速クロックｃｋ３を分周して得られる、立ち上が
りクロックｃｋ２と略同一の周波数の比較クロックｃｋ
４とを比較して、両者の立ち上がり時点が同一となるよ
うに高速クロックｃｋ３の周期を調整する。

【００３１】例えば、上記比較クロックｃｋ４が立ち上
がりクロックｃｋ２より早く立ち上がる場合は、高速ク
ロックｃｋ３の周期を僅かに長く変化させ、遅く立ち上
がる場合は、高速クロックｃｋ３の周期を僅かに短く変
化させることによって、立ち上がりクロックｃｋ２と高
速クロックｃｋ３の同期をとる。なお、上記高速クロッ
クｃｋ３の周波数を立ち上がりクロックｃｋ２の２ｋ倍
の周波数より若干高く設定しておき、比較クロックｃｋ
４が立ち上がりクロックｃｋ２より早く立ち上がる度に
高速クロックｃｋ３を間引いて、立ち上がりクロックｃ
ｋ２と高速クロックｃｋ３との同期をとってもよい。

【００３２】分周器２４は、上記ＰＬＬ発振部２３で発
振される高速クロックｃｋ３を２ｋ分周して上記比較ク
ロックｃｋ４を生成すると共に、当該高速クロックｃｋ
３をｋ分周してデータクロックφ２を生成する。

【００３３】なお、上記ＰＬＬ発振部２３の発振周波数
および分周器２４の分周比を決める整数ｋは、ＰＬＬ発
振部２３が発振させる高速クロックｃｋ３の立ち上がり
回数を数えることにより、互いに異なる２値レベルの組
み合わせに対応する各パルス幅を区別できるように、パ
ルス幅の数より大きな数に設定される。一般にＰＬＬ回
路においては、周波数の変動を抑えると同時にＨｉレベ
ルの期間とＬｏｗレベルの期間を略同一にするために上
記ｋは十分大きな値に設定されている。

【００３４】一方、カウンタ２５は、上記高速クロック
ｃｋ３の立ち上がり回数をカウントして伝送用デジタル
信号ｏ１がＨｉレベルである時間（すなわちパルス幅）
を測定する。また、データ生成部２６は、該カウンタ２
５のカウント値に基づいて、伝送用デジタル信号ｏ１の
パルス幅を判別し、該パルス幅に対応する２値レベルの
組み合わせを持つ２系統のデジタル信号ｄ２１・ｄ２２
を生成する。

【００３５】上記の構成において、図１に示すデータク
ロックφ１と、該データクロックφ１に同期したデジタ
ル信号ｄ１１・ｄ１２とが入力された場合の伝送装置各
部の動作を図１および図２に基づいて説明すると以下の
通りである。

【００３６】例えば、データクロックφ１の立ち上がり
時点の１つである、図１に示す時間ｔ１においては、各
デジタル信号ｄ１１・ｄ１２の２値レベルの組み合わせ
は（０，０）である。

【００３７】したがって、変調部１におけるデータ認識
部１１は、データクロックφ１の立ち上がり時にデジタ
ル信号ｄ１１・ｄ１２の２値レベルの組み合わせ（０，
０）を認識し、該組み合わせ（０，０）に対応したパル
ス幅ｗ００を示すパルス幅設定値を出力する。

【００３８】パルス生成部１２は、時間ｔ１において、
データクロックφ１の立ち上がりと略同時に出力をＨｉ
レベルに立ち上げると共に、マスタークロックｃｋ１の
立ち上がり回数を数え計時する。パルス生成部１２が数
えた回数がパルス幅ｗ００を示すパルス幅設定値を越え
ると、パルス生成部１２は出力をＬｏｗレベルに立ち下
げて、データクロックφ１が次に立ち上がるまで待機す
る。この結果、時間ｔ１からは、データクロックφ１と
略同時に立ち上がり、パルス幅ｗ００のパルスＰ１が生
成される。

【００３９】続いて、データクロックφ１の次の立ち上
がり時間である時間ｔ２からは、時間ｔ１と略同様に、
データクロックφ１の立ち上がり時におけるデジタル信
号ｄ１１・ｄ１２の２値レベルの組み合わせ（１，０）
に対応するパルス幅ｗ１０のパルスＰ２が生成される。

【００４０】他のデータクロックφ１の各立ち上がり時
においても同様に、変調部１は、デジタル信号ｄ１１・
ｄ１２の２値レベルの組み合わせに応じたパルス幅を有
し、当該データクロックφ１と略同時に立ち上がるパル
スを生成する。これにより、デジタル信号ｄ１１・ｄ１
２とデータクロックφ１とは、伝送用デジタル信号ｏ１
へと変調される。

【００４１】上記伝送用デジタル信号ｏ１の立ち上がり
周期は、データクロックφ１の周期と同じくＴであり、
各パルスのパルス幅がデジタル信号ｄ１１・ｄ１２の２
値レベルの組み合わせに対応している。

【００４２】上記伝送用デジタル信号ｏ１がデジタル伝
送線３を介して、復調部２に伝送されると、復調部２
は、伝送された伝送用デジタル信号ｏ１から、データク
ロックφ２と、デジタル信号ｄ２１・ｄ２２とを、それ
ぞれ復調する。

【００４３】すなわち、データクロックφ２を復調する
ために、立ち上がり検出部２１は、上記伝送用デジタル
信号ｏ１の立ち上がり毎に異なる２値レベルをとる立ち
上がりクロックｃｋ２を生成する。伝送用デジタル信号
ｏ１の立ち上がりが周期Ｔの等間隔であるため、立ち上
がりクロックｃｋ２は、周期が２Ｔで、周期に対するＨ
ｉレベルの時間の比であるデューティー比が略５０％の
クロックとなる。

【００４４】ＰＬＬ回路２２は、ＰＬＬ発振部２３によ
り立ち上がりクロックｃｋ２の略２ｋ倍の周波数の高速
クロックｃｋ３を発振させ、該クロックｃｋ３と分周器
２４により２ｋ分周して得られる比較クロックｃｋ４と
が略同時に立ち上がるように、高速クロックｃｋ３の周
波数を調整する。この結果、立ち上がりクロックｃｋ２
に同期し、該クロックｃｋ２の略２ｋ倍の周波数の高速
クロックｃｋ３が得られる。また、分周器２４は、クロ
ックｃｋ３をｋ分周してデータクロックφ２を生成す
る。

【００４５】上記データクロックφ２は、立ち上がりク
ロックｃｋ２と同期し、立ち上がりクロックｃｋ２の２
倍の周波数のクロックである。立ち上がりクロックｃｋ
２の周期が２Ｔであるため、データクロックφ２の周期
はＴとなる。また、データクロックφ１と伝送用デジタ
ル信号ｏ１と立ち上がりクロックｃｋ２とが略同時に立
ち上がるため、データクロックφ２は、データクロック
φ１より僅かに遅れて立ち上がる。この結果、変調前の
データクロックφ１と同じ周期を持ち、該クロックφ１
と略同時に立ち上がるデータクロックφ２が復調され
る。

【００４６】一方、各系統のデジタル信号ｄ２１・ｄ２
２を再生するために、カウンタ２５は、伝送用デジタル
信号ｏ１がＨｉレベルにある時間を高速クロックｃｋ３
の立ち上がり回数を数えることによって計測する。

【００４７】カウンタ２５のよるカウント値は、伝送用
デジタル信号ｏ１のパルス幅を示しており、該カウント
値に基づいて、データ生成部２６は、パルス幅に対応す
る２値レベルの組み合わせを得る。データ生成部２６
は、得られた２値レベルの組み合わせにしたがって、デ
ジタル信号ｄ２１・ｄ２２を復元する。

【００４８】例えば、図１に示すパルスＰ１のパルス幅
ｗ００は、２値レベルの組み合わせ（０，０）に対応す
る。したがって、カウンタ２５のカウント値は、パルス
幅ｗ００を示す。データ生成部２６は、該カウント値に
基づき、２値レベルが共に０であるデジタル信号ｄ２１
およびｄ２２をそれぞれ復調する。

【００４９】また、図１に示すパルスＰ２のパルス幅ｗ
１０は、２値レベルの組み合わせ（１，０）に対応す
る。したがって、データ生成部２６は、２値レベルが１
であるデジタル信号ｄ２１と、２値レベルが０であるデ
ジタル信号ｄ２２とを生成する。

【００５０】上記カウンタ２５およびデータ生成部２６
においては、各パルスのパルス幅を判別してデジタル信
号ｄ２１・ｄ２２を生成している。したがって、伝送用
デジタル信号ｏ１の立ち上がりに比べて、ある程度遅れ
てデジタル信号ｄ２１・ｄ２２が生成される。

【００５１】本実施形態において、データ生成部２６
は、パルス幅の測定が確実に終わっている時点である、
図３に示す最長のパルス幅ｗ１１が経過した時点で、デ
ジタル信号ｄ２１・ｄ２２を生成している。カウンタ２
５およびデータ生成部２６は、カウンタ回路および比較
回路などの簡単な回路で実現できるため、データ生成部
２６で生ずる遅延時間は僅かである。したがって、上記
パルスＰ１に対応するデジタル信号ｄ２１・ｄ２２は、
時間ｔ１より略ｗ１１だけ遅れた時間ｔ３から、上記パ
ルスＰ２に対応するデジタル信号ｄ２１・ｄ２２は、時
間ｔ２より略ｗ１１だけ遅れた時間ｔ４から出力され
る。各パルスのパルス幅の判別に要する時間である最長
のパルス幅ｗ１１が周期Ｔより短いため、各デジタル信
号ｄ２１・ｄ２２は、変調前のデジタル信号ｄ１１・ｄ
１２と同じ周期で復調される。また、データクロックφ
１に対するデジタル信号ｄ２１・ｄ２２の遅延時間は、
１クロック以内に抑えられる。

【００５２】なお、最長のパルス幅の時間を待たなくて
も、最長のパルス幅の次に長いパルス幅を越えた時点
で、最長のパルスであるか否かを判別できる。この時点
でデジタル信号ｄ２１・ｄ２２を生成することにより、
上記遅延時間をさらに短くすることができる。

【００５３】以上のように、本実施形態に係るデジタル
信号伝送方法を用いた伝送装置においては、予め、複数
系統のデジタル信号の２値レベルの組み合わせを、伝送
用デジタル信号のパルス幅とを対応させておく。そし
て、同時に入力されるデジタル信号の２値レベルの組み
合わせに応じたパルス幅を持ち、データクロックφ１と
同じ周期を持つ伝送用デジタル信号ｏ１に変調すること
によって、複数系統のデジタル信号とデータクロックφ
１とを１系統のデジタル伝送線３により伝送できる。

【００５４】また、復調部２は、上記デジタル伝送線３
により伝送された伝送用デジタル信号ｏ１の周期からデ
ータクロックφ２を復調すると共に、伝送用デジタル信
号ｏ１のパルス幅から該パルス幅に対応した２値レベル
の組み合わせを持つデジタル信号を復調する。

【００５５】したがって、従来のパラレル伝送方法に比
べ、伝送系の数を大幅に削減できる。この結果、各伝送
系に必要とされる送信部、受信部、および伝送線の数を
大幅に削減でき、伝送装置全体の構成を簡略化できる。

【００５６】また、本実施形態に係る復調部２において
は、ＰＬＬ回路２２によりデータクロックφ２を復調す
ると共に、伝送用デジタル信号ｏ１のパルス幅を測定す
る際、ＰＬＬ回路２２で生成される高速クロックｃｋ３
をカウントすることによりパルス幅を測定してデジタル
信号ｄ２１・ｄ２２を復調している。

【００５７】それゆえ、従来のシリアル伝送方法に比べ
簡単な構成の復調装置で複数系統のデジタル信号を復調
できる。したがって、動作速度が速く遅延時間の短い復
調装置を容易に実現できる。

【００５８】また、パルス幅計測用のクロックを別に設
けることなく、伝送用デジタル信号ｏ１のパルス幅を測
定できる。さらに、伝送用デジタル信号ｏ１の立ち上が
りと略同時に、高速クロックｃｋ３が立ち上がるため、
両者間の同期ズレに起因する計測誤差を生ずることがな
い。この結果、復調部２の構成を複雑にすることなく、
高い精度でパルス幅を測定できる。

【００５９】なお、本実施形態においては、デジタル信
号ｄ１１・ｄ１２が取り得る全ての２値レベルの組み合
わせに対して、異なるパルス幅のパルスを割り当ててい
るが、デジタル信号ｄ１１・ｄ１２が取ることのない２
値レベルの組み合わせに対しては、異なるパルス幅のパ
ルスを割り当てる必要がない。これにより、同時に取り
得ない２値レベルの組み合わせが存在する場合には、割
り当てるパルスの数を削減でき、パルス幅を測定する際
に必要とされる精度を低く抑えることができる。

【００６０】また、伝送用デジタル信号ｏ１を伝送する
伝送路としては、電線や光ケーブルなどの有線のもの
や、赤外線などの無線のものを用いることができる。上
記伝送路がパルスを伝送できるものであれば、本実施形
態と略同じ効果が得られる。

【００６１】

【発明の効果】請求項１の発明に係るデジタル信号伝送
方法は、以上のように、データクロックに同期のとれた
複数系統のデジタル信号を１系統の伝送用デジタル信号
に変調して伝送した後、復調するデジタル信号伝送方法
であって、上記伝送用デジタル信号は、上記データクロ
ックに同期して入力される複数系統のデジタル信号の２
値レベルの組み合わせに対して予め決められたパルス幅
を有し、上記データクロックの周期と同一の周期であ
り、上記伝送用デジタル信号の立ち上がり毎に異なる２
値レベルをとる立ち上がりクロックを生成し、該立ち上
がりクロックの略偶数倍の周波数の高速クロックを発振
させて、上記データクロックを復調する構成である。

【００６２】それゆえ、従来のようにパラレル伝送する
場合に必要だった、複数系統のデジタル信号を伝送する
複数の伝送系と、データクロックを伝送する伝送系とを
必要とすることなく、１つの伝送系によって、データク
ロックに同期した複数系統のデジタル信号と当該データ
クロックとを伝送できる。この結果、従来に比べて、伝
送系の数を大幅に削減でき、伝送手段全体の構成を簡略
化できるという効果を奏する。

【００６３】請求項２の発明に係るデジタル信号復調装
置は、以上のように、上記伝送用デジタル信号の立ち上
がりを検出する度に、現在の出力とは異なる２値レベル
を記憶し、記憶した２値レベルを出力する立ち上がり検
出部と、上記伝送用デジタル信号に同期する、該伝送用
デジタル信号と同一の周波数を有するデータクロックと
上記立ち上がり検出部により出力された立ち上がりクロ
ックの略偶数倍の周波数を有する高速クロックとを生成
するクロック生成手段と、伝送用デジタル信号のパルス
幅を測定するパルス幅測定手段と、上記パルス幅測定手
段によって測定されたパルス幅に基づき、該パルス幅に
対応する上記で予め決められた２値レベルの組み合わせ
を持つ複数系統のデジタル信号を生成する信号生成手段
とを備え、上記パルス幅測定手段には、上記クロック生
成手段で生成される高速クロックの周期を数えてパルス
幅を測定する計数手段が設けられている構成である。

【００６４】上記構成によって、デジタル信号復調装置
は、比較的簡単な構成で複数系統のデジタル信号を復調
できる。また、必要とされる伝送系の数は、パラレル伝
送方法のデジタル信号復調装置に比べて少ない。この結
果、複数系統のデジタル信号を復調するデジタル信号復
調装置の構成を簡略化できるという効果を奏する。した
がって、デジタル信号復調装置の動作速度を向上させ、
遅延時間を短くすることが容易である。この結果、変調
前のデジタル信号と同じ周期で復調するデジタル信号復
調装置を容易に実現できるという効果も併せて奏する。

【００６５】加えて、データクロックを復調する際に用
いられる高速クロックを用いてパルス幅を測定してい
る。この結果、パルス幅を測定するためのクロックを別
に設ける必要がなく、デジタル信号復調装置の構成をさ
らに簡略化できるという効果を併せて奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態のデジタル信号伝送方法を
用いてデジタル信号を伝送するデジタル信号伝送装置の
各部の波形を示す波形図である。

【図２】上記デジタル信号伝送装置の要部を示す構成図
である。

【図３】上記デジタル信号伝送方法において、入力され
たデジタル信号の２値レベルの組み合わせと出力される
伝送用デジタル信号のパルスとの対応の一例を示す波形
図である。

【符号の説明】

１ 変調部 ２ 復調部（復調装置） ３ デジタル伝送線２１ 立ち上がり検出部 ２２ ＰＬＬ回路（クロック生成手段） ２５ カウンタ（パルス幅測定手段および計数手段） ２６ データ生成部（信号生成手段）

フロントページの続き (56)参考文献 特開 昭62−200847（ＪＰ，Ａ) 特開 昭53−72669（ＪＰ，Ａ) 特開 昭64−13820（ＪＰ，Ａ) 特開 平６−296184（ＪＰ，Ａ) 特開 昭55−130261（ＪＰ，Ａ) 特開 昭56−61013（ＪＰ，Ａ) 特開 昭55−38714（ＪＰ，Ａ) 特開 昭58−103257（ＪＰ，Ａ) 特公 昭41−2406（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/49 H03M 5/08 H03K 9/08 H04L 5/00 H04L 7/027

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】データクロックに同期のとれた複数系統の
   デジタル信号を１系統の伝送用デジタル信号に変調して
   伝送した後、復調するデジタル信号伝送方法であって、 上記伝送用デジタル信号は、上記データクロックに同期
   して入力される複数系統のデジタル信号の２値レベルの
   組み合わせに対して予め決められたパルス幅を有し、上
   記データクロックの周期と同一の周期であり、 上記伝送用デジタル信号の立ち上がり毎に異なる２値レ
   ベルをとる立ち上がりクロックを生成し、該立ち上がり
   クロックの略偶数倍の周波数の高速クロックを発振させ
   て、上記データクロックを復調する ことを特徴とするデ
   ジタル信号伝送方法。
2. 【請求項２】請求項１記載の伝送用デジタル信号を復調
   するデジタル信号復調装置であって、上記伝送用デジタル信号の立ち上がりを検出する度に、
   現在の出力とは異なる２値レベルを記憶し、記憶した２
   値レベルを出力する立ち上がり検出部と、 上記伝送用デジタル信号に同期する、該伝送用デジタル
   信号と同一の周波数を有するデータクロックと上記立ち
   上がり検出部により出力された立ち上がりクロックの略
   偶数倍の周波数を有する高速クロックとを生成するクロ
   ック生成手段と、 伝送用デジタル信号のパルス幅を測定するパルス幅測定
   手段と、 上記パルス幅測定手段によって測定されたパルス幅に基
   づき、該パルス幅に対応する上記で予め決められた２値
   レベルの組み合わせを持つ複数系統のデジタル信号を生
   成する信号生成手段とを備え、 上記パルス幅測定手段には、上記クロック生成手段で生
   成される高速クロックの周期を数えてパルス幅を測定す
   る計数手段が設けられていることを特徴とするデジタル
   信号復調装置。