JP3462084B2 - バイフェーズ符号信号識別装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバイフェーズ符号信
号識別装置に関し、有線／無線のデータ通信で使用され
るバイフェーズ（マンチェスタ，ＣＭＩ等）符号信号の
識別再生に適用して好適なるものである。一般に、デー
タ通信では送受信間でデータのブロック転送（バースト
転送）を行うが、送信側では送受信間のクロック信号位
相を合わせるためにフレーム信号の先頭部に所定のフレ
ーム同期信号（同期パターン信号）を挿入する。一方、
受信側ではこのフレーム同期信号に位相同期して受信デ
ータを正しく識別再生する必要がある。

【０００２】

【従来の技術】図５は従来技術を説明する図で、図５
（Ａ）は従来のマンチェスタ／ＮＲＺ信号変換回路のブ
ロック図を示している。図において、２３は入力のマン
チェスタ信号のエッジに位相同期したクロック信号ＣＫ
を生成するクロック生成部（ディジタルＰＬＬ回路）、
２１はマンチェスタ信号をクロック信号ＣＫによりサン
プリングしたデータに基づき所定の同期パターンを検出
する同期パターン検出部、そして、１０は入力のマンチ
ェスタ信号をクロック信号ＣＫに基づきＮＲＺ信号に変
換するマンチェスタ／ＮＲＺ変換部である。

【０００３】かかる構成により、同期パターン検出部２
１は入力のマンチェスタ信号につき所定の同期パターン
「０１０１０１０１」を検出すると同期検出信号ＳＤを
出力する。クロック生成部２３は同期検出信号ＳＤの発
生により自己のクロック位相を所定の同期状態に引き込
み、位相ロックする。従って、同期検出後の受信データ
を適正に識別再生できる。

【０００４】図５（Ｂ）はクロック位相が正常時の動作
を示している。一般に、マンチェスタ符号はＮＲＺ信号
のビット「０」が「０１」の信号レベル、かつＮＲＺ信
号のビット「１」が「１０」の信号レベルとなるように
表わされる。なお、図はＮＲＺのビット「０」を「１
０」の信号レベル、かつＮＲＺのビット「１」を「０
１」の信号レベルで表わしているが、ここではレベル反
転したマンチェスタ信号を扱っていると考えれば良い。
又は、後者のように符号変換しても、信号変換処理の一
般性は失われない。

【０００５】今、正常時のクロック位相関係を図示の如
くとする。マンチェスタ信号の同期パターンが入力する
と、クロック信号ＣＫの各立ち下がりで「０１０１０１
０１」の各信号レベルがサンプリングされ、同期パター
ンが検出される。ところで、このような各フレーム（バ
ースト）信号を受信する時に、いつでも受信側のクロッ
ク位相が正常であるとは限らない。

【０００６】図５（Ｃ）はクロック位相がエラー時（入
力信号のジッタを含む）の動作を示している。例えば入
力のマンチェスタ信号とクロック信号ＣＫとの位相が上
記正常時よりも９０°ずれていると、図示の如くマンチ
ェスタ信号のサンプリング結果が不確定（又は誤り）と
なって同期パターンを検出できない。図５（Ｄ）は入力
信号がデューティー変動時の動作を示している。

【０００７】マンチェスタ信号のデューティー変動時に
も、サンプリング結果が不確定（又は誤り）となって同
期パターンを検出できない。

【０００８】

【発明が解決しようとする課題】このように、従来のマ
ンチェスタ／ＮＲＺ信号変換回路では、入力のマンチェ
スタ信号とクロック信号ＣＫとの間に位相差（ジッタ，
デューティー変動等を含む）が存在すると、同期パター
ンを検出できないと言う問題があった。このため、しば
しば同期外れを起こしていた。

【０００９】また、上記従来の回路では、もし同期パタ
ーン検出後の受信データ中に該同期パターンと同一ビッ
ト構成のデータ（疑似同期パターン）が含まれている
と、これを検出した同期パターン検出部２１によりクロ
ック生成部２３が再度初期化されてしまうと言う問題も
あった。更にまた、上記従来の回路では、バースト信号
の非転送区間におけるノイズ信号等を誤って同期パター
ンと認識してしまい、回路を誤った位相同期に引き込ん
でしまうと言う問題もあった。

【００１０】本発明は上記従来技術の問題点に鑑み成さ
れたもので、その目的とする所は、入力のバイフェーズ
信号とこれを識別するためのクロック信号との間にどの
様な位相差（ジッタ、デューティー変動等を含む）が存
在していても、入力のバイフェーズ信号を確実に識別可
能なバイフェーズ信号識別装置を提供することにある。

【００１１】

【課題を解決するための手段】上記の課題は例えば図１
（Ａ）の構成により解決される。即ち、本発明（１）の
バイフェーズ信号識別装置は、入力のバイフェーズ符号
信号の１シンボル周期につきデューティー比が１／２
で、かつ互いの位相差が９０°の第１，第２のクロック
信号を生成するクロック生成部２３と、 第１のクロッ
ク信号を基準とした各所定のタイミングで入力のバイフ
ェーズ符号信号を識別する信号識別部１０と、前記バイ
フェーズ符号信号を第１のクロック信号ＣＫ１によりサ
ンプリングしたデータに基づき所定の同期パターンを検
出する第１の同期パターン検出部２１と、該バイフェー
ズ符号信号を第２のクロック信号ＣＫ２によりサンプリ
ングしたデータに基づき前記所定の同期パターンを検出
する第２の同期パターン検出部２２と、第２のクロック
信号が所定レベルの区間にバイフェーズ符号信号のエッ
ジが検出されないことにより同期外れを検出する同期外
れ検出部２７と、前記同期外れ検出部の同期外れの検出
により、前記第１又は第２の同期パターン検出部２１／
２２が所定の同期パターンを検出した後の第１のクロッ
ク信号ＣＫ１を続くバイフェーズ符号信号のシンボル中
間点エッジに位相同期させる初期化制御部３０とを備え
るものである。

【００１２】なお、図１（Ａ）はバイフェーズ／ＮＲＺ
信号変換装置への適用例を示している。また図１（Ｂ）
はクロック信号ＣＫ１の位相が正常時の動作タイミング
チャートを示している。図１（Ｂ）において、例えば正
常時のクロック位相を図示の如くとすると、入力のバイ
フェーズ（図はマンチェスタ）信号中の同期パターン
「０１０１０１０１」は第１のクロック信号ＣＫ１の例
えば各立ち下がりにより適正にサンプリングされ、確実
に検出される。従って、これに基づき初期化制御部３０
はクロック生成部２３のクロック生成位相を適正に同期
化できる。ところで、同期確立前のマンチェスタ信号と
クロック信号ＣＫ１との位相関係は任意であるから、上
記の如く、たまたまクロック信号ＣＫ１がマンチェスタ
信号のシンボル中間点エッジに位相同期している場合は
良いが、そうでない場合、即ち、図１（Ｃ）に示す如
く、クロック信号ＣＫ１がマンチェスタ信号のシンボル
境界点エッジに位相同期している場合には、該クロック
信号ＣＫ１をマンチェスタ信号のシンボル中間点エッジ
に位相同期（初期化）させる必要がある。

【００１３】図１（Ｃ）はクロック信号ＣＫ１の位相が
異常時の動作タイミングチャートを示しており、この第
１のクロック信号ＣＫ１は上記正常時の第１のクロック
信号ＣＫ１よりも例えば位相が１８０°進んでいる（−
１８０°と等価）。この状態では、入力のマンチェスタ
信号の１シンボル区間の中央にある信号レベルの変化部
と、第１のクロック信号ＣＫ１の各立ち下がりとが重な
ってしまい、よって同期パターンを適正に検出できな
い。しかし、このような場合でも、本発明（１）によれ
ば、マンチェスタ信号の各シンボル中間点には必ずエッ
ジが存在するが、符号系列によってはシンボル境界点に
は必ずしもエッジが存在しないことに着目し、同期外れ
検出部２７は、クロック信号ＣＫ２が所定レベル（例え
ばハイレベル）の区間にマンチェスタ信号のエッジが検
出されないことにより同期外れを検出すると共に、初期
化制御部３０は、同期外れ検出部２７の同期外れの検出
により、第１又は第２の同期パターン検出部２１／２２
が所定の同期パターンを検出した後のクロック信号ＣＫ
１を続くマンチェスタ信号のシンボル中間点エッジに位
相同期（初期化）させる。

【００１４】従って、本発明（１）によれば、入力のバ
イフェーズ信号とこれを識別するためのクロック信号と
の間にどの様な位相差（ジッタ、デューティー変動等を
含む）が存在していても確実に位相同期が得られる。

【００１５】好ましくは、本発明（２）においては、上
記本発明（１）において、バイフェーズ符号信号はマン
チェスタ符号信号である。

【００１６】

【００１７】また好ましくは、本発明（３）において
は、上記本発明（２）において、入力のバイフェーズ符
号信号に基づきノイズを検出するノイズ検出部２９を更
に備え、該ノイズ検出部によるノイズの検出により前記
初期化制御部３０の初期化機能を付勢可能な状態にす
る。

【００１８】

【発明の実施の形態】以下、添付図面に従って本発明に
好適なる実施の形態を詳細に説明する。なお、全図を通
して同一符号は同一又は相当部分を示すものとする。図
２は実施の形態によるマンチェスタ／ＮＲＺ信号変換回
路を示す図で、図において、１０は入力のマンチェスタ
信号をＮＲＺ信号に変換するマンチェスタ／ＮＲＺ変換
部、２０は受信回路の同期制御部、２１はマンチェスタ
信号を第１のクロック信号ＣＫ１によりサンプリングし
たデータに基づき所定の同期パターンを検出する第１の
同期パターン検出部、２２はマンチェスタ信号を第２の
クロック信号ＣＫ２によりサンプリングしたデータに基
づき所定の同期パターンを検出する第２の同期パターン
検出部、ＳＲ１，ＳＲ２はシフトレジスタ、ＤＣ１，Ｄ
Ｃ２はデコーダ、２３はマンチェスタ信号の１シンボル
区間に位相同期した第１のクロック信号ＣＫ１及び該ク
ロック信号ＣＫ１と９０°位相の異なる第２のクロック
信号ＣＫ２を生成するクロック生成部（ディジタルＰＬ
Ｌ）、２４は位相比較器、２５は可変分周器、２６は分
周器、２７は第２のクロック信号ＣＫ２＝１（ハイレベ
ル）である区間にマンチェスタ信号のエッジが検出され
ないことにより同期外れを検出する同期外れ検出部、２
８はエッジ検出部、ＳＳ１はディジタル方式によるシン
グルショット回路、ＦＦ１はＤタイプのフリップフロッ
プ、２９は入力のバイフェーズ信号に基づきノイズを検
出するノイズ検出部（シフトレジスタＳＲ３）、ＯＲ
１，ＯＲ２はＯＲゲート回路、３０は同期パターンの検
出に基づきクロック生成部２３のクロック生成位相を初
期化させる初期化制御部、ＦＦ２はＪＫタイプのフリッ
プフロップ、ＳＳ２はディジタル方式によるシングルシ
ョット回路である。

【００１９】以下、各部の動作を説明する。クロック生
成部２３において、可変分周器２５は、本装置のマスタ
クロック信号ＭＣＫ（例えば１．８ＭＨｚ）を可変分周
すると共に、位相比較器２４が検出したクロック信号Ｃ
Ｋ１と後述の位相基準信号ＤＴＳ（即ち、入力のマンチ
ェスタ信号の１シンボル区間の中央エッジに同期した信
号）との間の位相誤差に基づき、該位相誤差が「０」と
なる方向に自己の分周比を微調整する。一方、分周器２
６は可変分周器２５の出力を固定分周すると共に、マン
チェスタ信号の１シンボル区間に位相同期した例えば
９．６ＫＨｚの第１のクロック信号ＣＫ１（ここではデ
ューティー１／２）及び該クロック信号ＣＫ１と９０°
位相の異なる第２のクロック信号ＣＫ２（デューティー
１／２）を夫々生成する。

【００２０】第１の同期パターン検出部２１において、
シフトレジスタＳＲ１は入力のマンチェスタ信号をクロ
ック信号ＣＫ１の各立ち下がりによりシリアル−パラレ
ル変換する。この場合に、シフトレジスタＳＲ１に同期
パターン（例えば「０１０１０１０１」）が蓄積される
と、デコーダＤＣ１は同期検出信号ＳＤ１＝１を出力す
る。

【００２１】第２の同期パターン検出部２２についても
同様であるが、但し、シフトレジスタＳＲ２は入力のマ
ンチェスタ信号をクロック信号ＣＫ２の各立ち下がりに
よりシリアル−パラレル変換する点で異なる。上記同期
検出信号ＳＤ１，ＳＤ２はＯＲゲート回路ＯＲ１で論理
ＯＲされ、何れか一方を満足すると出力の同期セット信
号ＳＤ＝１となり、これによりＦＦ２はクロック信号Ｃ
Ｋ２の立ち下がりでセットされる。

【００２２】同期外れ検出部２７において、エッジ検出
部２８は入力のマンチェスタ信号の立ち上がりエッジ及
び立ち下がりエッジを検出して各対応するエッジパルス
信号ＥＰを出力する。シングルショット回路ＳＳ１はク
ロック信号ＣＫ２＝１（ハイレベル）の区間にエッジパ
ルス信号ＥＰが発生すると、該エッジパルス信号ＥＰに
同期して所定パルス幅（例えばクロック信号ＣＫ２と同
じパルス幅）の位相基準信号ＤＴＳを発生する。そし
て、ＦＦ１は、位相基準信号ＤＴＳ＝１（ハイレベル）
の区間にクロック信号ＣＫ２が立ち下がるとセット（同
期検出中と）されるが、位相基準信号ＤＴＳ＝０（ロー
レベル）の区間にクロック信号ＣＫ２が立ち下がるとリ
セット（同期外れ検出と）され、これにより同期外れ検
出信号ＯＳＤ＝１となる。

【００２３】ノイズ検出部２９において、シフトレジス
タＳＲ３はクロック信号ＣＫ１＝１（ＣＫ２でも良い）
のレベルにより毎回リセットされる。またＳＲ３のシリ
アルデ−タ入力端子ＤＩはハイレベルとなっており、上
記リセット以外の区間のマンチェスタ信号ラインにノイ
ズ信号が乗ると、入力端子ＤＩのハイレベルが出力端子
Ｑ１〜Ｑ４の側にシフトされ、これによりノイズ検出信
号ＮＤ＝１となる。ここで、ノイズ検出の条件をノイズ
信号の４パルス分としているのは、本実施の形態ではノ
イズ発生時には１シンボル周期当たりに２パルス程度の
ノイズ発生が考えられるためであり、マージンを持たせ
て４パルス分としている。

【００２４】上記同期外れ検出信号ＯＳＤとノイズ検出
信号ＮＤとはＯＲゲート回路ＯＲ２で論理ＯＲされ、何
れか一方を満足すると出力の同期リセット信号ＳＲ＝１
となり、これによりＦＦ２はクロック信号ＣＫ２の立ち
下がりでリセットされる。初期化制御部３０において、
ＦＦ２がセットされると、その出力信号Ｑの立ち上がり
によりシングルショット回路ＳＳ２がトリガされて、リ
セットパルス信号ＲＳＰを発生し、これにより可変分周
器２５等のカウント位相が初期化される。

【００２５】ところで、このＦＦ２は一旦セットされる
と、上記同期外れ又はノイズの検出が行われるまでリセ
ットされない。従って、データ中に疑似同期パターンが
存在していても、ＦＦ２の出力Ｑは立ち上がらず、よっ
てＳＳ２もリセットパルス信号ＲＳＰを出力しない。従
って、データ中の疑似同期パターンによりクロック生成
部２３が初期化されることは無い。

【００２６】図３，図４は実施の形態によるマンチェス
タ／ＮＲＺ信号変換回路の動作タイミングチャート
（１），（２）であり、図３はマンチェスタ信号とクロ
ック信号ＣＫ１との位相同期がとれ、その後も正常に推
移している場合を示している。この状態では、クロック
信号ＣＫ１の各立ち下がりは例えばマンチェスタ信号の
１シンボル区間の境界線と略一致している。一方、クロ
ック信号ＣＫ２はクロック信号ＣＫ１よりも例えば位相
が９０°進んでおり、これによりクロック信号ＣＫ２の
各立ち上がりはマンチェスタ信号の１シンボル区間前半
の略中間点に、またクロック信号ＣＫ２の各立ち下がり
は１シンボル区間後半の略中間点に夫々位置することに
なる。

【００２７】従って、このようなクロック信号ＣＫ２の
立ち上がり及び立ち下がりの各タイミングをマンチェス
タ符号信号の識別に利用できる。なお、図２のマンチェ
スタ／ＮＲＺ変換部１０はクロック信号ＣＫ２を直接に
は符号識別に使用していないが、内部でクロック信号Ｃ
Ｋ１からクロック信号ＣＫ２に相当するような識別タイ
ミングを生成できる。

【００２８】これによると、クロック信号ＣＫ２の立ち
上がりでマンチェスタ信号レベル＝Ｈ（ハイ）をサンプ
リングし、かつクロック信号ＣＫ２の立ち下がりでマン
チェスタ信号レベル＝Ｌ（ロー）をサンプリングした時
は、これをＮＲＺ信号のビット「０」に変換できる。ま
たクロック信号ＣＫ２の立ち上がりでマンチェスタ信号
レベル＝Ｌをサンプリングし、かつクロック信号ＣＫ２
の立ち下がりでマンチェスタ信号レベル＝Ｈをサンプリ
ングした時はこれをＮＲＺ信号のビット「１」に変換で
きる。こうして、直前の１シンボル区間で得られたビッ
ト「１」／「０」の識別結果を、次の１シンボル区間に
おけるクロック信号ＣＫ１の立ち上がりでサンプリング
することにより、図示のようなＮＲＺ変換信号が得られ
る。

【００２９】ところで、マンチェスタ信号では１シンボ
ル区間の中央部に常にＬ→Ｈレベル又はＨ→Ｌレベルへ
のレベル変化点が存在する。従って、そのエッジパルス
信号ＥＰによりクロック信号ＣＫ２＝１（ハイ）のレベ
ルをサンプリングすれば、クロック信号ＣＫ１の位相同
期が得られている限りは、シングルショット回路ＳＳ１
により常に位相基準信号ＤＴＳが生成される。

【００３０】そこで、本実施の形態ではこの位相基準信
号ＤＴＳが発生している間は位相同期がとれている状態
としている。即ち、位相同期がとれている限りはその後
のクロック信号ＣＫ２の立ち下がりのタイミングに位相
基準信号ＤＴＳ＝１であり、よってＦＦ１はセットされ
たままである。図を見れば、このような位相同期の状態
は入力のマンチェスタ信号とクロック信号ＣＫ１との位
相が現在よりも約±９０°程度ずれるまで維持されるこ
とが分かる。即ち、このクロック位相のマージン範囲内
で入力のマンチェスタ信号を適正に識別可能であり、従
って、マンチェスタ信号に多少のジッタやデューティー
変動があっても適正なＮＲＺ信号への変換動作と位相同
期の状態とが得られる。

【００３１】またこの位相同期状態において、各位相基
準信号ＤＴＳはエッジパルス信号ＥＰに同期して発生し
ており、位相比較器２４では、この位相基準信号ＤＴＳ
の例えば立ち上がりエッジと、入力のマンチェスタ信号
のエッジとの位相を比較することにより、常にその位相
誤差が「０」となる方向に、可変分周器２５を微調整し
ている。

【００３２】更に、この図３ではマンチェスタ信号の受
信データブロックの途中に同期パターンと同一パターン
の疑似同期パターン「０１０１０１０１」が含まれてい
る。しかし、本実施の形態によれば、ＦＦ２は事前の同
期検出（不図示）により既にセットされており、再度同
期パターン検出信号ＳＤ１又はＳＤ２が発生してもＦＦ
２の出力Ｑが立ち上がることは無い。従って、シングル
ショット回路ＳＳ２はトリガされず、よって可変分周器
２５が初期化されることもない。即ち、受信データブロ
ック中の疑似同期パターン信号はクロック生成部２３に
何らの影響も与えること無く、そのままデータとしてＮ
ＲＺ信号に変換される。

【００３３】図４は入力のマンチェスタ信号とクロック
信号ＣＫ１との位相同期がとれていない状態を示してい
る。通常、このような状態は次フレーム信号の受信開始
時点で発生する。図において、一般に同期パターンの前
側には通常プリアンブル等の信号が存在している。クロ
ック生成部２３は通常このプリアンブル信号を利用して
ある程度の位相同期化を行う事が可能であるが、この例
ではたまたまクロックＣＫ１の位相が正常時よりも例え
ば１８０°進んでいる（−１８０°遅れと等価）。そし
て、このようなことは実際上頻繁に起こり得る。その結
果、この場合の位相基準信号ＤＴＳは、上記１シンボル
区間の中間エッジでは無く、１シンボル区間の境界エッ
ジに同期して発生している。従って、このままではクロ
ック信号ＣＫ１の位相が修正されることは期待できな
い。

【００３４】しかし、本実施の形態では、マンチェスタ
信号のシンボルが「０」→「１」（又は「１」→「０」
でも良い）に変わる時は、１シンボル区間の境界にエッ
ジが存在しないことを利用することで、この区間に位相
基準信号ＤＴＳが発生しないことにより、ＦＦ２はリセ
ット（同期外れ状態と）される。即ち、同期外れ状態を
有効に検出できる。

【００３５】なお、プリアンブル信号中に「０」→
「１」又は「１」→「０」の信号パターンが無くても、
この例では同期パターンの中に「０」→「１」又は
「１」→「０」の信号パターンが必ず存在する。従っ
て、この場合は同期パターンを受信開始した時にＦＦ２
は確実にリセット（同期外れ状態と）される。又は、こ
のフレームを受信する前のフレーム非転送区間における
ノイズ信号の検出によりＦＦ２は予めリセットされてい
るかも知れない。

【００３６】上記いずれにしても、この場合の回路はＦ
Ｆ２＝０（同期外れ状態）で同期パターンを受信するこ
とになる。今、入力のマンチェスタ信号とクロック信号
ＣＫ１の立ち下がり位相を比較すると、該立ち下がり位
相は１シンボル区間の略中間点にあるため、同期パター
ン「ＬＨＬＨＬＨＬＨ」の各レベルを適正にサンプリン
グできず、よって第１の同期パターン検出部２１は同期
パターンを検出できない。

【００３７】一方、クロック信号ＣＫ２はクロック信号
ＣＫ１よりも位相が９０°ずれているため、同期パター
ン「ＬＨＬＨＬＨＬＨ」の各レベルを余裕をもって適正
にサンプリングでき、よって第２の同期パターン検出部
２１は図示のタイミングに同期パターン検出信号ＳＤ２
を出力する。これによりＦＦ２がセットされ、その立ち
上がりに同期して同期リセットパルス信号ＲＳＰが出力
され、これにより可変分周器２５のカウント位相が瞬時
に初期化（同期引き込み）される。この瞬時引き込みの
動作は、例えば同期リセットパルス信号ＲＳＰの発生
後、最初に現れるエッジパルス信号ａを基準として、こ
の時にクロック信号ＣＫ１の立ち上がりが発生するよう
に可変分周器２５及び分周器２６のカウント位相を合わ
せ込むことにより容易に行える。

【００３８】その後は、クロック信号ＣＫ２＝１の区間
に１シンボル区間の中央のエッジパルス信号ＥＰが発生
した事により位相基準信号ＤＴＳが生成される。これに
よりＦＦ１（同期外れ検出信号ＯＳＤ）は新たな位相の
クロックＣＫ２の立ち下がりでセットされ、これに伴い
ＦＦ２はセット（同期状態）とされる。以後の動作は上
記図３で述べたと同様で良い。

【００３９】かくして、本実施の形態によれば、マンチ
ェスタ信号とクロック信号ＣＫ１との位相が正常時から
±９０°の範囲内で変動するような場合には入力の同期
パターンをクロック信号ＣＫ１により適正に検出でき
る。また上記位相が±９０°〜±１８０°の範囲内で変
動するような場合には入力の同期パターンをクロック信
号ＣＫ２により適正に検出できる。

【００４０】従って、予め上記クロック位相が正常時か
らどの様に（最大±１８０°）変動していても同期パタ
ーンを適正に検出でき、これによりクロック信号ＣＫ
１，ＣＫ２の位相が適正に引き込まれ、該クロック信号
ＣＫ１に基づき入力のマンチェスタ信号が適正にＮＲＺ
信号に変換される。なお、上記実施の形態ではマンチェ
スタ／ＮＲＺ信号変換回路への適用例を述べたが、本発
明は他のバイフェーズ符号であるＣＭＩ／ＮＲＺ信号変
換回路等にも適用できる。但し、ＣＭＩ符号では、ＮＲ
Ｚのビット「０」が「０１」の信号レベル、かつＮＲＺ
のビット「１」が「００」と「１１」の交互レベルで表
わされるため、１シンボル区間の中間点には必ずしもエ
ッジパルス信号ＥＰが得られない。このため、上記同期
外れ検出部２７をそのまま使用することは出来ないが、
他の方法で同期外れを検出することが可能である。

【００４１】また、このＣＭＩ／ＮＲＺ信号変換回路に
上記本発明（１）を適用することで、予め入力のＣＭＩ
信号とクロック信号ＣＫ１との位相が正常時からどの様
に変動していても同期パターンを適正に検出できること
は言うまでも無い。また、上記本発明に好適なる実施の
形態を述べたが、本発明思想を逸脱しない範囲内で各部
の構成、制御、及びこれらの組合せの様々な変更が行え
ることは言うまでも無い。

【００４２】

【発明の効果】以上述べた如く本発明によれば、入力の
バイフェーズ信号とこれを識別するためのクロック信号
との間にどの様な位相差（ジッタ、デューティー変動等
を含む）が存在していても入力のバイフェーズ信号を確
実に識別可能なため、データ通信の品質向上に寄与する
所が極めて大きい。

【図面の簡単な説明】

【図１】本発明の原理を説明する図である。

【図２】実施の形態によるマンチェスタ／ＮＲＺ信号変
換回路を示す図である。

【図３】実施の形態によるマンチェスタ／ＮＲＺ信号変
換回路の動作タイミングチャート（１）である。

【図４】実施の形態によるマンチェスタ／ＮＲＺ信号変
換回路の動作タイミングチャート（２）である。

【図５】従来技術を説明する図である。

【符号の説明】

ＤＣ デコーダ ＦＦ フリップフロップ ＯＲ ＯＲゲート回路 ＳＲ シフトレジスタ ＳＳ シングルショット回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 晃久 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株 式会社内 (56)参考文献 特開 昭58−69151（ＪＰ，Ａ) 特開 平１−268329（ＪＰ，Ａ) 特開 平１−318340（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/00 H03M 5/12 H04L 25/49

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力のバイフェーズ符号信号の１シンボ
   ル周期につきデューティー比が１／２で、かつ互いの位
   相差が９０°の第１，第２のクロック信号を生成するク
   ロック生成部と、第１のクロック信号を基準とした各所定のタイミングで
   入力のバイフェーズ符号信号を識別する信号識別部と、 前記バイフェーズ符号信号を第１のクロック信号により
   サンプリングしたデータに基づき所定の同期パターンを
   検出する第１の同期パターン検出部と、 該バイフェーズ符号信号を第２のクロック信号によりサ
   ンプリングしたデータに基づき前記所定の同期パターン
   を検出する第２の同期パターン検出部と、第２のクロック信号が所定レベルの区間にバイフェーズ
   符号信号のエッジが検出されないことにより同期外れを
   検出する同期外れ検出部と、 前記同期外れ検出部の同期外れの検出により、 前記第１
   又は第２の同期パターン検出部が所定の同期パターンを
   検出した後の第１のクロック信号を続くバイフェーズ符
   号信号のシンボル中間点エッジに位相同期させる初期化
   制御部とを備えることを特徴とするバイフェーズ符号信
   号識別装置。
2. 【請求項２】 バイフェーズ符号信号はマンチェスタ符
   号信号であることを特徴とする請求項１に記載のバイフ
   ェーズ符号信号識別装置。
3. 【請求項３】 入力のバイフェーズ符号信号に基づきノ
   イズを検出するノイズ検出部を更に備え、該ノイズ検出
   部によるノイズの検出により前記初期化制御部の位相同
   期化機能を付勢可能な状態にすることを特徴とする請求
   項２に記載のバイフェーズ符号信号識別装置。