JPS6028352A - 符号識別器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、伝送される符号系列自体から伝送符号をサ
ンプリングするに供する符号サンプリングパルスを発生
°し、伝送符号を識別する符号識別器に関する。

〔発明の技術的背景とその問題点〕

一般に、伝送された符号を識別するために、伝送符号を
サンプリングするための符号サンプリングパルスが必要
とされる。

この符号サンプリングパルスを得る方式は、外部タイミ
ングと自己タイミング（Ｓｅｌ＋ｔｉｍｉｎｇ）とに大
別される。前者の方式は、伝送符号と同一の伝送系に周
波数多重成り時分割多重で挿入されたタイミング信号を
再生する方式であシ、後者の方式は伝送される符号自体
から、符号サンプリングのだめのクロック周波数成分を
再生抽出する方式である。両者を比較すると伝送符号と
の位相偏差が生じにくい点及び回路が簡単な点等で、自
己タイミングの方が外部タイミングに比べ有利である。

自己タイミングによる符号サンプリングのための符号サ
ンプリングの代表的な例としてＰＬＬ　（Ｐｈａ、ｓｅ
Ｉ、ｏｃｋｅｄ　、Ｌｏｏｐ　）を用いた符号識別器が
あげられる。

このような、符号識別器は例えば、搬送波デジタル伝送
方式に使用される受像装置の一例として、ＳＨＦ衛星放
送の音声伝送方式である４相ＤＰＳＫ（Ｄｉｆｆｅｒｅ
ｎｔｉａｌ　Ｐｈａｓｅ　５ｈｉｆｔ　Ｋｅｙｉｎｇ）
変調波を同期検波してデジタルデータを復調器がある。

４相ＤＰＳＫは、ある符号を表わす搬送波の位相を、そ
の１つ前の符号を表わす位相を基準としてそれから定め
られた量だけ変化させる方式で差動位相変調方式と呼ば
れ、２ビツトの符号の組金せの４種類がそれぞれ４つの
位相のうちの１つに対応する。この１つの位相に対応す
る２ビツトはダイビットと呼ばれ、このダイビットを誤
−ｔｂなくサンプリングし識別再生することが正確な復
調をする上で必要とされる。

ここで、伝送符号の識別再生とは、例えば４相ＤＰ　Ｓ
Ｋ倍信号同期検波によシ復調した信号が、識別レベルに
対する高低を判別し、その結果に基づいて波形を整形し
て送出する作用をいう。このとき最適なタイミングで識
別することが要求される。

このタイミングは、符号量干渉が最つとも少ない時点で
行なう必要がある。この符号量干渉は、受信波を所定期
藺毎に水平掃引させて観測した波形でアイパターンとし
て観測される。第１図は、とのアイパターンを示す特性
図であり、符号量干渉や位相ジッタがあるとアイノくタ
ーンの開口は狭くｋる。即ち、符号誤りの原因である符
号量干渉や位相ジッタがあると正しい符号のサンプリン
グが行なわれない。従って、伝送符号の識別はアイパタ
ーンの開口が大きい時点で行なわなければならない。

第２図は、例えば４相ＤＰ　８にの復調に供する自己タ
イミングによる符号サンプリングのだめの符号識別器の
従来例を示す。

第２図に示す符号識別器では、端子Ｔ１に復調信号１０
１が印加され、リミッタ１を介し、このリミッタ１の出
力１０２は位相検波器２に供給される。

位相検波器２の出力は、低域通過フィルタ３を介し電圧
制御型発振器４を制御する。この電圧制御型発振器４の
出力１０４は、上記位相検波器２及び移相器５に供給さ
れる。上記位相検波器２．低域通過フィルタ３．電圧制
御型発振器４で構成されるＰＬＬ回路によシ、到来デー
タに位相同期した電圧制御型発振器４の出力は、移相器
５によシ移相された後、到来データをラッチするラッチ
回路６のラッチパルス１０５として用いられる。即ち、
到来した伝送符号データは、上記ＰＬＬによって自己タ
イミングによる符号として得られる移相器５の出力１０
５によってラッチされ符号識別がなされる。

この符号識別動作を第３図に示す波形図を用いて更に説
明するに、第３図（ａ）は伝送された送信符号を示し、
この送信符号は伝送系の周波数特性に依存し高域周波数
成分が著しく減衰された信号として第３図（ｂ）に示す
ような同期検波信号を得る。

そして、この同期検波された復調信号は、上記リミッタ
１を介して位相検波器２に供給される。この位相検波器
２によシ到来データに位相同期したクロック信号１０４
が得られ、このクロック信号１０４が移相回路５によっ
て移相され〜データをサンプリングするサンプリングク
ロック１０５が第３図（Ｃ）に示すタイミングで得られ
る。そして、上記到来データを同期検波して得た信号（
第３図中））は、上記第３図（Ｃ）に示すタイミングで
ラッチ回路６にラッチされる。この結果ラッチ回路６の
出力には、第３図（ｄ）に示す伝送されたＰＣＭ符号を
出力端子Ｔｔに得る。

′この場合において、上記同期検波信号をサンプリング
するタイミングは、アイパターンの開口率の大きい部分
でなされなければ、符号識別に誤まシを生ずることは上
述した通りである。

ところで、上記符号の識別再生においては、再生回路自
体が理想的な動作をするとしても、伝送系にて生じた雑
音の重畳あるいは位相ジッタ等によシ本来「１」と識別
されるべき符号が「０」に、また「０」が「１」と誤ま
って識別されることがある。

この誤シは符号誤まりと呼ばれるもので、全伝送ビット
に対する誤シビットの割合を符号誤シ率と呼ばれる。符
号誤シ率は符号識別器の性能を評価する一つの基準とな
るもので、符号ｐｂ率が小さい程、優れた符号識別器と
いえる。

ここで、上記識別器に雑音が重畳され符号識別に問題と
なる場合を考えると、一番問題となるのは、従来符号の
識別は一つの符号データに対しタイミングパルスによっ
て決まる瞬時サンプルによシ識別するため、当該符号サ
ンプル瞬時に周期の短かいインパルス性の雑音が重畳さ
れると符号識別に誤動作が発生する点である。即ち、伝
送符号ノヒットレートよシも短かい周期のインパルス雑
音が符号識別時である符号サンプル時以外に発生した場
合には問題はないが、符号識別時にパルス性雑音が到来
すると符号識別に誤動作を生じ、正しい伝送符号の復調
がなされないという問題が発生する。

上述の符号識別時における識別誤動作の原因となるパル
ス性雑音を除去するためには低域通過フィルターを用い
て周波数帯域制限を行なうが、この場合において狭帯域
にし過ぎると、通過波形の立ち上シ或は立ち下がシの特
性が緩慢となシ次の識別時点における識別動作に影響を
与え、符号量干渉が発生しアイパターンの開口が狭くな
り識別誤動作を生じる。また、フィルターに姑位相特性
であシ、これにより信号が遅延歪をうけ符号誤シ率が劣
化する。従って、符号識別の誤動作を抑止するには、フ
ィルタの最適化が重要であるが、これを満足するには位
相等化回路や遅延等化器が必要とされ非常に困難を伴な
う。

〔′発明の目的〕

この発明は、上記の点に鑑みなされたもので、符号識別
を１ビツトあたり、数点で行ない、これらの数点のサン
プリングに対し積分処理を行なった後に等該ピッ）Ｋ対
する符号識別を行ない、高周波雑音に対する帯域制限フ
ィルタの設計を容易にするとともに符号識別の誤動作を
軽減した符号識別器を提供することを目的とする。

〔発明の概要〕

この発明においては、符号識別にあたシ、識別すべきビ
ットに対して複数回の符号サンプルを行ない８これら数
点の符号サンプリングによって当該ビットの識別を行な
うことによシ符号識別誤動作を軽減し符号識別の性能を
向上する。また、当該ビットに対する符号サンプルを複
数回行なった後に符号識別を行なうので、符号識別が確
実になるとともに、これにともない雑音に対する積分動
作がなされる。

〔発明の実施例〕

第４図は、この発明の係る符号識別器の一実施例を示す
回路図であシ、前述の第２図と同一機能を有する部分に
ついては同一符号を付しその説明を省略する。

第４図において、識別すべき符号データは、端子ＴＩｏ
に印加され、リミッタ１によって識別符号はリミッタ作
用をうけラッチ回路６に供給される。

また、リミッタ１の出力はタイミングノくルス発生回路
７に加えられる。このタイミングノくルス発生回路７は
、単位識別符号期間の例えば３倍のクロックパルス２０
２．単位識別符号の前縁部ノくルス２０５、及び単位識
別符号の後縁部／＜ルス２０７を発生する。上記タイミ
ングパルス発生回路７の出力２０２のパルス、及びこれ
に応じてラッチするラッチ回路６の出力２０３はアンド
回路８に供給される。

このアンド回路８の出力２０３は、４進カウンタ９にり
ｐツクパルスとして加えられ、この４進カウンタ９は、
上記単位符号の後縁パルス２０５をリセットパルスとす
る。なお、この４進カウンタの出力２０６は、ラッチ回
路１０に入力され、このラッチ回路１０は、上記タイミ
ングパルス発生回路７のクロックパルス２０７のタイミ
ングで上記４進カウンタの出力をラッカする。このラッ
チ回路１０の出力端Ｔｔｏに識別符号結果信号２０８を
出力する。

上記の様に構成された第４図に示す符号識別器の動作に
ついて説明する。

第４図に示す符号識別器では、単位識別符号に対して複
数回サンプリングを行ない、この後、この複数回のサン
プリング結果に基づき符号識別を行なう。この動作を第
５図の波形図を用いて説明する。

上記の識別すべき符号データは、リミッタ１によシリミ
ッタ作用を受けた信号第５図２０１を出力する。この識
別すべき符号データには、種々の原因で雑音が混入する
。この場合において、伝送符号を雑音混入時にサンプリ
ングすると、符号識別動作に誤動作を生ずる。そこで、
上記タイミングパルス発生器７の出力である単位符号周
波数の３倍の周波数で上記伝送符号をサンプリングする
。

このサンプリングはラッチ回路６で行なわれ、ラッチ回
路６の出力には第５図２０３に示すＮＲＺ（Ｎｏｎ−１
（、ｅｔｕｒｎ　−ｔｏ　−Ｚｅｒｏ　）符号が得る。

この場合において、上記ラッチ回路６の出力に現われる
ＮＲＺ符号は、上記伝送符号のサンプリングパルス２０
２とアンド回路８による乗算作用によシ、第５図２０４
に示すＲＺ　（Ｒｅｔｕｒｎ　−ｔｏ　−ｚｅｒｏ　）
符号に変換される。

そして、とのＲＺに符号に変換された上記アンド回路２
０４の出力は、４進カウンタ９に入力される。

この４進カウンタ９は、上記タイミングパルス発生器７
が発生する単位識別符号の前縁に呼応したパルスによっ
てリセットが行なわれる。この場合、上記４進カウンタ
９は、上記アンド回路８の出力である信号２０４をカウ
ントするが、カウント結果の最上位ピッ）（ＭＳＢ）を
出力する。このとき、４進カウンタ９の最上位ビットは
、上記アンド回路８の出力パルスを少なくとも２計数す
ると、「１」を保持する。即ち、第５図２０４で示され
るアンド回路８の単位識別符号期間に対応した出力パル
スに応じて、上記４進カウンタ９は第５図２０６に示す
状態をとる。

この後、上記４進カウンタ９のＭＳＢ出力は、第５′図
２０７に示す単位識別符号め後縁部に位置するパルスに
よυ、ラッチ回路１０によって保持される。

この結果、ラッチ回路１０の出力端Ｔ２０には、第５図
２０８に示す符号識別結果を得る。

上記４進力ウンタ回路９で、単位識別符号を複数回にわ
たシカラントすることによシ、最上位ビットの状態を検
出することで識別する動作は、本質的にはデジタル積分
であシ外来雑音に対する影響を防止する。

以上の記載から明らかなように、この発明によれば、伝
送された符号に対し単位識別符号毎に複数回のサンプリ
ングを行ないこの後に当該ビットに対する符号識別動作
を行なうので識・別誤動作を軽減し得る。

また、このためアイパターンの開口が狭い場合において
も、符号識別の誤動作を防ぐことができる。

【図面の簡単な説明】

第１図は、伝送信号に対するアイノ（ターンを示す信号
特性図、第２図は従来の符号識別器を示す回路図、第３
図は第２図の説明に供する波形図、第４図はこの発明に
係る符号識別器を示す回路図、第５図は第４図の動作を
説明するに供する波形図である。 ６・・・符号サンプリング手段。 ７・・・サンプリングクロック発生手段。 ８・・・変換手段。 １０・・・ラッチ手段。

Claims (1)

1. 【特許請求の範囲】 識別すべき符号データ列が印加される入力端と、前記識
   別符号データ列の単位識別符号の少なくとも２倍の周波
   数のサンプリングクロック発生手段と、 このサンプリングクロック発生手段で得られる前記サン
   プリングクロックによって、前記識別符号列をサンプリ
   ングする符号サンプリング手段と、この符号サンプリン
   グ手段によって得られる単位識別符号に対するＮＲＺ　
   （Ｎｏｎｒｅｔｕｒｎ　−ＴＱ　−Ｚｅｒｏ　）形態の
   サンプル信号を、ＲＺ　（Ｒｅｔｕｒｎ　−ＴＱ　−Ｚ
   ｅｒｏ　）形態の信号に変換する変換手段と、 この変換手段によって得られる前記ＲＺ形態の信号を計
   数し、単位識別符号に対する識別結果をラッチするラッ
   チ手段とを少なくとも具備したことを特徴とする符号識
   別器。