JP3383717B2 - 位相変調波の復調装置 - Google Patents
位相変調波の復調装置Info
- Publication number
- JP3383717B2 JP3383717B2 JP01959995A JP1959995A JP3383717B2 JP 3383717 B2 JP3383717 B2 JP 3383717B2 JP 01959995 A JP01959995 A JP 01959995A JP 1959995 A JP1959995 A JP 1959995A JP 3383717 B2 JP3383717 B2 JP 3383717B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- latch
- output
- waveform
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号を担うｎ
相位相偏倚変調波の復調装置に関する。
相位相偏倚変調波の復調装置に関する。
【０００２】
【背景技術】デジタルデータを伝送するための変調方式
として、振幅偏倚変調（ＡＳＫ）方式、位相偏倚変調
（ＰＳＫ）方式及び周波数偏倚変調（ＦＳＫ）方式等が
知られている。周波数変調されたアナログ映像信号や音
声信号と多重伝送を考えた場合、上記変調方式のうち、
位相偏倚変調は、伝送時の帯域制限が可能であって、他
の信号への妨害を生じにくく、耐ノイズ性が良いなどの
理由により広く利用されている。そして、このＰＳＫ変
調方式の中で、４相位相偏倚変調（ＱＰＳＫ）方式が最
も効率が良く、また、ＱＰＳＫ変調波は、位相振幅変化
が急峻である故、記録再生変調波の復号装置における遅
延検波回路のデジタル化が容易である。よって、例え
ば、特願平５−２９１０７１号に開示された情報記録再
生装置において、デジタル信号の記録再生のためのＱＰ
ＳＫ変調方式が用いられている。
として、振幅偏倚変調（ＡＳＫ）方式、位相偏倚変調
（ＰＳＫ）方式及び周波数偏倚変調（ＦＳＫ）方式等が
知られている。周波数変調されたアナログ映像信号や音
声信号と多重伝送を考えた場合、上記変調方式のうち、
位相偏倚変調は、伝送時の帯域制限が可能であって、他
の信号への妨害を生じにくく、耐ノイズ性が良いなどの
理由により広く利用されている。そして、このＰＳＫ変
調方式の中で、４相位相偏倚変調（ＱＰＳＫ）方式が最
も効率が良く、また、ＱＰＳＫ変調波は、位相振幅変化
が急峻である故、記録再生変調波の復号装置における遅
延検波回路のデジタル化が容易である。よって、例え
ば、特願平５−２９１０７１号に開示された情報記録再
生装置において、デジタル信号の記録再生のためのＱＰ
ＳＫ変調方式が用いられている。
【０００３】以下において、特願平５−２９１０７１号
に開示されたＱＰＳＫ変調方式について説明する。ここ
で、伝送さるべきベースバンドデータを次の如くとす
る。すなわち、０００１ １０ １１ １１ ００ １
０ ０１とする。このベースバンドデータには、種々の
情報を表すビット・エラー訂正用の冗長ビット及び同期
用のシンクデータビットが含まれているのが通常であ
り、更には、何らかの識別データビットが含まれている
こともあり得る。
に開示されたＱＰＳＫ変調方式について説明する。ここ
で、伝送さるべきベースバンドデータを次の如くとす
る。すなわち、０００１ １０ １１ １１ ００ １
０ ０１とする。このベースバンドデータには、種々の
情報を表すビット・エラー訂正用の冗長ビット及び同期
用のシンクデータビットが含まれているのが通常であ
り、更には、何らかの識別データビットが含まれている
こともあり得る。
【０００４】かかるベースバンドデータを、そのまま変
調しないで、復調の都合を考慮して、２ビットを単位と
して累積的にモジュロ４（ｍｏｄｕｌｏ４）加算を施し
て、以下の如きデータを得る。すなわち、００ ０１
００ １１ ００ ００ １０ ００である。このデー
タ系列を（Ｉ，Ｑ）データ系列とし、奇数番目のビット
をＩビット、偶数番目のビットをＱビットとすれば、原
ベースバンドデータは、各々Ｉビット系列及びＱビット
系列に変換されたことになる。これらのＩビット系列す
なわちＱデータを図１（ａ）に示されるＱＰＳＫ変調器
におけるＩ入力及びＱ入力に各々供給する。
調しないで、復調の都合を考慮して、２ビットを単位と
して累積的にモジュロ４（ｍｏｄｕｌｏ４）加算を施し
て、以下の如きデータを得る。すなわち、００ ０１
００ １１ ００ ００ １０ ００である。このデー
タ系列を（Ｉ，Ｑ）データ系列とし、奇数番目のビット
をＩビット、偶数番目のビットをＱビットとすれば、原
ベースバンドデータは、各々Ｉビット系列及びＱビット
系列に変換されたことになる。これらのＩビット系列す
なわちＱデータを図１（ａ）に示されるＱＰＳＫ変調器
におけるＩ入力及びＱ入力に各々供給する。
【０００５】一方、キャリア入力端子にキャリア信号ｆ
ｃ（＝２．８８MHz）が供給されている。Ｉデータ及び
Ｑデータは、各々ローパスフィルタ１，２によって低域
濾波されて変調器３，４の変調信号入力端に供給され
る。変調器３の被変調信号入力端にはキャリア信号がそ
のまま供給され、変調器４の被変調信号入力端にはキャ
リア信号が遅延回路５にπ／２だけ位相遅れを施された
後に供給される。変調器３，４は、例えば入力データが
“０”のときはキャリア信号をそのまま通過せしめ、入
力データが“１”のときはキャリア信号の位相を反転さ
せる。そして、変調器３，４の出力は、加算器６によっ
て加算されてＱＰＳＫ変調波となる。
ｃ（＝２．８８MHz）が供給されている。Ｉデータ及び
Ｑデータは、各々ローパスフィルタ１，２によって低域
濾波されて変調器３，４の変調信号入力端に供給され
る。変調器３の被変調信号入力端にはキャリア信号がそ
のまま供給され、変調器４の被変調信号入力端にはキャ
リア信号が遅延回路５にπ／２だけ位相遅れを施された
後に供給される。変調器３，４は、例えば入力データが
“０”のときはキャリア信号をそのまま通過せしめ、入
力データが“１”のときはキャリア信号の位相を反転さ
せる。そして、変調器３，４の出力は、加算器６によっ
て加算されてＱＰＳＫ変調波となる。
【０００６】こうして得られるＱＰＳＫ変調波の位相
は、図１（ｂ）に示す如く、（Ｉ，Ｑ）が（０，０）の
ときは、原キャリア位相に対して−π／４だけ遅れ、
（Ｉ，Ｑ）が（１，０）のときは−３π／４だけ遅れ、
（Ｉ，Ｑ）が（１，１）ときは−５π／４だけ遅れ、
（Ｉ，Ｑ）が（０，１）のときは、−７π／４だけ遅れ
ている。換言すれば、（Ｉ，Ｑ）データに対して、キャ
リア位相π／４，３π／４，５π／４，７π／４が対応
することになる。
は、図１（ｂ）に示す如く、（Ｉ，Ｑ）が（０，０）の
ときは、原キャリア位相に対して−π／４だけ遅れ、
（Ｉ，Ｑ）が（１，０）のときは−３π／４だけ遅れ、
（Ｉ，Ｑ）が（１，１）ときは−５π／４だけ遅れ、
（Ｉ，Ｑ）が（０，１）のときは、−７π／４だけ遅れ
ている。換言すれば、（Ｉ，Ｑ）データに対して、キャ
リア位相π／４，３π／４，５π／４，７π／４が対応
することになる。
【０００７】図２（ａ），（ｂ）は、ローパスフィルタ
１及び２を各々経由した〓データ波形及びＱデータ波形
を示し、図２（ｃ）は、ＱＰＳＫ出力の波形を示してい
る。ここで、（Ｉ，Ｑ）データ２ビットを１シンボルと
称し、シンボル列の転送レートを２８８［ｋｂｐｓ］と
しており、２．８８MHzのキャリアの１０波分が対応し
ているのである。こうして、得られるＱＰＳＫ変調波を
記録媒体に記録したり、ＲＦチャンネル等の適当な伝送
媒体によって伝送するのである。
１及び２を各々経由した〓データ波形及びＱデータ波形
を示し、図２（ｃ）は、ＱＰＳＫ出力の波形を示してい
る。ここで、（Ｉ，Ｑ）データ２ビットを１シンボルと
称し、シンボル列の転送レートを２８８［ｋｂｐｓ］と
しており、２．８８MHzのキャリアの１０波分が対応し
ているのである。こうして、得られるＱＰＳＫ変調波を
記録媒体に記録したり、ＲＦチャンネル等の適当な伝送
媒体によって伝送するのである。
【０００８】なお、図１（ａ）に示した変調器は４つの
位相のキャリア波形すなわちＱＰＳＫ変調波形データを
ＲＯＭにデータテーブルとして予め記憶しておいて、原
ベースバンドデータに基づいて得られる（Ｉ，Ｑ）デー
タに対応した位相のキャリア波形データをＲＯＭから読
み出してこれをＤ／Ａ変換する方法によって得られるこ
とは知られており、特願平５−２９１０７１号の図５及
びこれに対応する明細書の説明においてかかる方法を実
行する回路構成が開示されている。
位相のキャリア波形すなわちＱＰＳＫ変調波形データを
ＲＯＭにデータテーブルとして予め記憶しておいて、原
ベースバンドデータに基づいて得られる（Ｉ，Ｑ）デー
タに対応した位相のキャリア波形データをＲＯＭから読
み出してこれをＤ／Ａ変換する方法によって得られるこ
とは知られており、特願平５−２９１０７１号の図５及
びこれに対応する明細書の説明においてかかる方法を実
行する回路構成が開示されている。
【０００９】
【発明が解決しようとする課題】ところで、ＱＰＳＫ変
調波を復調する場合、ＱＰＳＫ変調波を遅延検波して復
調をなす方式が採用される。かかる遅延検波方式におい
ては、ＱＰＳＫ変調波の波形歪みあるいは、光ディスク
の回転ムラ等により、遅延検波においてエラーが生ずる
可能性があるが、いわゆるエラーレートを小さくしなけ
ればならない。
調波を復調する場合、ＱＰＳＫ変調波を遅延検波して復
調をなす方式が採用される。かかる遅延検波方式におい
ては、ＱＰＳＫ変調波の波形歪みあるいは、光ディスク
の回転ムラ等により、遅延検波においてエラーが生ずる
可能性があるが、いわゆるエラーレートを小さくしなけ
ればならない。
【００１０】ＱＰＳＫ変調波の遅延検波におけるエラー
レートを低くするためには、遅延検波におけるサンプリ
ング周波数を高くすることが考えられるが、そうする
と、遅延検波をなす回路の回路規模が大きくなったり、
消費電力が増大したりする。
レートを低くするためには、遅延検波におけるサンプリ
ング周波数を高くすることが考えられるが、そうする
と、遅延検波をなす回路の回路規模が大きくなったり、
消費電力が増大したりする。
【００１１】
【発明の目的】そこで、本発明は、回路規模を大きくす
ることなく消費電力も増大させることなく、ＱＰＳＫ変
調波を低いエラーレートにて復調する復調装置を提供す
ることを目的とする。
ることなく消費電力も増大させることなく、ＱＰＳＫ変
調波を低いエラーレートにて復調する復調装置を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】本発明による復調装置
は、原ベースバンドデジタルデータに基づいてキャリア
信号の位相を所定量変化せしめることにより情報を担う
ｎ（ｎ≧２）相位相偏倚変調波を伝送して、これを復調
する伝送システムにおける復調装置であって、伝送され
たｎ相位相偏倚変調波のキャリア信号成分を抽出して、
これを矩形波に変換する波長変換手段と、前記矩形は前
記キャリア信号周波数の略整数倍の周波数のクロックパ
ルスによってラッチして、ラッチ出力を生成するラッチ
手段と、前記ラッチ出力を遅延せしめて１タイムスロッ
トに相当する時間分だけ遅れた前記ラッチ成分を生成す
る遅延手段と、前記ラッチ出力と前記遅延手段からの出
力信号との位相差を検出する位相差検出手段と、検出し
た前記位相差に基づいて前記デジタルデータを抽出する
手段とからなり、前記波形変換手段は、前記キャリア成
分を５０％より第又は小の偏倚デューティ比の矩形波に
変換することを特徴とする変調装置である。
は、原ベースバンドデジタルデータに基づいてキャリア
信号の位相を所定量変化せしめることにより情報を担う
ｎ（ｎ≧２）相位相偏倚変調波を伝送して、これを復調
する伝送システムにおける復調装置であって、伝送され
たｎ相位相偏倚変調波のキャリア信号成分を抽出して、
これを矩形波に変換する波長変換手段と、前記矩形は前
記キャリア信号周波数の略整数倍の周波数のクロックパ
ルスによってラッチして、ラッチ出力を生成するラッチ
手段と、前記ラッチ出力を遅延せしめて１タイムスロッ
トに相当する時間分だけ遅れた前記ラッチ成分を生成す
る遅延手段と、前記ラッチ出力と前記遅延手段からの出
力信号との位相差を検出する位相差検出手段と、検出し
た前記位相差に基づいて前記デジタルデータを抽出する
手段とからなり、前記波形変換手段は、前記キャリア成
分を５０％より第又は小の偏倚デューティ比の矩形波に
変換することを特徴とする変調装置である。
【００１３】
【実施例】図３以下を参照しつつ、本発明の実施例であ
るＱＰＳＫ変調波の復調装置について説明する。まず、
光ディスク等の記録媒体から読み取られたり、ＲＦチャ
ンネルを介して伝送されたりしたＱＰＳＫ変調波は、入
力端を介して所定通過帯域を有するバンドパスフィルタ
１１に供給される。バンドパスフィルタ１１の通過帯域
は、ＱＰＳＫ変調波のキャリア周波数ｆｃ（例えば２．
８８ＭＨｚ）を中心周波数としている。バンドパスフィ
ルタ１１を通過したＱＰＳＫ変調波は、波形変換回路１
２に供給される。波形変換回路１２は、ＱＰＳＫ変調波
のキャリア信号を各矩形波に変換する。
るＱＰＳＫ変調波の復調装置について説明する。まず、
光ディスク等の記録媒体から読み取られたり、ＲＦチャ
ンネルを介して伝送されたりしたＱＰＳＫ変調波は、入
力端を介して所定通過帯域を有するバンドパスフィルタ
１１に供給される。バンドパスフィルタ１１の通過帯域
は、ＱＰＳＫ変調波のキャリア周波数ｆｃ（例えば２．
８８ＭＨｚ）を中心周波数としている。バンドパスフィ
ルタ１１を通過したＱＰＳＫ変調波は、波形変換回路１
２に供給される。波形変換回路１２は、ＱＰＳＫ変調波
のキャリア信号を各矩形波に変換する。
【００１４】今、１シンボルに対応する時間間隔を１タ
イムスロットと称することにすれば、波形変換回路１２
の矩形波出力は、１つのタイムスロット毎に例えば１０
個の矩形波を含むことになり、１つのタイムスロット毎
の矩形波群の位相が属する第１〜第４象限が（Ｉ，Ｑ）
データの（０，０）（１，０）（１，１）（０，１）に
各々対応することになるのである。
イムスロットと称することにすれば、波形変換回路１２
の矩形波出力は、１つのタイムスロット毎に例えば１０
個の矩形波を含むことになり、１つのタイムスロット毎
の矩形波群の位相が属する第１〜第４象限が（Ｉ，Ｑ）
データの（０，０）（１，０）（１，１）（０，１）に
各々対応することになるのである。
【００１５】波形変換回路１２の矩形波出力はラッチ回
路１３において例えば４６．０８ＭＨｚの復調回路独自
の固定システムクロックｆｃｋによって“０”又は
“１”にラッチされる。そして、ラッチ回路１３のラッ
チ出力は、シフトレジスタ１４の入力端に供給される。
シフトレジスタ１４は、システムクロックｆｃｋに応じ
て１５８段遅延出力及び１６２段遅延出力を生じ、これ
らの遅延出力は、排他的論理和ゲート１５，１６に供給
される。排他的論理和ゲート１５，１６は、各々、供給
される遅延出力とラッチ回路１３のラッチ出力との排他
的論理和を出力する。排他的論理和ゲート１５，１６の
出力は、識別再生回路１７，１８に各々、供給される。
路１３において例えば４６．０８ＭＨｚの復調回路独自
の固定システムクロックｆｃｋによって“０”又は
“１”にラッチされる。そして、ラッチ回路１３のラッ
チ出力は、シフトレジスタ１４の入力端に供給される。
シフトレジスタ１４は、システムクロックｆｃｋに応じ
て１５８段遅延出力及び１６２段遅延出力を生じ、これ
らの遅延出力は、排他的論理和ゲート１５，１６に供給
される。排他的論理和ゲート１５，１６は、各々、供給
される遅延出力とラッチ回路１３のラッチ出力との排他
的論理和を出力する。排他的論理和ゲート１５，１６の
出力は、識別再生回路１７，１８に各々、供給される。
【００１６】識別再生回路１７，１８は、例えば、シス
テムクロックｆｃｋをクロック入力としてゲート１５，
１６の出力が“１”である限りカウントアップするカウ
ンタであり、しかも各々、カウント値が８以下のときは
“０”を発し、９以上のとき“１”を発するカウンタに
よって構成することが出来る。従って、識別再生回路１
７，１８の論理出力（ｄ17，ｄ18）は、モジュロ４加算
前の原デジタルデータ系列の２ビットに相当するのであ
る。こうして得られる２ビット毎のパラレスデータ（ｄ
17，ｄ18）はパラレルシリアル変換回路１９によってシ
リアルな再生デジタルデータに変換され、エラー訂正回
路２０において、エラー訂正処理を施される。
テムクロックｆｃｋをクロック入力としてゲート１５，
１６の出力が“１”である限りカウントアップするカウ
ンタであり、しかも各々、カウント値が８以下のときは
“０”を発し、９以上のとき“１”を発するカウンタに
よって構成することが出来る。従って、識別再生回路１
７，１８の論理出力（ｄ17，ｄ18）は、モジュロ４加算
前の原デジタルデータ系列の２ビットに相当するのであ
る。こうして得られる２ビット毎のパラレスデータ（ｄ
17，ｄ18）はパラレルシリアル変換回路１９によってシ
リアルな再生デジタルデータに変換され、エラー訂正回
路２０において、エラー訂正処理を施される。
【００１７】なお、タイミング検出回路２１は、パラレ
ルデータ（ｄ17，ｄ18）から、タイミング信号を抽出
し、周波数誤差補正回路２２は、得られたタイミング信
号と、システムクロックとに応じて周波数が補正された
９．２１６ＭＨｚのエラー訂正用パルス信号をエラー訂
正回路２０に供給する。また、分周回路２３は、エラー
訂正用パルス信号を分周して、５７６ＫＨｚのパルス信
号を生成してこれをパラレルシリアル変換回路１９に供
給するのである。
ルデータ（ｄ17，ｄ18）から、タイミング信号を抽出
し、周波数誤差補正回路２２は、得られたタイミング信
号と、システムクロックとに応じて周波数が補正された
９．２１６ＭＨｚのエラー訂正用パルス信号をエラー訂
正回路２０に供給する。また、分周回路２３は、エラー
訂正用パルス信号を分周して、５７６ＫＨｚのパルス信
号を生成してこれをパラレルシリアル変換回路１９に供
給するのである。
【００１８】図４は、図３の波形変換回路１２の具体回
路例である。図においてＢＰＦ１１を経たＱＰＳＫ変調
波は、直流カットコンデンサＣを経由して、等しい抵抗
値の抵抗Ｒ1，Ｒ2からなるレベルシフト回路３０に供給
される。レベルシフト回路３０を経た信号はコンパレー
タ３１の一方の入力に供給される。また、コンパレータ
３１の他方の入力には抵抗Ｒ3，Ｒ4からなる基準設定回
路３２からの基準電位各Ｖrが供給されている。抵抗Ｒ3
とＲ4の比Ｒ3／Ｒ4は矩形波出力のデューティ比が例え
ば８．５：７．５になるように［１＋ｃｏｓ７．５π／
１６］：［１−ｃｏｓ７．５π／１６］若しくは［１＋
ｃｏｓ８．５π／１６］［１−ｃｏｓ８．５π／１６］
と設定されている。
路例である。図においてＢＰＦ１１を経たＱＰＳＫ変調
波は、直流カットコンデンサＣを経由して、等しい抵抗
値の抵抗Ｒ1，Ｒ2からなるレベルシフト回路３０に供給
される。レベルシフト回路３０を経た信号はコンパレー
タ３１の一方の入力に供給される。また、コンパレータ
３１の他方の入力には抵抗Ｒ3，Ｒ4からなる基準設定回
路３２からの基準電位各Ｖrが供給されている。抵抗Ｒ3
とＲ4の比Ｒ3／Ｒ4は矩形波出力のデューティ比が例え
ば８．５：７．５になるように［１＋ｃｏｓ７．５π／
１６］：［１−ｃｏｓ７．５π／１６］若しくは［１＋
ｃｏｓ８．５π／１６］［１−ｃｏｓ８．５π／１６］
と設定されている。
【００１９】上記したデューティ比の調整は波形成形回
路１２の矩形波出力をラッチするクロック周波数ｆｃｋ
の周期で１／ｆｃｋで矩形波の周期を割った数の半分の
奇数倍だけ５０％のデューティ比から偏倚したデューテ
ィ比の矩形波出力が得られるようにしている。すなわち
（ｆｃ／２ｆｃｋ）・（２ｎ＋１）だけデューティ比が
偏倚するようにしている。ここでｎは０以上の整数であ
る。従って、波形変換回路１２の矩形波出力のデューテ
ィ比は１／２＋（ｆｃ／２ｆｃｋ）（２ｎ＋１）であ
る。
路１２の矩形波出力をラッチするクロック周波数ｆｃｋ
の周期で１／ｆｃｋで矩形波の周期を割った数の半分の
奇数倍だけ５０％のデューティ比から偏倚したデューテ
ィ比の矩形波出力が得られるようにしている。すなわち
（ｆｃ／２ｆｃｋ）・（２ｎ＋１）だけデューティ比が
偏倚するようにしている。ここでｎは０以上の整数であ
る。従って、波形変換回路１２の矩形波出力のデューテ
ィ比は１／２＋（ｆｃ／２ｆｃｋ）（２ｎ＋１）であ
る。
【００２０】従って、例えば、ｆｃ＝２．８８ＭＨｚ，
ｆｃｋ＝４６．０８ＭＨｚのとき（１／３２）×（２ｎ
＋１）だけ波形成形回路１２の矩形波出力のデューティ
比が５０％より大となるのである。そして、ｎ＝０のと
き、デューティ比が１７／３２（＝８．５／１６）とな
る訳である。図５は、波形成形回路１２の別な具体回路
例を示している。すなわち、ＢＰＦ１１の出力がコンパ
レータ４０の一方の入力端子に供給され他方の入力端子
は接地されている。コンパレータ４０は、ＱＰＳＫ変調
波のキャリア成分ｆｃの波形が正のとき“１”を出力す
るのであり、換言すればデューティ比５０％の矩形波を
出力する。コンパレータ４０の出力は、論理和ゲート４
１の一方の入力となり、遅延回路４２にも供給される。
遅延回路４２は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）に対
応する時間Δｔ（＝１／２ｆｃｋ（２ｎ＋１））だけ入
力パルスを遅延させる。よって、論理和ゲート３２の出
力は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）だけデューティ
比が５０％より偏倚した波形である。
ｆｃｋ＝４６．０８ＭＨｚのとき（１／３２）×（２ｎ
＋１）だけ波形成形回路１２の矩形波出力のデューティ
比が５０％より大となるのである。そして、ｎ＝０のと
き、デューティ比が１７／３２（＝８．５／１６）とな
る訳である。図５は、波形成形回路１２の別な具体回路
例を示している。すなわち、ＢＰＦ１１の出力がコンパ
レータ４０の一方の入力端子に供給され他方の入力端子
は接地されている。コンパレータ４０は、ＱＰＳＫ変調
波のキャリア成分ｆｃの波形が正のとき“１”を出力す
るのであり、換言すればデューティ比５０％の矩形波を
出力する。コンパレータ４０の出力は、論理和ゲート４
１の一方の入力となり、遅延回路４２にも供給される。
遅延回路４２は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）に対
応する時間Δｔ（＝１／２ｆｃｋ（２ｎ＋１））だけ入
力パルスを遅延させる。よって、論理和ゲート３２の出
力は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）だけデューティ
比が５０％より偏倚した波形である。
【００２１】上記した如く、本発明によるＱＰＳＫ変調
波のキャリアを矩形波に波形変換する際に、デューティ
比５０％の矩形波にしないで、ラッチパルス（この実施
例においては４６．０８ＭＨｚのシステムクロック）の
間隔の半分の奇数倍だけ５０％から偏倚した矩形波に変
換しているのである。このことによって、シフトレジス
タ１４、排他的論理和ゲート１５，１６及び識別再生回
路１７、１８によってなされる遅延検波におけるシンボ
ルエラー率を低減させることが出来たのである。
波のキャリアを矩形波に波形変換する際に、デューティ
比５０％の矩形波にしないで、ラッチパルス（この実施
例においては４６．０８ＭＨｚのシステムクロック）の
間隔の半分の奇数倍だけ５０％から偏倚した矩形波に変
換しているのである。このことによって、シフトレジス
タ１４、排他的論理和ゲート１５，１６及び識別再生回
路１７、１８によってなされる遅延検波におけるシンボ
ルエラー率を低減させることが出来たのである。
【００２２】上記した作用効果の生ずる理由について、
以下に説明する。まず、図６（ａ）の実線波形４０で示
されるＱＰＳＫ変調波が供給されると、そのキャリア成
分のＮ番目のタイムスロット中の１つの正弦波形ｆｃ
［Ｎ］が波形成形回路１２によって図６（ｂ）の実線４
１によって示される矩形波に変換される。この場合、波
形成形回路１２の閾値レベルは−Ｖｔｈである故、図６
（ｂ）に示される矩形波のデューティ比は５０％以上で
あり、例えば８．５／１６×１００％である。そして、
ラッチ回路１３は、この矩形波をシステムクロックにて
図６（ｃ）の矢印によって示されるタイミングにてラッ
チして図６の実線波形４２によって示されるラッチ出力
Ｌ［Ｎ］を生成するのである。このラッチ回路１３の出
力はシフトレジスタ１４によって遅延せしめられて１６
２段出力が図６（ｅ）の実線波形４３の如き遅延出力Ｄ
［Ｎ］が得られる。
以下に説明する。まず、図６（ａ）の実線波形４０で示
されるＱＰＳＫ変調波が供給されると、そのキャリア成
分のＮ番目のタイムスロット中の１つの正弦波形ｆｃ
［Ｎ］が波形成形回路１２によって図６（ｂ）の実線４
１によって示される矩形波に変換される。この場合、波
形成形回路１２の閾値レベルは−Ｖｔｈである故、図６
（ｂ）に示される矩形波のデューティ比は５０％以上で
あり、例えば８．５／１６×１００％である。そして、
ラッチ回路１３は、この矩形波をシステムクロックにて
図６（ｃ）の矢印によって示されるタイミングにてラッ
チして図６の実線波形４２によって示されるラッチ出力
Ｌ［Ｎ］を生成するのである。このラッチ回路１３の出
力はシフトレジスタ１４によって遅延せしめられて１６
２段出力が図６（ｅ）の実線波形４３の如き遅延出力Ｄ
［Ｎ］が得られる。
【００２３】この遅延出力Ｄ1［Ｎ］は、１つのキャリ
ア周期が１６ｆｃｋに等しいとすれば、１つのタイムス
ロットの長さ（Ｔ＋２／ｆｃｋ）だけ波形Ｌ［Ｎ］から
遅延しているのであるから、排他的論理和ゲート１６
は、このＤ1［Ｎ］と、（Ｎ＋１）のタイムスロット中
のキャリア成分ｆｃ［Ｎ＋１］に対応する矩形波のラッ
チ出力Ｌ［Ｎ＋１］との排他的論理和をとって出力する
のである。
ア周期が１６ｆｃｋに等しいとすれば、１つのタイムス
ロットの長さ（Ｔ＋２／ｆｃｋ）だけ波形Ｌ［Ｎ］から
遅延しているのであるから、排他的論理和ゲート１６
は、このＤ1［Ｎ］と、（Ｎ＋１）のタイムスロット中
のキャリア成分ｆｃ［Ｎ＋１］に対応する矩形波のラッ
チ出力Ｌ［Ｎ＋１］との排他的論理和をとって出力する
のである。
【００２４】ところで、例えば、ＱＰＳＫ変調波が光デ
ィスクから読み取られるとして、しかも、光ディスクの
偏芯ジッタ等により、ｆｃ［Ｎ］に対してｆｃ［Ｎ＋
１］がΔΦだけ位相シフトしたとすると、ｆｃ［Ｎ＋
１］の波形は図６（ａ）の点線波形４４によって表わさ
れる。そうすると、波形成形回路１２の矩形波出力は、
図６（ｂ）の点線波形４５によって示される如き波形を
有することになる。この波形４５を図６（ｃ）のクロッ
クパルスによってラッチ回路１３がラッチすると点線波
形４６によって示される波形を有するラッチ出力Ｌ［Ｎ
＋１］が得られるのである。
ィスクから読み取られるとして、しかも、光ディスクの
偏芯ジッタ等により、ｆｃ［Ｎ］に対してｆｃ［Ｎ＋
１］がΔΦだけ位相シフトしたとすると、ｆｃ［Ｎ＋
１］の波形は図６（ａ）の点線波形４４によって表わさ
れる。そうすると、波形成形回路１２の矩形波出力は、
図６（ｂ）の点線波形４５によって示される如き波形を
有することになる。この波形４５を図６（ｃ）のクロッ
クパルスによってラッチ回路１３がラッチすると点線波
形４６によって示される波形を有するラッチ出力Ｌ［Ｎ
＋１］が得られるのである。
【００２５】よって、ラッチ出力Ｌ［Ｎ＋１］と遅延出
力Ｄ1［Ｎ］との排他的論理和出力が排他的論理和ゲー
ト１６から得られ、その波形は、図６（ｆ）に示す如
く、前方及び後方パルスＰ1，Ｐ2を含む実線波形４７と
なる。ところで、ラッチ出力Ｌ［Ｎ＋１］に対応する遅
延出力Ｄ1［Ｎ＋１］の波形は、図６（ｅ）の点線波形
４８で表わされる。従って、遅延出力Ｄ1［Ｎ＋１］に
対応する論理和ゲート１６の出力の後方パルスＰ2の立
ち下りエッジは点線４９によって表わされる。しかし乍
ら、後方パルスＰ2の立ち上りエッジは、更に次のタイ
ムスロット（Ｎ＋２）に現れるラッチ出力Ｌ［Ｎ＋２］
の立ち下りエッジによって定まるのであり、結局、後方
パルスＰ2の立ち上りエッジは、Ｌ［Ｎ＋２］の立ち上
りエッジが図６（ｄ）の実線４２で表わされるときは図
６（ｆ）の点線５０で表わされ、図６（ｄ）の点線４６
で表わされるときは、図６（ｆ）の実線４７で表わされ
る。
力Ｄ1［Ｎ］との排他的論理和出力が排他的論理和ゲー
ト１６から得られ、その波形は、図６（ｆ）に示す如
く、前方及び後方パルスＰ1，Ｐ2を含む実線波形４７と
なる。ところで、ラッチ出力Ｌ［Ｎ＋１］に対応する遅
延出力Ｄ1［Ｎ＋１］の波形は、図６（ｅ）の点線波形
４８で表わされる。従って、遅延出力Ｄ1［Ｎ＋１］に
対応する論理和ゲート１６の出力の後方パルスＰ2の立
ち下りエッジは点線４９によって表わされる。しかし乍
ら、後方パルスＰ2の立ち上りエッジは、更に次のタイ
ムスロット（Ｎ＋２）に現れるラッチ出力Ｌ［Ｎ＋２］
の立ち下りエッジによって定まるのであり、結局、後方
パルスＰ2の立ち上りエッジは、Ｌ［Ｎ＋２］の立ち上
りエッジが図６（ｄ）の実線４２で表わされるときは図
６（ｆ）の点線５０で表わされ、図６（ｄ）の点線４６
で表わされるときは、図６（ｆ）の実線４７で表わされ
る。
【００２６】識別再生回路１７は、論理和ゲート１５の
出力中の“１”期間すなわちパルスＰ1，Ｐ2のパルス巾
ｔ1，ｔ2の合計期間（ｔ1＋ｔ2）をカウントするのであ
り、このカウント値は０〜１６である。なんとなれば、
ｔ1＝ｔ2のときのみならずｔ 1＝ｔ2±１／ｆｃｋの場合
もある故、（ｔ1＋ｔ2）は、１７通りのカウント値で表
わされることになる。
出力中の“１”期間すなわちパルスＰ1，Ｐ2のパルス巾
ｔ1，ｔ2の合計期間（ｔ1＋ｔ2）をカウントするのであ
り、このカウント値は０〜１６である。なんとなれば、
ｔ1＝ｔ2のときのみならずｔ 1＝ｔ2±１／ｆｃｋの場合
もある故、（ｔ1＋ｔ2）は、１７通りのカウント値で表
わされることになる。
【００２７】換言すれば、本発明による復調装置におい
ては、ｆｃ［Ｎ］の位相シフト量を１７階調で識別出来
ることになり、Ｃ／Ｎ換算で約２６．４ｄＢ程度に相当
する。図７は、もし、波形成形回路１２がＱＰＳＫ変調
波ｆｃ［Ｎ］を０レベルによってスライスしてデューテ
ィ比５０％の矩形波に変換する先行例における信号波形
を示している。
ては、ｆｃ［Ｎ］の位相シフト量を１７階調で識別出来
ることになり、Ｃ／Ｎ換算で約２６．４ｄＢ程度に相当
する。図７は、もし、波形成形回路１２がＱＰＳＫ変調
波ｆｃ［Ｎ］を０レベルによってスライスしてデューテ
ィ比５０％の矩形波に変換する先行例における信号波形
を示している。
【００２８】すなわち、例えば、図７（ａ）の実線５０
によって示される如きタイムスロットＮのキャリア波形
ｆｃ［Ｎ］が点線５１によって示される如きキャリア波
形ｆｃ［Ｎ＋１］に位相シフトしたとすると、波形成形
回路によって変換される矩形波は図７（ｂ）の実線波形
５２及び点線波形５３によって示される如き波形を有す
る。
によって示される如きタイムスロットＮのキャリア波形
ｆｃ［Ｎ］が点線５１によって示される如きキャリア波
形ｆｃ［Ｎ＋１］に位相シフトしたとすると、波形成形
回路によって変換される矩形波は図７（ｂ）の実線波形
５２及び点線波形５３によって示される如き波形を有す
る。
【００２９】かかる矩形波５２、５３を図７（ｃ）に示
すタイミングにてシステムクロックｆｃｋによってラッ
チすると、そのラッチ出力は、図７（ｄ）に示す如く、
実線５４によって示される如く同一の波形を有する。な
んとなれば、矩形波５２、５３のデューティ比は５０％
であり、ｆｃとｆｃｋすなわちｆｃとの周波数比は整数
比（この場合は１６）となっているからである。
すタイミングにてシステムクロックｆｃｋによってラッ
チすると、そのラッチ出力は、図７（ｄ）に示す如く、
実線５４によって示される如く同一の波形を有する。な
んとなれば、矩形波５２、５３のデューティ比は５０％
であり、ｆｃとｆｃｋすなわちｆｃとの周波数比は整数
比（この場合は１６）となっているからである。
【００３０】従って、図７（ｅ）の実線波形５５によっ
て表わされるシフトレジスタ１４の１６２段出力におい
ても、ｆｃにおけるタイムスロット間の位相シフトΔΦ
の影響は現れない。よって、排他的論理和ゲート１５か
らの出力中のタイムスロット間の位相差に対応するパル
スＰ1，Ｐ2のパルス幅ｔ1，ｔ2は互いに等しい。よっ
て、（ｔ1＋ｔ2）の変化は０，２，４，６，
８，．．．．１６の９通りしかない。すなわち、識別再
生回路１７による判定は９階調であり、Ｃ／Ｎ換算で約
２０．９ｄＢに相当するので検出精度が十分ではないの
である。
て表わされるシフトレジスタ１４の１６２段出力におい
ても、ｆｃにおけるタイムスロット間の位相シフトΔΦ
の影響は現れない。よって、排他的論理和ゲート１５か
らの出力中のタイムスロット間の位相差に対応するパル
スＰ1，Ｐ2のパルス幅ｔ1，ｔ2は互いに等しい。よっ
て、（ｔ1＋ｔ2）の変化は０，２，４，６，
８，．．．．１６の９通りしかない。すなわち、識別再
生回路１７による判定は９階調であり、Ｃ／Ｎ換算で約
２０．９ｄＢに相当するので検出精度が十分ではないの
である。
【００３１】図８は、図５において示された波形成形回
路１２において、５０％より大なるデューティ比の矩形
波が得られた場合の信号波形を示す波形図である。すな
わち、タイムスロットＮ及びＮ＋１のキャリア波形ｆｃ
［Ｎ］及びｆｃ［Ｎ＋１］が図８（ａ）の実線波形６０
及び点線波形６１で示される場合、コンパレータ３０の
出力波形は、各々、図８（ｂ）の実線波形６２、点線波
形６３の如くなる。そうすると、論理和ゲート３１の出
力は、各々、図８（ｃ）の実線波形６４及び点線波形６
５で表わされるようなデューティ比８．５／１６の波形
を有する。
路１２において、５０％より大なるデューティ比の矩形
波が得られた場合の信号波形を示す波形図である。すな
わち、タイムスロットＮ及びＮ＋１のキャリア波形ｆｃ
［Ｎ］及びｆｃ［Ｎ＋１］が図８（ａ）の実線波形６０
及び点線波形６１で示される場合、コンパレータ３０の
出力波形は、各々、図８（ｂ）の実線波形６２、点線波
形６３の如くなる。そうすると、論理和ゲート３１の出
力は、各々、図８（ｃ）の実線波形６４及び点線波形６
５で表わされるようなデューティ比８．５／１６の波形
を有する。
【００３２】図８（ｃ）の波形６４，６５を図８（ｄ）
のシステムクロックによってラッチすると、図８（ｅ）
の実線波形６６、点線波形６７の如くなり、ｆｃ［Ｎ］
とｆｃ［Ｎ＋１］の位相差ΔΦがラッチ出力の１クロッ
ク分の変化として表れるのである。これによって、ラッ
チ出力の階調が１７となるのであり、図４に示した波形
成形回路１２の具体例の場合と同様な作用効果が得られ
ることが解る。
のシステムクロックによってラッチすると、図８（ｅ）
の実線波形６６、点線波形６７の如くなり、ｆｃ［Ｎ］
とｆｃ［Ｎ＋１］の位相差ΔΦがラッチ出力の１クロッ
ク分の変化として表れるのである。これによって、ラッ
チ出力の階調が１７となるのであり、図４に示した波形
成形回路１２の具体例の場合と同様な作用効果が得られ
ることが解る。
【００３３】以上要約すれば、原ベースバンドデジタル
データのタイムスロット毎の２ビット・１シンボルをシ
ンボル単位にて順次モジュロ４加算して得られる（Ｉ，
Ｑ）データによってキャリア信号ｆｃをＱＰＳＫ変調し
てＱＰＳＫ変調波を得、これを伝送した後に遅延検波方
式によって復調する際に、受信ＱＰＳＫ変調波のキャリ
ア成分を５０％より大又は小なるデューティ比の矩形波
に変換し、得られる矩形波を該キャリア成分の周波数ｆ
ｃの整数倍にしてかつｆｃとは非同期のクロックパルス
によってラッチして得られるラッチ出力について遅延検
波を施すことを特徴としている。
データのタイムスロット毎の２ビット・１シンボルをシ
ンボル単位にて順次モジュロ４加算して得られる（Ｉ，
Ｑ）データによってキャリア信号ｆｃをＱＰＳＫ変調し
てＱＰＳＫ変調波を得、これを伝送した後に遅延検波方
式によって復調する際に、受信ＱＰＳＫ変調波のキャリ
ア成分を５０％より大又は小なるデューティ比の矩形波
に変換し、得られる矩形波を該キャリア成分の周波数ｆ
ｃの整数倍にしてかつｆｃとは非同期のクロックパルス
によってラッチして得られるラッチ出力について遅延検
波を施すことを特徴としている。
【００３４】尚、本願実施例では、ＱＰＳＫ変調波につ
いての例を示しているが、これに限定されるものではな
く、ｎ相位相偏倚変調（ｎは２以上の整数）を遅延険波
する場合には、本願発明は有効である。
いての例を示しているが、これに限定されるものではな
く、ｎ相位相偏倚変調（ｎは２以上の整数）を遅延険波
する場合には、本願発明は有効である。
【００３５】また、上記実施例においては、１タイムス
ロット毎の遅延検波を行うこととしているが、フェージ
ング等の外乱を考慮して、数タイムスロット毎に遅延検
波をなすことも出来るのである。
ロット毎の遅延検波を行うこととしているが、フェージ
ング等の外乱を考慮して、数タイムスロット毎に遅延検
波をなすことも出来るのである。
【００３６】
【発明の効果】本発明によるｎ相位相偏倚変調波の復号
装置においては、受信変調波から抽出されたキャリア成
分の有する位相情報を遅延検波方式によって検知するに
当たり、抽出されたキャリア成分の正弦波を５０％より
大又は小のデューティ比の矩形波に変換してこれをキャ
リア成分の整数（ｍ）倍の周波数のクロックパルスによ
ってラッチして得られる矩形波について遅延検波を施す
こととしている故、ラッチ出力の有する位相情報は（前
記ｍ＋１）通りあることになり、エラーレートを低くす
ることが出来る。
装置においては、受信変調波から抽出されたキャリア成
分の有する位相情報を遅延検波方式によって検知するに
当たり、抽出されたキャリア成分の正弦波を５０％より
大又は小のデューティ比の矩形波に変換してこれをキャ
リア成分の整数（ｍ）倍の周波数のクロックパルスによ
ってラッチして得られる矩形波について遅延検波を施す
こととしている故、ラッチ出力の有する位相情報は（前
記ｍ＋１）通りあることになり、エラーレートを低くす
ることが出来る。
【図１】 ４相位相偏倚（ＱＰＳＫ）変調方式の原理を
示す図である。
示す図である。
【図２】 ＱＰＳＫ変調の中で生成される（Ｉ，Ｑ）デ
ータとＱＰＳＫ変調波との関係を示している波形図であ
る。
ータとＱＰＳＫ変調波との関係を示している波形図であ
る。
【図３】 本発明による復調回路を示すブロック図であ
る。
る。
【図４】 図３の復調装置中の波形変換回路２の具体回
路例を示す回路図である。
路例を示す回路図である。
【図５】 図３の復調装置中の波形変換回路１２の具体
回路例を示す回路図である。
回路例を示す回路図である。
【図６】 図４の波形変換回路を用いた図３の復調装置
において表れる信号波形を示す波形図である。
において表れる信号波形を示す波形図である。
【図７】 先行例の復調装置において表れる信号波形を
示す波形図である。
示す波形図である。
【図８】 図５に示された波形変換回路を用いた図３の
復調装置において表れる信号波形を示す波形図である。
復調装置において表れる信号波形を示す波形図である。
１１ バンドパスフィルタ
１２ 波形変換回路
１３ ラッチ回路
１４ シフトレジスタ
１５，１６ 排他的論理和ゲート
１７，１８ 識別再生回路
１９ パラレルシリアル変換回路
２０ エラー訂正回路
フロントページの続き
(56)参考文献 特開 昭58−129864（ＪＰ，Ａ)
特開 平６−232934（ＪＰ，Ａ)
特開 平５−336186（ＪＰ，Ａ)
特開 平５−183592（ＪＰ，Ａ)
実開 平６−7343（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/22
Claims (6)
- 【請求項１】原ベースバンドデジタルデータに基づいて
キャリア信号の位相を所定量変化せしめることにより情
報を担うｎ（ｎ≧２）相位相偏倚変調波を伝送して、こ
れを復調する伝送システムにおける復調装置であって、 伝送されたｎ相位相偏倚変調波のキャリア信号成分を抽
出して、これを矩形波に変換する波長変換手段と、 前記矩形は前記キャリア信号周波数の略整数倍の周波数
のクロックパルスによってラッチして、ラッチ出力を生
成するラッチ手段と、 前記ラッチ出力を遅延せしめて所定数の１タイムスロッ
トに相当する時間分だけ遅れた前記ラッチ成分を生成す
る遅延手段と、 前記ラッチ出力と前記遅延手段からの出力信号との位相
差を検出する位相差検出手段と、 検出した前記位相差に基づいて前記デジタルデータを抽
出する手段とからなり、 前記波形変換手段は、前記キャリア成分を５０％より大
又は小の偏倚デューティ比の矩形波に変換することを特
徴とする復調装置。 - 【請求項２】前記波形変換手段は、前記ｎ相位相偏倚変
調波からそのキャリア成分を抽出するバンドパスフィル
タと、該抽出されたキャリア成分に所定直流電位から前
記偏倚量に対応する偏倚電位分だけ偏倚した閾値を超え
たときに“１”を出力するコンパレータと、からなるこ
とを特徴とする請求項１記載の復調装置。 - 【請求項３】前記波形変換手段は、前記ｎ相位相偏倚変
調波からそのキャリア成分を抽出するバンドパスフィル
タと、該抽出されたキャリア成分の正負に応じて“１”
及び“０”を出力するコンパレータと、前記コンパレー
タの出力を前記偏倚位置に対応する時間だけ遅延せしめ
る遅延手段と、前記遅延手段の遅延出力と前記コンパレ
ータの出力の論理和をとって、その結果を前記矩形波と
して出力する論理和手段と、からなることを特徴とする
請求項１記載の復調装置。 - 【請求項４】前記偏倚デューティ比は、前記クロックパ
ルスの半周期の奇数倍分の偏倚量だけ５０％から偏倚し
ていることを特徴とする請求項１記載の復調装置。 - 【請求項５】前記クロックパルスは、前記キャリアの偶
数倍の周波数を有することを特徴とする請求項１記載の
復調装置。 - 【請求項６】原ベースバンドデジタルデータのタイムス
ロット毎の２ビット・１シンボルをシンボル単位にて順
次モジュロ４加算してキャリア信号をＱＰＳＫ変調して
得られるＱＰＳＫ変調波を伝送してこれを復調する伝送
システムにおける復調装置であって、 伝送されたＱＰＳＫ変調波のキャリア信号成分を抽出し
てこれを矩形波に変換する波形変換手段と、 前記矩形波を前記キャリア信号周波数の整数倍の周波数
のクロックパルスによってラッチしてラッチ出力を生成
するラッチ手段と、 前記ラッチ出力を遅延せしめて１つのタイムスロット分
だけ遅れたラッチ成分とＩ軸及びＱ軸位相ラッチ成分と
を生成する遅延手段と、 前記Ｉ軸ラッチ成分及びＱ軸ラッチ成分の各々と前記ラ
ッチ出力との排他的論理和をとって上位ビット位相差パ
ルス信号及び下位ビット位相差パルス信号を生成する排
他的論理和ゲートと、 前記下位ビット位相差パルス信号の１周期内の合計パル
ス幅を前記クロックパルスによってカウントして得られ
るカウント値の前記キャリア信号の１周期の半分に相当
するカウント値に対する大及び小に対応して下位ビット
の論理値を“０”及び“１”とする第１識別再生手段
と、 前記上位ビット位相差パルス信号の１周期内の合計パル
ス幅を前記クロックパルスによってカウントして得られ
るカウント値の前記キャリア信号の１周期の半分に相当
するカウント値に対する大及び小に対応して上位ビット
の論理値を“０”及び“１”とする第２識別再生手段
と、 前記上位ビット及び下位ビットを直列に並べて原ベース
バンドデータの１シンボルを復元する並列／直列変換手
段とからなり、 前記波形変換手段は、前記キャリア成分を５０％より大
又は小の偏倚デューティ比の矩形波に変換する、 ことを特徴とする復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01959995A JP3383717B2 (ja) | 1995-02-07 | 1995-02-07 | 位相変調波の復調装置 |
| US08/597,612 US5627862A (en) | 1995-02-07 | 1996-02-06 | Apparatus for demodulating phase modulated WAVE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01959995A JP3383717B2 (ja) | 1995-02-07 | 1995-02-07 | 位相変調波の復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08214038A JPH08214038A (ja) | 1996-08-20 |
| JP3383717B2 true JP3383717B2 (ja) | 2003-03-04 |
Family
ID=12003695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01959995A Expired - Fee Related JP3383717B2 (ja) | 1995-02-07 | 1995-02-07 | 位相変調波の復調装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5627862A (ja) |
| JP (1) | JP3383717B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6334219B1 (en) * | 1994-09-26 | 2001-12-25 | Adc Telecommunications Inc. | Channel selection for a hybrid fiber coax network |
| US9647722B2 (en) * | 2013-03-15 | 2017-05-09 | Dockon Ag | Adaptive line equalizer for improving data communication over less than perfect power lines or transmission lines |
| US10340931B1 (en) * | 2017-12-30 | 2019-07-02 | Tektronix, Inc. | Dynamic delay adjustment for multi-channel digital-to-analog converter synchronization |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426669A (en) * | 1992-06-19 | 1995-06-20 | Matsushita Electric Industrial Co., Ltd. | Quadrature demodulator |
| US5355092A (en) * | 1992-06-26 | 1994-10-11 | Sanyo Electric Co., Ltd. | Relatively simple QPSK demodulator, that uses substantially all digital circuitry and an internally generated symbol clock, and circuitry for use therein |
-
1995
- 1995-02-07 JP JP01959995A patent/JP3383717B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-06 US US08/597,612 patent/US5627862A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5627862A (en) | 1997-05-06 |
| JPH08214038A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| JP2541588B2 (ja) | 搬送波再生回路 | |
| US4870659A (en) | FSK demodulation circuit | |
| JP3383717B2 (ja) | 位相変調波の復調装置 | |
| JP2592795B2 (ja) | 情報データ復調装置 | |
| JP3108364B2 (ja) | データ復調装置 | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JP3449281B2 (ja) | マルチキャリア受信装置用同期回路及びマルチキャリア受信装置 | |
| JP3305857B2 (ja) | ディジタルデータの変調方法 | |
| GB2191915A (en) | Phase-coherent demodulation clock and data recovery | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JP3549958B2 (ja) | シンボルクロック再生方法および装置 | |
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| KR20070122477A (ko) | 주파수 변조된 신호로부터 ｄｃ가 없는 이진 코드를복구하기 위한 방법 및 장치 | |
| JP3100281B2 (ja) | スロット同期装置 | |
| JPS58701B2 (ja) | サドウイソウフクチヨウソウチ | |
| JPS6028352A (ja) | 符号識別器 | |
| JP2512021B2 (ja) | ディジタル信号記録再生装置 | |
| JPH05276206A (ja) | 周波数検波復調装置 | |
| JPH05122260A (ja) | 識別再生装置 | |
| JP2765753B2 (ja) | デジタルｆｓｋ復調回路 | |
| JP3015680B2 (ja) | バイフェ−ズｂｐｓｋ信号の復号回路 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |