JP3305857B2

JP3305857B2 - ディジタルデータの変調方法

Info

Publication number: JP3305857B2
Application number: JP04103894A
Authority: JP
Inventors: 元俊南部
Original assignee: エスエムケイ株式会社
Priority date: 1994-03-11
Filing date: 1994-03-11
Publication date: 2002-07-24
Anticipated expiration: 2017-07-24
Also published as: US5524121A; DE4444781B4; DE4444781A1; JPH07250106A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル通信におけ
るディジタルデータの変調方法に関する。

【０００２】

【従来の技術】従来、ディジタルデータの変調方式に
は、ＦＳＫ方式、ＦＭ方式等がある。

【０００３】ＦＳＫ方式は、図６に示すように、デー
タ”１”を例えば高周波数ｆ_Hのパルス信号に変換し、
データ”０”を低周波数ｆ_Lのパルス信号に変換するも
のである。

【０００４】ＦＭ方式は、図７に示すように、データ”
０”に対しては周波数ｆからなるＦＭ信号を発生し、デ
ータ”１”に対しては周波数２ｆのＦＭ信号を発生す
る。即ち、データ”０”に対してデータ”１”は２倍の
周波数からなるＦＭ信号で形成されている。尚、図にお
ける”ＣおよびＤ”は、クロックパルスおよびデータパ
ルスである。

【０００５】

【発明が解決しようとする課題】しかしながら、上記説
明したＦＳＫ方式は通信速度を所定速度までしか上げら
れないという問題点があった。また、ＦＭ方式は、変調
信号のデューティ比が時々刻々変化しているため、通信
時において、通信媒体等において発生するノイズ等によ
ってデューティ比が変化し、通信不能となるという問題
点があった。

【０００６】従って、通信媒体等に発生するノイズ等に
よってデューティ比が乱されることなく安定に動作する
こと、換言すれば変調信号のデューテイ比が乱されても
問題なく復調されることであり、しかも、通信速度が早
いディジタルデータの変調方法を実現することに解決し
なければならない課題を有している。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るディジタルデータの変調方法は、送信
するディジタルデータを構成する少なくとも連続した３
ビットの組合せに対応した論理値と、前記ディジタルデ
ータのビットのセル幅を基準にした周期を有する所定の
信号とを対応付けし、前記対応付けした所定の信号によ
り変調開始位置を適宜変えて変調信号を作成する方法で
ある。

【０００８】又、上記所定の信号は、上記ディジタルデ
ータのビットのセル幅に対し、同一、１．５倍、２倍の
周期を有する信号であること；ディジタルデータと変調
信号との関係は、前記３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ
_ｉ＋２）＝Ｌ、Ｌ、Ｌの時、短周期（Ｔ_Ｓ）に変調する
と共に変調の開始位置はビット（ｂ_ｉ＋１）の先端
（Ｓ）であり、前記３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ
_ｉ＋２）＝Ｌ、Ｌ、Ｈの時、中周期（Ｔ_Ｍ）に変調する
と共に変調の開始位置はビット（ｂ_ｉ＋１）の先端
（Ｓ）であり、前記３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ
_ｉ＋２）＝Ｈ、Ｌ、Ｌの時、中周期（Ｔ_Ｍ）に変調する
と共に変調の開始位置はビット（ｂ_ｉ）の中間点（Ｃ）
であり、前記３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ_ｉ＋２）＝
Ｈ、Ｌ、Ｈの時、長周期（Ｔ_Ｌ）に変調すると共に変調
の開始位置はビット（ｂ_ｉ）の中間点（Ｃ）であり、上
記３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ_ｉ＋２）＝Ｈ、Ｈ、−
の時、短周期（Ｔ_Ｓ）に変調すると共に変調の開始位置
はビット（ｂ_ｉ）の中間点（Ｃ）であるディジタルデー
タの変調方法である。

【０００９】

【作用】上記構成により、ディジタルデータの少なくと
も連続する３ビットが取り得る論理値（Ｎ桁の２進数）
のそれぞれに対して、ディジタルデータのビットセル幅
を基準にした周期を有する所定の信号とを対応付けてお
く。また、異なる論理値に対して同じ周期の信号を割り
当てる場合には、周期の開始位置を、ビットセルの先端
または中間点に変えて設定することにより区別すること
ができる。

【００１０】そして、ディジタルデータが入力したら、
少なくとも連続する３ビットをサンプリングし、その論
理値に応じて、あらかじめ対応付けられた信号の１周期
を出力する。この信号の１周期が終了したら、その時点
を基準として、上記手順を繰り返すことで異なる周期を
持つ信号の完全な１周期の連鎖からなる変調信号を得る
ことができる。

【００１１】具体的に３ビットの場合、即ち連続する３
ビットのデータの論理値（０００〜１１１）の各々に対
して、データのビットのセル幅と同一、１．５倍、およ
び２倍の各周期を有する３種類の信号のいずれかの１周
期が対応付けられる。

【００１２】また、このディジタルデータと変調信号と
の関係は、前記３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ_ｉ＋２）
＝Ｌ、Ｌ、Ｌの時、短周期（Ｔ_Ｓ）に変調すると共に変
調の開始位置はビット（ｂ_ｉ＋１）の先端（Ｓ）であ
り、前記３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ_ｉ＋２）＝Ｌ、
Ｌ、Ｈの時、中周期（Ｔ_Ｍ）に変調すると共に変調の開
始位置はビット（ｂ_ｉ＋１）の先端（Ｓ）であり、前記
３ビット（ｂ_ｉ、ｂ_ｉ＋１、ｂ_ｉ＋２）＝Ｈ、Ｌ、Ｌの
時、中周期（Ｔ_Ｍ）に変調すると共に変調の開始位置は
ビット（ｂ_ｉ）の中間点（Ｃ）であり、前記３ビット
（ｂ_ｉ、ｂ_ｉ＋１、ｂ_ｉ＋２）＝Ｈ、Ｌ、Ｈの時、長周
期（Ｔ_Ｌ）に変調すると共に変調の開始位置はビット
（ｂ_ｉ）の中間点（Ｃ）であり、上記３ビット（ｂ_ｉ、
ｂ_ｉ＋１、ｂ_ｉ＋２）＝Ｈ、Ｈ、−の時、短周期
（Ｔ_Ｓ）に変調すると共に変調の開始位置はビット（ｂ
_ｉ）の中間点（Ｃ）とする。

【００１３】このように、ディジタルデータのビットの
セル幅と同一→短周期（Ｔ_Ｓ）、１．５倍→中周期（Ｔ
_Ｍ）、２倍→長周期（Ｔ_Ｌ）とした３つの異なる周期
と、ビットの先端（Ｓ）、ビットの中間点（Ｃ）とで変
調の開始位置を区別した信号による完全な１周期の連鎖
からなる変調信号を得ることができる。従って、デュー
ティ比が通信媒体等のノイズなどによって乱されても周
期はくずれることはない。

【００１４】

【実施例】以下、本発明に係るディジタルデータの変調
方法を、赤外線を用いたディジタル画像伝送（ワイヤレ
スイメージスキャナー）に応用した実施例について説明
する。

【００１５】ディジタルデータを入力し、本発明に係る
変調方法によって変調した変調信号を出力する送信側の
変調器は下記のアルゴリズムで動作するように構成され
ている。以下、ディジタル信号の高レベル（または”
１”）をＨで表し、低レベル（または”０”）をＬで表
すことにする。

【００１６】変調器は、ディジタルデータのビットセル
の入力順に、任意のビットセルｂ_iを基準として連続す
る３つのビットセルｂ_i、ｂ_i+1、ｂ_i+2の各レベルの
ＨまたはＬの組み合わせからなる論理値に対して、変調
信号の周期Ｔと、各周期の始点ＳＰとをあらかじめ図１
に示すように対応付けておく。

【００１７】変調信号の周期Ｔには短周期Ｔｓ、中周期
Ｔ_M、長周期Ｔ_Lがあり、それらは、データのビットセ
ルの幅をｔ_bとすると、それぞれつぎのように表され
る。Ｔｓ＝ｔ_b Ｔ_M＝１．５×ｔ_b Ｔ_L＝２．０×ｔ_b

【００１８】また、始点ＳＰのＳは、ビットセルの先端
位置を表し、Ｃはビットセルの中間位置を表す。また、
レベルの−印は、ＨまたはＬを表す。

【００１９】変調器は、３つのビットセルｂ_i、
ｂ_i+1、ｂ_i+2の論理値に対応付けられた長さの周期の
信号を始点ＳＰから１周期だけ出力するようになってい
る。

【００２０】例えば、３つのビットセルｂ_i、ｂ_i+1、
ｂ_i+2の論理値がＬＬＬである場合には、それは、ビッ
トセルｂ_i+1の先端位置Ｓを始点とする短周期Ｔｓの信
号の１周期に変換され、論理値がＨＬＬである場合に
は、それは、ビットセルｂ_iの中間位置から始まる中周
期Ｔ_Mの信号の１周期に変換されることになる。

【００２１】なお、図１に記載されていない論理値ＬＨ
ＬはＨＬＨを代用し、また、ＬＨＨはＨＨ−を代用す
る。

【００２２】上記規則に従って、下記のように変調が行
われる。いま、図２に示すようなデータが入力したとす
る。なお、有効データの前に必ずスタートビット”０”
（Ｌ）が挿入されている。

【００２３】最初、スタートビットを中心とする３ビッ
トは、論理値がＬＬＨであるから、スタートビットの先
端から開始する中周期Ｔ_Mの信号の１周期に変換され
る。

【００２４】つぎに、この１周期Ｔ_Mが終わった時点で
のデータのビットセルをｂ_iとした３つのビットセル
は、その論理値がＨＬＨであるから、ビットセルｂ_iの
中央Ｃから始まる長周期Ｔ_Lの信号の１周期に変換され
る。

【００２５】つぎに、この１周期Ｔ_Lが終わった時点で
のデータのビットセルをｂ_iとする３つのビットセル
は、その論理値がＨＨＬであるから、このビットセルｂ
_iの中央から始まる短周期Ｔｓの信号の１周期に変換さ
れる。

【００２６】つぎに、この１周期Ｔｓが終わった時点で
のデータのビットセルをｂ_iとする３ビットセルは、そ
の論理値がＨＬＬであるから、このビットセルｂ_iの中
央から始まる中周期Ｔ_Mの信号の１周期に変換される。

【００２７】以下同様に、３つの連続するビットセル
は、その論理値に対応する長さと始点とを持つ１周期に
変換され、その１周期が終わった時点でのビットセルを
ｂ_iとして再び同様の変換動作が繰り返される。

【００２８】その結果、図２に示すような変調信号が得
られる。この図から明らかなように、変調信号は３つの
連続するビットセルの論理値に対応する長さと始点とを
持つ１周期の連鎖となり、従って、周期は確固として通
信媒体のノイズ等によって乱されることがない。また、
ディジタルデータの時間長と等しい時間で変調が完了す
るので、高速データ伝送に適している。

【００２９】以下、上記変調を行うための変調器につい
て説明する。変調器は、図３に示すように、２個のプロ
グラマブルＩＣを組み合わせて形成され、データ取り込
み部と、周期決定部と、カウンタと、周期始点設定部
と、変調信号出力部とから構成されている。

【００３０】上記各部に対して、例えば２０ＭＨｚの信
号を出力するマスタクロック信号ＭＣＫと、リセット信
号ＲＳＴと、変調の有効範囲を設定するデータ有効信号
ＥＦＣＴと、データが入力中であることを表すスタンバ
イ信号ＳＴＢとが共通に供給されている。

【００３１】以下、上記各部の機能を、図３及び表１〜
表５を参照にして説明する。（１）データ取り込み部データ取り込み部は、シリアルデータであるデータ入力
信号ＤＡＴと、データをパラレルの変換するデータ出力
信号ＳＤＡ１、ＳＤＡ２、ＳＤＡ３とから構成され、下
記の表１に示すように、リセット信号ＲＳＴが高レベル
（Ｈ）になると、マスタークロック信号ＭＣＫが変調器
に印加されると共にスタンバイ信号ＳＴＢがＨとなりデ
ータ入力の準備が整う。

【００３２】

【表１】

【００３３】データ取り込み部は、変調の対象であるビ
ットセル幅ｔ_bのデータ信号ＤＡＴを入力し、時間間隔
ｔ_b毎にデータ入力信号ＤＡＴをサンプリング信号ＳＭ
Ｐによってサンプリングを行い、３つのデータ出力信号
ＳＤＡ１、ＳＤＡ２ＳＤＡ３を出力する機能を有す
る。

【００３４】即ち、データ入力信号ＤＡＴが入力する
と、データ入力信号ＤＡＴのビットセル長ｔｂに等しい
周期を持つサンプリング信号ＳＭＰによってサンプリン
グが行われる。

【００３５】データ入力信号ＤＡＴがＨになると、第１
回目のサンプリング信号ＳＭＰによってデータ出力信号
ＳＤＡ１がＨとなり、それが入力へフィードバックさ
れ、第２回目のサンプリング信号ＳＭＰによってデータ
出力信号ＳＤＡ２がＨとなり、データ出力信号ＳＤＡ１
はＬとなる。

【００３６】データ出力信号ＳＤＡ２は、入力へフィー
ドバックされ、第３回目のサンプリング信号ＳＭＰによ
ってデータ出力信号ＳＤＡ３がＨとなり、データ出力信
号ＳＤＡ２はＬとなる。すなわち、データ出力信号ＳＤ
Ａ１、ＳＤＡ２、ＳＤＡ３は、データ入力信号ＤＡＴと
同一の波形を、時間的にｔｂずつ順次ずらした信号を形
成する。

【００３７】各サンプル時点毎のデータ出力信号ＳＤＡ
１、ＳＤＡ２、ＳＤＡ３の値は適当なレジスタにラッチ
されると同時に、次のサンプル時点に入力へフィードバ
ックされる。

【００３８】（２）周期決定部周期決定部は、中周期出力信号ＨＡＬＦと長周期出力信
号ＬＯＮＧとから構成され、下記の表２に示すように、
前記説明したデータ取り込み部においてあるサンプル時
点でラッチされたデータ出力信号ＳＤＡ１、ＳＤＡ２、
ＳＤＡ３の各レベル値からなる論理値に基づき、変調信
号に中周期Ｔ_Mを適用する期間を設定する中周期出力信
号ＨＡＬＦ、及び長周期Ｔ_Lを適用する期間を設定する
長周期出力信号ＬＯＮＧを発生する機能を有する。

【００３９】

【表２】

【００４０】ある時点でのデータ出力信号ＳＤＡ１、Ｓ
ＤＡ２、ＳＤＡ３の論理値がＨＬＬおよびＬＬＨの時、
中周期出力信号ＨＡＬＦは立ち上がりＨになる。中周期
出力信号ＨＡＬＦがＨの期間は変調信号に中周期Ｔ_Mが
適用されることになる。

【００４１】また、上記論理値がＨＬＨの時、長周期出
力信号ＬＯＮＧは立ち上がりＨになり、変調信号に長周
期Ｔ_Lが適用されることになる。なお、中周期出力信号
ＨＡＬＦ、長周期出力信号ＬＯＮＧ共、Ｌの期間は変調
信号に短周期Ｔｓが適用される。

【００４２】中周期出力信号ＨＡＬＦおよび長周期出力
信号ＬＯＮＧは、出力されると同時に、周期決定部の入
力にフィードバックされる。

【００４３】（３）カウンタカウンタは、カウント信号ＳＲＣ０、ＳＲＣ１、ＳＲＣ
２で構成され、下記の表３に示すように、０〜７の２進
カウンタであってデータ有効信号ＥＦＣＴがＨの時、マ
スタークロック信号ＭＣＫの１周期毎に１ずづカウント
し、カウント信号ＳＲＣ０、ＳＲＣ１、ＳＲＣ２を出力
する。

【００４４】

【表３】

【００４５】カウント信号ＳＲＣ０、ＳＲＣ１、ＳＲＣ
２は、それぞれ、２進カウントの１桁目、２桁目、３桁
目を表す。これらのカウンタ信号はカウンタから出力さ
れると同時にカウンタの入力へフィードバックされる。

【００４６】（４）周期始点設定部周期始点設定部は、下記の表４に示すように、中周期出
力信号ＨＡＬＦ、長周期出力信号ＬＯＮＧ、カウント信
号ＳＲＣ０、ＳＲＣ１、ＳＲＣ２の各状態に基づき、変
調信号の各周期の始点を設定するデータセット信号ＤＳ
ＥＴおよび周期の中間点を設定するデータリセット信号
ＲＳＴを出力する。

【００４７】

【表４】

【００４８】中周期出力信号ＨＡＬＦ及び長周期出力信
号ＬＯＮＧが共にＬの時、即ち短周期Ｔｓが適用される
時は、カウンタ値が２を数えた時にデータセット信号Ｄ
ＳＥＴはＨとなる。

【００４９】また、中周期出力信号ＨＡＬＦがＨの場合
（すなわち、中周期Ｔ_Mが適用される場合）、カウンタ
が４を数えた時、データセット信号ＤＳＥＴはＨにな
る。

【００５０】また、長周期出力信号ＬＯＮＧがＨの場合
（すなわち、長周期Ｔ_Lが適用される場合）、カウンタ
が６を数えた時、データセット信号ＤＳＥＴはＨにな
る。

【００５１】データリセット信号ＤＲＳＴは、下記の条
件でＨとなる。即ち、中周期出力信号ＨＡＬＦ及び長周
期出力信号ＬＯＮＧが共にＬの場合（短周期Ｔｓ）、カ
ウンタが０を数えた時データリセット信号ＤＲＳＴはＨ
となる。

【００５２】中周期出力信号ＨＡＬＦがＨの場合（中周
期Ｔ_M適用）、カウンタが１を数えた時データリセット
信号ＤＲＳＴはＨとなる。

【００５３】また、長周期出力信号ＬＯＮＧがＨの場合
（長周期Ｔ_L適用）、カウンタが２を数えた時データリ
セット信号ＤＲＳＴはＨとなる。

【００５４】（５）変調信号出力部変調信号出力部は、下記の表５に示すように、データセ
ット信号ＤＳＥＴとデータリセット信号ＤＲＳＴとに基
づき、変調信号ＯＵＴＡを作成する。すなわち、変調信
号ＯＵＴＡは、データセット信号ＤＳＥＴの立ち下がり
で立ち上がり、データリセット信号ＤＲＳＴの立ち下が
りで立ち下がるようにすることによってその１周期が形
成される。

【００５５】

【表５】

【００５６】以下、上記アルゴリズムに基づく変調器の
全体的動作の一例を図４を参照にして説明する。

【００５７】データ有効信号ＥＦＣＴがＨとなると変調
動作が開始され、カウンタがカウントを開始する。サン
プリング信号ＳＭＰによるデータ入力信号ＤＡＴのサン
プリングが開始され、時間ｔｂごとにデータ入力信号Ｄ
ＡＴのサンプリングデータデータ出力信号ＳＤＡ１、Ｓ
ＤＡ２、ＳＤＡ３がデータ取り込み部から出力される。

【００５８】データ出力信号ＳＤＡ１、ＳＤＡ２、ＳＤ
Ａ３の論理値がＨＬＬになるまでは、中周期出力信号Ｈ
ＡＬＦも長周期出力信号ＬＯＮＧもＬであり、その間、
カウンタは”０１２３”のカウントを繰り返し、また、
データセット信号ＤＳＥＴは、カウント２で立ち上がり
カウント３で立ち下がる。一方、データリセット信号Ｄ
ＲＳＴは、カウント０で立ち上がりカウント１で立ち下
がる動作を繰り返している。

【００５９】従って、上記論理値がＨＬＬとなるまで
は、変調信号は短周期Ｔｓの信号である。

【００６０】データ入力信号ＤＡＴがビットセルｂ₁で
Ｈになると、サンプリング信号ＳＭＰのタイミングｔ₁
においてビットセルｂ₁の中間点でデータ出力信号ＳＤ
Ａ１がＨとなる。

【００６１】つぎに、タイミングｔ₂でデータ出力信号
ＳＤＡ２がＨとなり、つぎに、タイミングｔ₃でデータ
出力信号ＳＤＡ３がＨとなる。

【００６２】タイミングｔ₂で、データ出力信号ＳＤＡ
１、ＳＤＡ２、ＳＤＡ３の論理値はＨＬＬとなりその結
果、中周期出力信号ＨＡＬＦがＨとなる。

【００６３】中周期出力信号ＨＡＬＦがＨとなると、デ
ータセット信号ＤＳＥＴはカウント４で立ち上がりカウ
ント５で立ちさがる。一方、データリセット信号ＤＲＳ
Ｔはカウント１で立ち上がり、カウント２で立ち下が
る。その結果、変調信号は中周期Ｔ_M（＝１．５ｔｂ）
の信号となる。

【００６４】１周期Ｔ_Mの終了時点で、サンプリングデ
ータの上記論理値がチェックされ、ＬＬＨであるからや
はり中周期Ｔ_Mが適用され、つぎの周期Ｔ_Mに引き継が
れる。このようにして、中周期Ｔ_Mが３回続く。

【００６５】時刻ｔ₆とｔ₇の中間で３回目の中周期が
終了した時点で、データ出力信号ＳＤＡ１、ＳＤＡ２、
ＳＤＡ３の論理値はＨＬＨとなり、従って、中周期出力
信号ＨＡＬＦはＬとなり、長周期出力信号ＬＯＮＧがＨ
となる。

【００６６】長周期出力信号ＬＯＮＧがＨとなると、デ
ータセット信号ＤＳＥＴのパルス間隔はカウント６まで
となり、その結果、変調信号は長周期Ｔ_L（＝２．０×
ｔｂ）となる。この長周期Ｔ_Lの変調信号の１周期は、
時刻ｔ₈とｔ₉の中間で終了する。

【００６７】この時点で、上記論理値はＨＨＨであるか
ら、長周期出力信号ＬＯＮＧは立ち下がり、その結果、
中周期出力信号ＨＡＬＦ、長周期出力信号ＬＯＮＧとも
Ｌとなり、従って、変調信号は短周期Ｔｓへ移行する。

【００６８】以下同様にして、変調信号の各１周期が順
次作成され、各周期の終了時点での上記論理値によって
その後に続く１周期が決定されていくことになる。

【００６９】上記のように送信側で変調された変調信号
は、受信側では下記のように変調とは逆手順で復調され
る。

【００７０】まず、図５に示すように、受信された変調
信号の各立ち上がりを表すエッジ信号を作る。このエッ
ジ信号は変調器におけるデータセット信号ＤＳＥＴに相
当する。これによって、変調信号の各周期の種類（Ｔ
ｓ、Ｔ_M、Ｔ_L）が検出される。

【００７１】同時に、周期ＴMの終わりのエッジ信号に
よりトグルするエッジトグル信号ＭＴＧＬを作成する。

【００７２】つぎに、エッジトグル信号ＭＴＧＬと変調
信号の周期とから復調信号ＲＸＤを作成する。この場合
の状態図は表６に示すようになる。

【００７３】

【表６】

【００７４】

【発明の効果】以上説明したように、本発明に係るディ
ジタルデータの変調方法によれば、変調信号は、周期の
安定した１周期の信号の連鎖となり、通信媒体によって
デューテイ比が乱されても安定して復調され、且つ通信
媒体のノイズ等に対して安定した高速データ通信に適し
た変調を行うことができると云う極めて優れた効果を奏
する。

【図面の簡単な説明】

【図１】本発明に係るディジタルデータの変調方法の一
実施例を示す状態図である。

【図２】同実施例の原データと変調信号との関係を示す
波形図である。

【図３】同変調器の構成を示す略示的回路図である。

【図４】同変調動作を示すタイミングチャート図であ
る。

【図５】同復調動作を示すタイミングチャート図であ
る。

【図６】従来技術のＦＳＫ信号を示すタイミングチャー
ト図である。

【図７】同ＦＭ信号を示すタイミングチャート図であ
る。

【符号の説明】

Ｃ中間点ＤＡＴデータ入力信号ＤＲＳＴデータリセット信号ＤＳＥＴデータセット信号ＥＦＣＴデータ有効信号ＨＡＬＦ中周期信号ＬＯＮＧ長周期信号ＭＣＫマスタークロック信号ＭＴＧＬエッジトグル信号ＯＵＴＡ変調信号ＲＳＴ変調器のリセット信号Ｓ先端ＳＤＡ１、ＳＤＡ２、ＳＤＡ３データ出力信号ＳＭＰサンプリング信号ＳＰ変調信号の始点ＳＲＣ０、ＳＲＣ１、ＳＲＣ２カウント信号ＳＴＢスタンバイ信号Ｔ変調信号の周期Ｔｓ変調信号の短周期Ｔ_M 変調信号の中周期Ｔ_L 変調信号の長周期ＴＸＤ送信信号ｔｂデータのビットセル幅ＲＸＤ復調信号

Claims

(57)【特許請求の範囲】

【請求項１】送信するディジタルデータを構成する少な
くとも連続した３ビットの組合せに対応した論理値と、前記ディジタルデータのビットのセル幅を基準にした周
期を有する所定の信号とを対応付けし、前記対応付けした所定の信号により変調開始位置を適宜
変えて変調信号を作成することを特徴とするディジタル
データの変調方法。
【請求項２】上記所定の信号は、上記ディジタルデータ
のビットのセル幅に対し、同一、１．５倍、２倍の周期
を有する信号であることを特徴とする請求項１に記載の
ディジタルデータの変調方法。
【請求項３】上記ディジタルデータと変調信号との関係
は、前記３ビット（ｂ _ｉ、ｂ _ｉ＋１、ｂ _ｉ＋２）＝Ｌ、
Ｌ、Ｌの時、短周期（Ｔ _Ｓ）に変調すると共に変調の開
始位置はビット（ｂ _ｉ＋１）の先端（Ｓ）であり、前記
３ビット（ｂ _ｉ、ｂ _ｉ＋１、ｂ _ｉ＋２）＝Ｌ、Ｌ、Ｈの
時、中周期（Ｔ _Ｍ）に変調すると共に変調の開始位置は
ビット（ｂ _ｉ＋１）の先端（Ｓ）であり、前記３ビット
（ｂ _ｉ、ｂ _ｉ＋１、ｂ _ｉ＋２）＝Ｈ、Ｌ、Ｌの時、中周
期（Ｔ _Ｍ）に変調すると共に変調の開始位置はビット
（ｂ _ｉ）の中間点（Ｃ）であり、前記３ビット（ｂ _ｉ、
ｂ _ｉ＋１、ｂ _ｉ＋２）＝Ｈ、Ｌ、Ｈの時、長周期
（Ｔ _Ｌ）に変調すると共に変調の開始位置はビット（ｂ
_ｉ）の中間点（Ｃ）であり、上記３ビット（ｂ _ｉ、ｂ
_ｉ＋１、ｂ _ｉ＋２）＝Ｈ、Ｈ、−の時、短周期（Ｔ _Ｓ）
に変調すると共に変調の開始位置はビット（ｂ _ｉ）の中
間点（Ｃ）であることを特徴とする請求項１又は２に記
載のディジタルデータの変調方法。