JP3455621B2 - 通信装置 - Google Patents
通信装置Info
- Publication number
- JP3455621B2 JP3455621B2 JP33852595A JP33852595A JP3455621B2 JP 3455621 B2 JP3455621 B2 JP 3455621B2 JP 33852595 A JP33852595 A JP 33852595A JP 33852595 A JP33852595 A JP 33852595A JP 3455621 B2 JP3455621 B2 JP 3455621B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- carrier
- signal
- modulation method
- demodulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Circuits Of Receivers In General (AREA)
- Optical Communication System (AREA)
Description
分に係り、詳しくは光を媒体としたシリアル受信回路の
小型化に関する。
信機能の高速化の需要が高まっている。また、光を媒体
とすることで端末間の配線の必要性がなく、利用者にと
ってより便利な通信方法も開発されている。
式では、シリアル出力される伝送信号を光信号に変換す
る必要があるが、その変換方法として、現在、図11に
示されるように、シリアルデータ(同図(a))の各ビット
の正負を一定の搬送波の有無に変調する方式(同図(b))
と、各ビットを単―パルスに変換する方式(同図(c))と
が主として使用されている。ここでは、前者を搬送波変
調方式、後者を単―パルス変調方式とよぶことにする。
信回路19によって光などの他の媒体から電気信号に変
換された伝送信号s1またはs2が、搬送波変調方式のとき
には一方の復調回路20によって、単一パルス変調方式
のときには他方の復調回路21によってそれぞれシリア
ル信号s0に復調される。
て行われているかによって、変調方式の設定信号を入力
すると、この設定信号がスイッチ回路22に与えられる
ので、スイッチ回路22は、この設定信号に応じていず
れか一方の復調回路20または21の出力を選択し、こ
れによって、変調方式に適合した所望のシリアルの受信
信号が取り出される。
開昭63―34519号公報に示されるように、情報伝
送路とは別の信号線を用いて伝送路を切り替える方法が
知られている。
方式を持つ端末間で通信を行なう場合には、利用者は、
搬送波変調方式で通信が行なわれるのか、単―パルス変
調方式で通信が行なわれるのか、通信を行うたびに予め
確認しないと、いずれの変調方式の設定信号をスイッチ
回路22に入力すべきか分からず、このことは、利用者
に対して通信方式の認識という負担を強いるものであ
る。
に、復調回路を切り替えたような場合には、復調後の受
信データの先頭部分に欠落が生じるという問題が発生す
る。
じてそれぞれ個別に復調回路20,21が設けられてお
り、その分、回路規模が増えるとともに消費電力の増加
をもたらしている。
波変調方式か単―パルス変調方式かを自動的に判別し
て、各変調方式に応じた復調出力を取り出せるようにし
て、利用者の負担を軽減することを第1の課題とし、ま
た、自動認識の際のデータの欠落を防ぐことを第2の課
題とし、さらに、復調回路を統一化することで回路規模
の縮小や消費電力の低減を図ることを第3の課題とす
る。
解決するため、搬送波変調方式で伝送されてくる信号を
復調する復調回路と、単―パルス変調方式で伝送されて
くる信号を復調する復調回路と、各々の復調回路のいず
れか一方の復調出力を選択するスイッチ回路とを備えた
通信装置において、次の構成を採用している。
送波変調方式の搬送波の周波数成分の有無を検出する搬
送波検出回路を設けるとともに、スイッチ回路は、この
搬送波検出回路で搬送波変調方式の搬送波が検出された
場合には、単一パルス変調方式から搬送波変調方式の復
調回路の出力を切り替え選択し、これに対し、この搬送
波検出回路で単一パルス変調方式の搬送波が検出された
場合には、搬送波変調方式から単一パルス変調方式の復
調回路の出力を切り替え選択するように構成されてい
る。
送波変調方式で伝送されてくる信号と単一パルス変調方
式で伝送されてくる信号とを共に入力してこれらの信号
を復調する単一の復調回路を備え、この復調回路は、搬
送波変調方式で伝送されてくる信号を復調するための第
1クロックと単一パルス変調方式で伝送されてくる信号
を復調するための第2クロックとのいずれか一方を選択
する基準信号選択部と、復調方式により切り替えられた
クロックに同期して、受信した信号をカウンタ回路にて
カウントすることにより変調前の元の信号に再生する信
号再生部とを備えてなる一方、前記第1クロックは、前
記搬送波変調方式の変調波の周波数よりも十分に高い周
波数となるように設定されており、また、前記第2クロ
ックは、前記第1クロックよりも周波数が低く、前記単
一パルス変調方式で変調された信号よりも僅かに高い周
波数となるように設定されている。
項2記載の通信装置において、前記信号再生部は、カウ
ンタ回路に変えて一定のパルス幅を出力するリトリガモ
ノマルチ回路を用いている。
ブロック図、図2は同装置の搬送波検出回路の構成を示
すブロック図である。
ブルなどの他の媒体から伝送されてくる光信号を電気信
号に変換する受信回路、3は搬送波変調方式で伝送され
てきた信号をシリアルの受信データに復調する復調回
路、4は単―パルス変調方式で伝送されてきた信号をシ
リアルの受信データに復調する復調回路、5はスイッチ
回路である。そして、このスイッチ回路5は、後述の搬
送波検出回路2からの判定信号に基づいて、各復調回路
3,4のいずれか一方の出力を選択して取り出すように
なっている。
回路2と遅延回路6とを備えている。搬送波検出回路2
は、図2に示すように、搬送波周波数成分を抽出するた
めの帯域通過型のフィルタ7、このフィルタ7で抽出さ
れた搬送波を単一波形に整流するための整流回路8、こ
の整流回路8で整流された搬送彼のパルス幅を測定する
パルス幅測定回路9、および同回路9の測定結果に基づ
いて搬送波変調方式と単―パルス変調方式のいずれであ
るかの判定信号を出力する判定回路10からなる。な
お、上記の帯域通過型のフィルタ7は、図3に示すよう
に、搬送波の周波数成分(同図中、f0で示す)を優先的に
通過させるように、フィルタ特性が予め設定されてい
る。
判定信号を予め設定された所定時間だけ遅延して出力す
るものである。このような遅延回路6を設けたのは、次
の理由による。
切れたり、受信信号の特定のビット構成によっては、搬
送波を出さない状態がある(たとえば、データ“0”が
継続するような場合)ので、通信中には、時として搬送
波が途切れるときがある。
接にスイッチ回路5に与えて、同回路5を動作させた場
合には、スイッチ回路5が頻繁に各々の復調回路3また
は4側に切り替わる動作をするために、受信動作の安定
性の面から見て不利となる。そのため、判定信号を直接
にスイッチ回路5に入力せずに、その間に遅延回路6を
設け、この遅延回路6によって搬送波検出回路2の出力
が途切れても暫くの間は判定信号を有効にしておくよう
にしている。
によって光などの他の媒体から電気信号に変換された伝
送信号s1またはs2は、そのまま搬送波検出回路2、搬送
波変調方式と単―パルス変調方式の各復調回路3,4に
それぞれ入力される。
が、搬送波変調方式である場合には、帯域通過型のフィ
ルタ7を通ることによって搬送波s11の周波数成分が抽
出され、その抽出された搬送波s11が整流回路8によっ
て単―波形s12に整流される。この場合の波形s12のパル
ス幅τ1は、シリアル信号の少なくともlビット分のパ
ルス幅となる。
信号s2が、単一パルス変調方式である場合でも、帯域通
過型のフィルタ7を通ることによって搬送波s 21 の周波
数成分が抽出され、その抽出された搬送波s21が整流回
路8によって単―波形s22に整流される。その場合の波
形s22のパルス幅τ2は、シリアル信号のlビット分のパ
ルス幅に満たないごく短い波形しか得られない。
形整形された波形s12あるいはs22のパルス幅τ1あるい
はτ2を測定し、その測定結果を次段の判定回路10に
送る。判定回路10は、パルス幅測定回路9の測定結果
に基づき、そのパルス幅τ1,τ2がシリアル信号のlビ
ット分のパルス幅τに相当する一定のしきい値以上の場
合には、スイッチ回路5に対して入力信号が搬送波変調
方式であることを示す判定信号(ここではハイレベルの
信号)を出力する。また、パルス幅τ1,τ2が一定のし
きい値未満の場合には、スイッチ回路5に対して入力信
号が単一パルス変調方式であることを示す判定信号(こ
こではローレベルの信号)を出力する。
所定の時間分だけ遅延された後、スイッチ回路5に入力
されるので、スイッチ回路5は、判定回路10からの判
定信号が上記の例でハイレベルの場合には、搬送波変調
方式の復調回路3の出力を選択するように切り替えられ
る。逆に、判定回路10からの判定信号が上記の例でロ
ーレベルの場合には、単一パルス変調方式の復調回路4
の出力を選択するように切り替えられる。
成の場合には、各変調方式に応じて自動的に復調後のシ
リアル信号出力が選択されることになるので、利用者の
負担を軽減することができる。また、上述のように、遅
延回路6を設けることにより、通信中に搬送波が途切れ
た場合でも、暫くの間は判定信号を有効にしておけるの
で、搬送波変調方式による受信を継続することができ
る。
うにハードウェアで構成しているが、CPUの制御によ
って、図4のフローチャートに示すように、ソフトウェ
ア的に処理することも可能である。図4のフローチャー
トの処理は、基本的には図1に示した各回路の動作と同
じであるから、ここでは詳しい説明は省略する。
ブロック図であり、図1に示した構成に対応する部分に
は同一の符号を付す。
検出回路、3は搬送波変調方式の復調回路、4は単一パ
ルス変調方式の復調回路、5はスイッチ回路であり、こ
れらの構成は実施例1の場合と同様である。
復調回路3,4との間に遅延回路6'を設けたことであ
る。
またはs2が到着してから搬送波を判別し結果を出力する
までには、一定の時間(少なくとも1ビット分)を要する
ために、判別信号出力には遅延が発生することから、受
信開始の際には、復調回路3または4からの復調後のシ
リアル信号出力を判別信号に基づいてスイッチ回路5で
選択したときに、当初の受信データに欠落が生じる場合
がある。
s1,s2が入力される前に、搬送波検出回路2で生じる検
出処理に必要な期間に対応する時間だけ予め遅延回路
6'で遅延させ、入力信号の先頭を受信方式の切り替え
に間に合わせるようにして、受信信号のデータの欠落が
生じるのを無くしている。
送波が途切れてスイッチ回路5の切り換えタイミングが
遅れても、その途切れた時間分だけ各復調回路3,4の
出力タイミングが遅延回路6'によって遅延されるの
で、次の搬送波の判別結果が出るタイミングに合わせて
正しい入力信号が得られることになり、実施形態1のよ
うな遅延回路6を用いる必要がなくなる。
は、各方式に応じて自動的にシリアル信号出力が選択さ
れることになるので、利用者の負担を軽減することがで
きるものの、搬送波検出回路2の搬送波検出に伴う遅延
に起因した先頭データの欠落を防止することができな
い。
調方式に応じて自動的にシリアル信号出力が選択される
ことになるので、利用者の負担を軽減することができ、
また、搬送波検出回路2の搬送波検出に伴う遅延や、搬
送波が途切れた場合でも、受信信号のデータの欠落は生
じないので、より一層好ましい態様と言える。
示したように、ハードウェアで構成しているが、CPU
の制御によって、図6のフローチャートに示すように、
ソフトウェア的に処理することも可能である。図6のフ
ローチャートの処理は、基本的には図5に示した各回路
の動作と同じであるから、ここでは詳しい説明は省略す
る。
ブロック図である。
方式で伝送されてくる信号と単一パルス変調方式で伝送
されてくる信号とを共に入力してこれらの信号を復調す
る単一の復調回路12を備えている。
送されてくる信号s1を復調するための第1基準信号sb1
と単一パルス変調方式で伝送されてくる信号s2を復調す
るための第2基準信号sb2とのいずれか一方を選択する
基準信号選択部13と、伝送されてくる入力信号s1また
はs2と基準信号選択部13で選択された第1または第2
基準信号sb1,sb2とに基づいて変調前の元の信号に再生
する信号再生部14とを備えてなる。
は、利用者によって予め与えられる変調方式の設定信号
に基づいて両基準信号sb1,sb2のいずれか一方を選択出
力するようになっている。しかし、実施形態1,2のよ
うに、搬送波検出回路2を設け、その検出出力に基づい
て自動的に両基準信号sb1、sb2のいずれか一方を選択す
るように構成することも可能である。なお、第1基準信
号sb1は、搬送波変調方式の変調波の周波数よりも十分
に高い周波数となるように設定されており、また、第2
基準信号sb2は、単一パルス変調方式で変調された信号s
2よりも僅かに高い周波数(ただし第1基準信号sb1より
も周波数は低い)となるように設定されている。
15とカウンタ16とからなる。
図外の受信回路から出力される搬送波変調方式または単
一パルス変調方式の信号s1,s2が、また、他方の入力部
には基準信号選択部13で選択された基準信号sb1また
はsb2がそれぞれ入力されるようになっている。
ウンタで構成されており、アンドゲート15の出力がロ
ード端子LODに、基準信号選択部13の出力がクロッ
ク端子CKに、カウント出力部Qの出力がクリア端子C
LRにそれぞれ加わるようになっている。
おける復調動作を、図8および図9に示すタイミングチ
ャートを参照して説明する。
パルス幅がt0のシリアル信号s0は、これよりも十分に小
さいパルス幅t3をもつ搬送波信号s3によって複数のパル
ス状の信号s1に変調されて送信される。
によって受信されて出力される場合には、その信号s1は
復調回路12のアンドゲート15の一方の入力部に加わ
る。また、基準信号選択部13は、利用者によって搬送
波変調方式を復調するための第1基準信号sb1を選択す
るように切り換えられているから、この第1基準信号s
b1がアンドゲート15の他方の入力部に加わるととも
に、カウンタ16にも入力される。
s1が、たとえば連続的したn個のパルス状の信号p1,
p2,…pnで構成されているとしたとき、アンドゲート1
5は、1番目のハイレベルのパルス信号p1によりゲート
が開かれて第1基準信号sb1の出力を許容するので、こ
の第1基準信号sb1の立ち上がりによってカウンタ16
にプリセット値がロードされるとともに、カウンタ16
は第1基準信号sb1が入力されるたびにそのロードした
プリセット値を減カウントする。カウンタ16の出力Q
は、プリセット値がロードされた直後にはその出力がハ
イレベルとなり、減カウントされた値が予め設定された
値(パルスp1'のハイレベルの期間t5の経過後に相当)に
達すると、その出力Qがローレベルになろうとする。し
かし、このとき、次の2番目のパルス信号p2がアンドゲ
ート15に入力されるため、ゲートが開かれて第1基準
信号sb1がカウンタ16に加わってプリセット値がロー
ドされるので、カウンタ16の出力Qはハイレベルのま
まとなる。この状態が最後のパルス信号pnまで継続され
るので、結果的にカウンタ16の出力Qとしては、p1'
+p2'+…+pn'で示される波形の信号s5が得られる。そ
して、この信号5は変調前のシリアル信号s0に等しいも
のとなる。
すように、パルス幅がt0のシリアル信号s0は、これより
も小さいパルス幅t1をもつ信号s2に変調されて送信され
る。
受信回路によって受信されて出力される場合には、その
信号s2は復調回路12のアンドゲート15の一方の入力
部に加わる。また、基準信号選択部13は、利用者によ
って単一パルス変調方式を復調するための第2基準信号
sb2を選択するように切り換えられているから、この第
2基準信号sb2がアンドゲート15の他方の入力部に加
わるとともに、カウンタ16のクロック端子CKにも入
力される。
信号s2がハイレベルのとき、アンドゲート15はゲート
が開かれて第2基準信号sb2の出力を許容するので、こ
の第2基準信号sb2の立ち上がりによってカウンタ16
にプリセット値がロードされるとともに、カウンタ16
は第2基準信号sb2が入力されるたびにそのロードした
プリセット値を減カウントする。カウンタ16の出力Q
は、プリセット値がロードされた直後にはその出力がハ
イレベルとなり、減カウントされた値が予め設定された
値(期間t2の経過後に相当)に達すると、その出力Qがロ
ーレベルになる。その結果、カウンタ16から出力され
る信号s6は、変調前のシリアル信号s0に等しいものとな
る。
タ16を設けているが、これに限定されるものではな
く、たとえば、アンドゲート15の出力により一定パル
ス幅のパルスを出力するリトリガモノマルチ回路を適用
することもできる。
ように復調回路12をハードウェアで構成しているが、
CPUの制御によって、図10のフローチャートに示す
ように、ソフトウェア的に処理することも可能である。
図10のフローチャートの処理は、基本的には図7に示
した各回路の動作と同じであるから、ここでは詳しい説
明は省略する。
送波変調方式か単一パルス変調方式かの種類に応じて自
動的にシリアル信号出力が選択されることになるので、
従来よりも利用者の負担を軽減することができる。
送波検出回路の搬送波検出に伴う遅延や、搬送波が途切
れた場合でも、受信信号の欠落が生じないので、より確
実に受信信号を復調することが可能となる。
来必要であった二種類の復調回路を単一の復調回路に統
一することができるので、回路規模を縮小できるととも
に、消費電力の低減を図ることができる。
すブロック図である。
ロック図である。
ィルタのフィルタ特性を示す図である。
信号をソフトウェア的に処理する場合の手順を示すフロ
ーチャートである。
すブロック図である。
信号をソフトウェア的に処理する場合の手順を示すフロ
ーチャートである。
すブロック図である。
信号を復調する場合のタイミングチャートである。
入力信号を復調する場合のタイミングチャートである。
信信号をソフトウェア的に処理する場合の手順を示すフ
ローチャートである。
図である。
る。
の復調回路、4…単―パルス変調方式の復調回路、5…
スイッチ回路、6,6'…遅延回路、12…復調回路、
13…基準信号選択部、14…信号再生部、15…アン
ドゲート、16…カウンタ。
Claims (3)
- 【請求項1】 搬送波変調方式で伝送されてくる信号を
復調する復調回路と、単一パルス変調方式で伝送されて
くる信号を復調する復調回路と、各々の復調回路のいず
れか一方の復調出力を選択するスイッチ回路とを備えた
通信装置において、 前記搬送波変調方式の搬送波の周波数成分の有無を検出
する搬送波検出回路と、この搬送波検出回路の出力が途
切れても暫くの間、搬送波出力を保持する遅延回路とを
設けるとともに、スイッチ回路は、この搬送波検出回路
で搬送波変調方式の搬送波が検出された場合には、単一
パルス変調方式から搬送波変調方式の復調回路の出力を
切り替え選択し、これに対し、この搬送波検出回路で単
一パルス変調方式の搬送波が検出された場合には、搬送
波変調方式から単一パルス変調方式の復調回路の出力を
切り替え選択するように構成されていることを特徴とす
る通信装置。 - 【請求項2】 搬送波変調方式で伝送されてくる信号と
単一パルス変調方式で伝送されてくる信号とを共に入力
してこれらの信号を復調する単一の復調回路を備え、 この復調回路は、搬送波変調方式で伝送されてくる信号
を復調するための第1クロックと単一パルス変調方式で
伝送されてくる信号を復調するための第2クロックとの
いずれか一方を選択する基準信号選択部と、復調方式に
より切り替えられたクロックに同期して、受信した信号
をカウンタ回路にてカウントすることにより変調前の元
の信号に再生する信号再生部とを備えてなる一方、 前記第1クロックは、前記搬送波変調方式の変調波の周
波数よりも十分に高い周波数となるように設定されてお
り、また、前記第2クロックは、前記第1クロックより
も周波数が低く、前記単一パルス変調方式で変調された
信号よりも僅かに高い周波数となるように設定されてい
る ことを特徴とする通信装置。 - 【請求項3】 前記信号再生部は、カウンタ回路に変え
て一定のパルス幅を出力するリトリガモノマルチ回路を
用いたことを特徴とする請求項2に記載の通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33852595A JP3455621B2 (ja) | 1995-07-04 | 1995-12-26 | 通信装置 |
US08/664,113 US5745005A (en) | 1995-07-04 | 1996-06-14 | Demodulating system for carrier-wave and single pulse modulated signals |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-168924 | 1995-07-04 | ||
JP16892495 | 1995-07-04 | ||
JP33852595A JP3455621B2 (ja) | 1995-07-04 | 1995-12-26 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0974384A JPH0974384A (ja) | 1997-03-18 |
JP3455621B2 true JP3455621B2 (ja) | 2003-10-14 |
Family
ID=26492436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33852595A Expired - Fee Related JP3455621B2 (ja) | 1995-07-04 | 1995-12-26 | 通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5745005A (ja) |
JP (1) | JP3455621B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10164157A (ja) * | 1996-11-27 | 1998-06-19 | Nec Corp | 無線データ通信装置 |
JP3055497B2 (ja) | 1997-06-27 | 2000-06-26 | 日本電気株式会社 | 消費電力低減装置 |
JP3251244B2 (ja) * | 1998-11-18 | 2002-01-28 | エヌイーシーマイクロシステム株式会社 | ディジタルフィルタ |
JP2000151561A (ja) | 1998-11-18 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | 復調回路 |
JP3796076B2 (ja) * | 1999-09-07 | 2006-07-12 | 松下電器産業株式会社 | Ofdm通信装置 |
JP4757542B2 (ja) * | 2005-06-09 | 2011-08-24 | 株式会社エヌ・ティ・ティ・ドコモ | 非接触ic装置及び制御方法 |
JP4565163B2 (ja) * | 2006-04-28 | 2010-10-20 | 独立行政法人産業技術総合研究所 | インパルス伝送方法及び受信装置 |
JPWO2010128612A1 (ja) * | 2009-05-07 | 2012-11-01 | Necカシオモバイルコミュニケーションズ株式会社 | 通信端末、その制御方法、およびプログラム |
JP2011162292A (ja) * | 2010-02-08 | 2011-08-25 | Mitsubishi Electric Corp | エレベータの信号伝送装置 |
US9042496B1 (en) * | 2013-02-19 | 2015-05-26 | The United States Of America, As Represented By The Secretary Of The Army | Signal modulation scheme determination through an at least fourth-order noise-insensitive cumulant |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4626789A (en) * | 1983-08-19 | 1986-12-02 | Hitachi, Ltd. | Demodulating circuit for data signal |
JPS6334519A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 光スイツチ |
DE3906706A1 (de) * | 1989-03-03 | 1990-09-06 | Standard Elektrik Lorenz Ag | Impulsabstandsdecodierung |
-
1995
- 1995-12-26 JP JP33852595A patent/JP3455621B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-14 US US08/664,113 patent/US5745005A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0974384A (ja) | 1997-03-18 |
US5745005A (en) | 1998-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3455621B2 (ja) | 通信装置 | |
US6072370A (en) | Clock extraction circuit | |
EP0082575B1 (en) | An energy-synchronised demodulator circuit | |
EP0257301B1 (en) | PSK system and modem | |
US7522223B2 (en) | Audio signal delay apparatus and method | |
CA1210460A (en) | Coherent phase shift keyed demodulator with improved sampling apparatus and method | |
US4644563A (en) | Data transmission method and system | |
JP3177877B2 (ja) | 波形分別整形方法及び装置 | |
EP0656707B1 (en) | Synchronous adder for multicarrier receiver | |
EP0387839B1 (en) | MSK signal detector | |
JP3268320B2 (ja) | Sn比判定回路 | |
JP3191587B2 (ja) | 受信タイミング切替回路 | |
JP2894297B2 (ja) | 回線切換装置のクロック選択方法、クロック切り換え方法およびクロック選択ユニット | |
JPH0831851B2 (ja) | クロック再生装置 | |
JPH0775358B2 (ja) | 信号受信装置 | |
JPH0851419A (ja) | タイミング抽出装置 | |
JPH0394547A (ja) | 同期検出システム | |
JPH11239104A (ja) | 光空間伝送装置 | |
JPH07212309A (ja) | 信号断検出回路 | |
JPH11205399A (ja) | Gmsk符号データ再生装置 | |
JPS6055761A (ja) | 受信装置 | |
JP2001144820A (ja) | 電文送受信システム、電文送受信方法、電文送信方法および電文受信方法 | |
JPH05327786A (ja) | 光伝送パルスを用いた3値信号伝送方式 | |
JPH11239103A (ja) | 光空間伝送装置 | |
JPH0326083A (ja) | 受信クロック再生方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |