JP2011162292A

JP2011162292A - エレベータの信号伝送装置

Info

Publication number: JP2011162292A
Application number: JP2010025545A
Authority: JP
Inventors: Michifumi Yamanaka; 理史山中
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-02-08
Filing date: 2010-02-08
Publication date: 2011-08-25

Abstract

【課題】互いに異なる同期信号を有した直列信号を伝送する複数の直列信号伝送路のいずれに接続しても使用することができる子局を備えたエレベータの信号伝送装置を提供する。
【解決手段】子局は、直列信号伝送路と接続するために設けられた受送信部と、互いに異なる同期信号を有した直列信号を伝送するための複数の直列信号伝送路にそれぞれ対応した複数の信号処理部と、親局から直列信号伝送路を介して受送信部に入力された直列信号の同期信号に基づいて、受送信部と接続する信号処理部を切り換える切換部と、を備えた。
【選択図】図８

Description

この発明は、直列信号伝送路を介して直列信号を伝送するエレベータの信号伝送装置に関するものである。

現在のエレベータにおいては、エレベータ全体の運行制御を行うエレベータ制御盤に、信号伝送用の親局マイクロコンピュータが設けられる。一方、乗場やかごには、各種機器に対応して複数の子局マイクロコンピュータが設けられる。そして、親局マイクロコンピュータと複数の子局マイクロコンピュータは、複数の直列信号伝送路を介して信号伝送が行われる。これにより、親局マイクロコンピュータと複数の子局マイクロコンピュータとの間を接続する信号伝送用の電線数をより少なくすることができるとともに、より多くの信号伝送を行うことができる。

かかる直列信号伝送を用いたエレベータの信号伝送装置として、乗場機器やかご機器に対応した子局マイクロコンピュータへ親局マイクロコンピュータが送信する直列信号列中に、１バイトの直列信号幅以上の無信号時間を一定周期内に挿入するものがある。この信号伝送装置においては、乗場機器やかご機器に対応した子局マイクロコンピュータが無信号時間を同期信号として使用することにより、調歩同期式の直列信号伝送が行われる（例えば、特許文献１参照）。

さらには、親局マイクロコンピュータから直列信号伝送路を介して乗場側の子局マイクロコンピュータに伝送される直列信号列中の無信号時間幅と親局マイクロコンピュータから直列信号伝送路を介してかご側の子局マイクロコンピュータに伝送される直列信号列中の無信号時間幅とを異なるようにしたものも提案されている。これにより、エレベータの据付時に直列信号伝送路を誤接続した場合に、親局マイクロコンピュータと子局マイクロコンピュータとの間で直列信号の誤伝送が行われることを防止することができる。そして、かかる誤伝送の防止により、エレベータの安全性を確保することができる（例えば、特許文献２参照）。

特許第２５０９３５９号公報特許第２５１８５４９号公報

しかしながら、特許文献２記載のものにおいては、乗場側とかご側の子局マイクロコンピュータに対し、適切な直列信号伝送路に接続された場合にのみに信号伝送処理を行うように予め認識させておく必要がある。従って、例えば、エレベータの位置を表示するインジケータのように、乗場でもかご内でも同じように使用できるものに対しても、子局マイクロコンピュータは、かご側と乗場側とを区別して、直列信号伝送路で正しく信号伝送処理を行うようにしなければならない。

このため、子局マイクロコンピュータのハードウェアを共通化しても、直列信号伝送路を設定するためのスイッチを設けたり、メモリ内部に直列信号伝送路を設定するためのパラメータを記憶させたりする必要がある。その結果、異なった子局マイクロコンピュータとして取り扱う必要があった。従って、どうしても、スイッチの設定ミスなどが発生してしまう場合があり、直列信号伝送路の誤接続や直列信号の誤伝送の原因究明や子局マイクロコンピュータの交換等に費用や時間がかかってしまうという問題があった。

この発明は、上述のような課題を解決するためになされたもので、その目的は、互いに異なる同期信号を有した直列信号を伝送する複数の直列信号伝送路のいずれに接続しても使用することができる子局を備えたエレベータの信号伝送装置を提供することである。

この発明に係るエレベータの信号伝送装置は、エレベータの親局と直列信号伝送路を介して直列信号伝送を行い、前記エレベータのかご又は乗場に設けられた前記エレベータの機器を制御するための子局、を有し、前記子局は、直列信号伝送路と接続するために設けられた受送信部と、互いに異なる同期信号を有した直列信号を伝送するための複数の直列信号伝送路にそれぞれ対応した複数の信号処理部と、前記親局から直列信号伝送路を介して前記受送信部に入力された直列信号の同期信号に基づいて、前記受送信部と接続する信号処理部を切り換える切換部と、を備えたものである。

この発明によれば、子局は、互いに異なる同期信号を有した直列信号を伝送する複数の直列信号伝送路のいずれに接続しても使用することができる。

この発明の実施の形態１におけるエレベータの信号伝送装置が利用されるエレベータの基本ブロック図である。この発明の実施の形態１におけるエレベータの信号伝送装置で伝送される直列信号を時系列で表した伝送ダイヤグラムである。この発明の実施の形態１におけるエレベータの信号伝送装置の子局マイクロコンピュータの基本ブロック部である。この発明の実施の形態１におけるエレベータの信号伝送装置のかご側の子局マイクロコンピュータの同期処理を説明するための概略フローチャートである。この発明の実施の形態１におけるエレベータの信号伝送装置の子局マイクロコンピュータのタイマ割込み処理を説明するための概略フローチャートである。この発明の実施の形態１におけるエレベータの信号伝送装置の乗場側の子局マイクロコンピュータの同期処理を説明するための概略フローチャートである。この発明の実施の形態１におけるエレベータの信号伝送装置が利用されたエレベータのブロック図である。この発明の実施の形態１におけるエレベータの信号伝送装置に特有の子局マイクロコンピュータのブロック図である。この発明の実施の形態１におけるエレベータの信号伝送装置に特有の子局マイクロコンピュータの同期処理を説明するための概略フローチャートである。この発明の実施の形態１におけるエレベータの信号伝送装置に特有の子局マイクロコンピュータのタイマ割込み処理を説明するための概略フローチャートである。

この発明を実施するための形態について添付の図面に従って説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。

実施の形態１．
図１はこの発明の実施の形態１におけるエレベータの信号伝送装置が利用されるエレベータの基本ブロック図である。
図１のエレベータに利用される信号伝送装置は、特許第２５１８５４９号公報に記載されたエレベータ信号伝送装置と略同様の構成となっている。以下、信号伝送装置の概略を説明する。

図１において、１はエレベータの制御装置である。この制御装置１は、エレベータ全体の運行管理や制御を行う機能を備える。この制御装置１には、親局マイクロコンピュータ２が設けられる。３はエレベータのかごである。このかご３には、子局マイクロコンピュータＡ４〜Ｄ７が設けられる。これらの子局マイクロコンピュータＡ４〜Ｄ７は、ＵＡＲＴを備える。これらの子局マイクロコンピュータＡ４〜Ｄ７は、ＵＡＲＴ、直列信号伝送路８、９を介して親局コンピュータ２に接続される。

また、かご３には、かごドア開閉制御装置１０、インジケータ１１、第１操作パネル１２、第２操作パネル１３が設けられる。かごドア開閉制御装置１０は、子局マイクロコンピュータＡ４に接続される。かごドア開閉制御装置１０は、かごドアの開閉制御を行う機能を備える。インジケータ１１は、子局マイクロコンピュータＢ５に接続される。インジケータ１１は、かご３の位置表示や走行方向表示などを行う機能を備える。

第１操作パネル１２は、子局マイクロコンピュータＣ６に接続される。第１操作パネル１２は、行き先階を登録するための釦や扉を開閉するための釦を備える。第２操作パネル１３は、子局マイクロコンピュータＤ７に接続される。第２操作パネル１３も、行き先階を登録するための釦や扉を開閉するための釦を備える。

また、各乗場にも、子局マイクロコンピュータＥ１４、Ｆ１５が設けられる。これらの子局マイクロコンピュータＥ１４、Ｆ１５は、ＵＡＲＴを備える。これらの子局マイクロコンピュータＥ１４、Ｆ１５は、ＵＲＡＴ、直列信号伝送路１６、１７を介して親局コンピュータ２に接続される。

各乗場には、インジケータ１８、呼び釦灯１９、呼び釦２０が設けられる。各インジケータ１８は、各乗場の子局マイクロコンピュータＥ１４に接続される。インジケータ１８は、かご３の位置表示や走行方向表示などを行う機能を備える。各呼び釦灯１９は、各乗場の子局マイクロコンピュータＦ１５に接続される。各呼び釦２０も、各乗場の子局マイクロコンピュータＦ１５に接続される。

次に、直列信号伝送路８、９、１６、１７を介して伝送される直列信号を説明する。
図２はこの発明の実施の形態１におけるエレベータの信号伝送装置で伝送される直列信号を時系列で表した伝送ダイヤグラムである。

図２（ａ）の上段には、親局マイクロコンピュータ２から直列信号伝送路８を介してかご３側の子局マイクロコンピュータＡ４〜Ｄ７に伝送される直列信号の伝送ダイヤグラムが示される。図２（ａ）の下段には、かご３側の子局マイクロコンピュータＡ４〜Ｄ７から直列信号伝送路９を介して親局マイクロコンピュータ２に伝送される直列信号の伝送ダイヤグラムが示される。

図２（ｂ）の上段には、親局マイクロコンピュータ２から直列信号伝送路１６を介して乗場側の子局マイクロコンピュータＥ１４、Ｆ１５に伝送される直列信号の伝送ダイヤグラムが示される。図２（ｂ）の下段には、乗場側の子局マイクロコンピュータＥ１４、Ｆ１５から直列信号伝送路１７を介して親局マイクロコンピュータ２に伝送される直列信号の伝送ダイヤグラムが示される。

図２の伝送ダイヤグラムは、特許第２５１８５４９号公報の第１０図に示された伝送ダイヤグラムと略同様のものである。このため、以下では、その概略だけ示すこととする。
図２の直列信号には、親局マイクロコンピュータ２からの送信データの１周期中に、１バイトの直列信号幅以上の無信号時間が予め設けられる。

この無信号時間は、子局マイクロコンピュータＡ４〜Ｄ７やＥ１４、Ｆ１５に同期信号として処理されるものである。具体的には、図２（ａ）の上段では、通信１周期の最初と最後に、タイマ割込み時間２周期分の無信号時間が設けられている。即ち、通信１周期には、合計４周期分の無信号時間が設けられている。これに対し、図２（ｂ）の上段では、通信１周期の最後にだけ、タイマ割込み２周期分の無信号時間が設けられている。

そして、子局マイクロコンピュータＡ４〜Ｄ７やＥ１４、Ｆ１５は、無信号時間を検出してから何回目に受信したのかをカウントすることで、受信データが何であるかを判断することができるようになっている。

次に、図３〜図５を用いて、同期処理の一例として、子局マイクロコンピュータＢ５での同期処理方法をより詳細に説明する。
まず、図３を用いて、子局マイクロコンピュータＢ５の具体的構成を説明する。
図３はこの発明の実施の形態１におけるエレベータの信号伝送装置の子局マイクロコンピュータの基本ブロック部である。

図３において、２１は受信処理部である。この受信処理部２１は、直列信号伝送路８に接続される。この受信処理部２１は、親局マイクロコンピュータ２から直列信号伝送路８を介して直列信号が入力される機能を備える。２２は同期処理部である。この同期処理部２２は、受信処理部２１に入力された直列信号のうち、無信号時間を測定する機能を備える。また、同期処理部２２は、測定した無信号時間が予め設定された時間幅を有した場合のみ、無信号時間を検出し、無信号時間検出完了フラグをセットする機能を備える。

２３はかご伝送信号処理部である。このかご伝送信号処理部２３は、同期処理部２２による無信号時間検出完了フラグのセットをトリガとして受信処理部２１が出力した受信データから、インジケータ１１に必要なデータ部のみを抽出する機能を備える。２４はかごインジ点灯制御部である。このかごインジ点灯制御部２４は、かご伝送信号処理部２３に抽出されたデータ部を表示出力データに変換して、インジケータ１１に出力する機能を備える。２５は送信処理部である。この送信処理部２５は、直列信号伝送路９に接続される。この送信処理部２５は、直列信号伝送路９を介して親局マイクロコンピュータ２へ返信する機能を備える。

次に、図４を用いて、子局マイクロコンピュータＢ５に設けられた同期処理部２２の動作の概略を説明する。
図４はこの発明の実施の形態１におけるエレベータの信号伝送装置のかご側の子局マイクロコンピュータの同期処理を説明するための概略フローチャートである。
まず、子局マイクロコンピュータＢ５が起動すると、ステップＳ１で、初期設定処理が行われる。具体的には、内部制御レジスタやＲＡＭ領域等の初期化が行われ、ステップＳ２に進む。

ステップＳ２では、親局マイクロコンピュータ２との直列信号伝送を行うために、ボーレートやパリティビット等がＵＡＲＴで設定され、ステップＳ３に進む。ステップＳ３では、親局マイクロコンピュータ２から受信したデータ数をカウントするために、受信割込みカウンタが０クリアされ、ステップＳ４に進む。ステップＳ４では、無信号時間を測定する処理をタイマ割込み処理で行うために、タイマ割込みの時間が設定される。具体的には、タイマ割り込みの時間は、親局マイクロコンピュータ２の送信周期時間と同じに設定され、ステップＳ５に進む。

ステップＳ５では、タイマ割込みカウンタの判定値が設定される。かかる設定により、受信割り込みデータがない間にタイマ割り込み処理が何回連続で発生したかで無信号時間を測定することができるようになる。ここで、図２（ａ）の伝送ダイヤグラムにおいては、無信号時間が連続したタイマ割込み４周期分と定義されている。このため、タイマ割込みカウンタの判定値は、４に設定される。

その後、ステップＳ６で、タイマのカウントが開始され、ステップＳ７に進む。ステップＳ７では、タイマ割込みが許可され、ステップＳ８に進む。ステップＳ８では、子局マイクロコンピュータＢ５は親局マイクロコンピュータ２からのデータ受信を待つ。そして、データを受信する前にタイマ割込みが発生するとタイマ割込み処理が開始される。

次に、図５を用いて、子局マイクロコンピュータＢ５に設けられた同期処理部２２のタイマ割込み処理の動作を説明する。
図５はこの発明の実施の形態１におけるエレベータの信号伝送装置の子局マイクロコンピュータのタイマ割込み処理を説明するための概略フローチャートである。

まず、ステップＳ１１では、親局マイクロコンピュータ２からの受信データをカウントするために、受信割込みカウンタが０クリアされ、ステップＳ１２に進む。ステップＳ１２では、無信号時間を正しく検出した場合にのみセットされる無信号時間検出完了フラグがリセットされ、ステップＳ１３に進む。

ステップＳ１３では、タイマ割込みカウンタの値が０よりも大きいか否かが判定される。タイマ割込みカウンタが１以上の場合は、ステップＳ１４に進む。ステップＳ１４では、タイマ割込みカウンタから１カウンタ分を減算し、ステップＳ１５に進む。ステップＳ１５では、タイマ割込みカウンタが０か否かが判定される。

タイマ割込みカウンタが０でない場合は、図４のステップＳ８に戻る。これに対し、タイマ割込みカウンタが０の場合は、ステップＳ１６に進む。ステップＳ１６では、無信号時間が正しく検出できたとして無信号時間検出完了フラグがセットされ、図４のステップＳ８に戻る。

ここで、図４のＳ５では、連続したタイマ割込み４周期分と設定されている。このため、５周期以上連続したタイマ割込みが発生した場合は０とし、測定された無信号時間は正しくないと判定する。この場合、ステップＳ１２で無信号時間検出完了フラグがリセットとされた後、ステップＳ１３の判定により、図４のステップＳ８に戻る。

子局マイクロコンピュータＢ５は、上記図４及び図５のフローによって処理を行うことにより、親局マイクロコンピュータ２との間の受信処理で正しく同期処理を行うことができる。

図３〜図５では、かご３側の子局マイクロコンピュータＢ５の同期処理方法を説明した。しかしながら、かご３側の子局マイクロコンピュータＢ５と乗場側の子局マイクロコンピュータＥ１４とは、同様のインジケータ１１、１８を制御するものであるにも関わらず、同期信号としての無信号時間幅が異なる。このため、乗場側の子局マイクロコンピュータＥ１４の同期処理方法は、かご３側の子局マイクロコンピュータＢ５についての同期処理方法と多少異なる。以下、図６を用いて、乗場側の子局マイクロコンピュータＥ１４の同期処理方法を説明する。

図６はこの発明の実施の形態１におけるエレベータの信号伝送装置の乗場側の子局マイクロコンピュータの同期処理を説明するための概略フローチャートである。
図６のステップＳ２１〜Ｓ２８は、図４のステップＳ１〜Ｓ８に対応したものである。ここで、図４のステップＳ４においては、タイマ割込みカウンタが４に設定されていた。一方、図６のステップＳ２４においては、タイマ割込みカウンタが２に設定されている。これは、図２（ｂ）の伝送ダイヤグラムにおいては、無信号時間が連続したタイマ割込み２周期分と定義されているためである。

かかる構成のエレベータの信号伝送装置においては、子局マイクロコンピュータＡ４〜Ｄ７は、直列信号伝送路８の伝送プロトコルで定義された無信号時間を正しく検出するために直列信号伝送路８に対応した同期処理を備える必要がある。これに対し、子局マイクロコンピュータＥ１４、Ｆ１５は、直列信号伝送路１６の伝送プロトコルで定義された無信号時間を正しく検出するために直列信号伝送路１６に対応した同期処理を備える必要がある。このため、例え、子局マイクロコンピュータＢ５、Ｅ１４が、同構成のインジケータ１１、１８を点灯制御するためのものであっても、異なったものとして、設計、製造、据付、保守する必要がある。

従って、例え、子局マイクロコンピュータＢ５、Ｅ１４のハードウェアを共通化することができても、異なるプログラムを書込んだり、直列信号伝送路８又は１６を設定するためのスイッチを設けて、接続される直列信号伝送路８又は１６に合わせて設定したり、メモリ内部に直列信号伝送路８又は１６を設定するためのパラメータなどを記憶させたりする必要がある。

その結果、子局マイクロコンピュータＢ５、Ｅ１４は、異なったものとして取り扱う必要がある。従って、どうしても、スイッチの設定ミスなどが発生してしまう場合があり、直列信号伝送路８又は１６の誤接続や直列信号の誤伝送の原因究明や子局マイクロコンピュータＢ５、Ｅ１４の交換等に費用や時間がかかってしまうという問題があった。

そこで、本実施の形態においては、例えば、インジケータ１１、１８等、かご３及び乗場に共用されるエレベータ機器の双方に対応した子局マイクロコンピュータをまったく同一のものにして、設計、製造、据付、保守において区別する必要性を排除した。以下、本実施の形態１の子局マイクロコンピュータについて具体的に説明する。

図７はこの発明の実施の形態１におけるエレベータの信号伝送装置が利用されたエレベータのブロック図である。
図７において、かご３側のインジケータ１１と乗場側のインジケータ１８とは同構成のものである。そして、かご３側には、インジケータ１１を点灯制御するものとして、子局マイクロコンピュータＧ２６が設けられている。一方、乗場側にも、インジケータ１８を点灯制御するものとして、子局マイクロコンピュータＧ２６が設けられている。

次に、図８を用いて、子局マイクロコンピュータＧ２６の構成をより詳細に説明する。
図８はこの発明の実施の形態１におけるエレベータの信号伝送装置に特有の子局マイクロコンピュータのブロック図である。

図８の子局マイクロコンピュータＧ２６には、かご３側のインジケータ１１に対応したかご伝送信号処理部２７とかごインジ点灯制御部２８とが設けられている。さらに、乗場側のインジケータ１８に対応した乗場伝送信号処理部２９と乗場インジ点灯制御部３０とが設けられている。

加えて、子局マイクロコンピュータＧ２６には、無信号時間情報３１が記憶されている。この無信号時間情報３１は複数の直列信号伝送路８、１６等に合わせた無信号時間処理のための関係情報α、β、θ、γである。かかる関係情報α、β、θ、γは、α＜β＜θ＜γの関係が成り立つ整数値で設定される。

さらに、子局マイクロコンピュータＧ２６には、無信号時間判定処理部３２が設けられている。この無信号時間判定処理部３２は、無信号時間情報３１に記憶された関係情報α、β、θ、γに基づいて、直列信号伝送路８、１６等を介して受信処理部２１に入力された直列信号中の無信号時間を測定する機能を備える。また、無信号時間判定処理部３２は、無信号時間の測定結果に基づいて、受信処理部２１に接続された直列信号伝送路８、１６等が何かを判定する機能を備える。さらに、無信号時間判定処理部３２は、従来の同期処理部２２を有し、同期処理を行う機能を備える。

加えて、子局マイクロコンピュータＧ２６には、切換部３３が設けられている。この切換部３３は、第１及び第２切換スイッチ（図示せず）を備える。第１切換スイッチは、無信号時間判定処理部３２による直列信号伝送路８、１６等の判定結果に基づいて、受信処理部２１をかご伝送信号処理部２７と乗場伝送信号処理部２９のいずれか一方に接続する機能を備える。第２切換スイッチは、無信号時間判定処理部３２による直列信号伝送路８、１６等の判定結果に基づいて、かご伝送信号処理部２７と乗場伝送信号処理部２９のいずれか一方を送信処理部２５に接続する機能を備える。

次に、図９及び図１０を用いて、子局マイクロコンピュータＧ２６に設けられた無信号時間判定部３２の動作の概略を説明する。
図９はこの発明の実施の形態１におけるエレベータの信号伝送装置に特有の子局マイクロコンピュータの同期処理を説明するための概略フローチャートである。
まず、子局マイクロコンピュータＧ２６が起動すると、ステップＳ３１で、初期設定処理が行われる。具体的には、内部制御レジスタやＲＡＭ領域等の初期化が行われ、ステップＳ３２に進む。

ステップＳ３２では、親局マイクロコンピュータ２との直列信号伝送を行うために、ボーレートやパリティビット等がＵＡＲＴで設定され、ステップＳ３３に進む。ステップＳ３３では、親局マイクロコンピュータ２から受信したデータ数をカウントするために、受信割込みカウンタが０クリアされ、ステップＳ３４に進む。ステップＳ３４では、無信号時間を測定する処理をタイマ割込み処理で行うために、タイマ割込みの時間が設定される。具体的には、タイマ割り込みの時間は、親局マイクロコンピュータ２の送信周期時間と同じに設定され、ステップＳ３５に進む。

ステップＳ３５では、タイマ割込みカウンタが０クリアされ、ステップＳ３６に進む。
ステップＳ３６では、タイマのカウントが開始され、ステップＳ３７に進む。ステップＳ３７では、タイマ割込みが許可され、ステップＳ３８に進む。ステップＳ３８では、子局マイクロコンピュータＧ２６は親局マイクロコンピュータ２からのデータ受信を待つ。そして、データを受信する前にタイマ割込みが発生するとタイマ割込み処理が開始される。

次に、図１０を用いて、子局マイクロコンピュータＧ２６に設けられた無信号時間判定処理部３２のタイマ割込み処理の動作を説明する。
図１０はこの発明の実施の形態１におけるエレベータの信号伝送装置に特有の子局マイクロコンピュータのタイマ割込み処理を説明するための概略フローチャートである。

まず、ステップＳ４１では、親局マイクロコンピュータ２からの受信データをカウントするために、受信割込みカウンタが０クリアされ、ステップＳ４２に進む。ステップＳ４２では、直列信号伝送路８、１６の一方に流れる直列信号の無信号時間Ａを正しく検出した場合にのみセットされる無信号時間Ａ検出完了フラグがリセットされ、ステップＳ４３に進む。

ステップＳ４３では、直列信号伝送路８、１６他方に流れる直列信号の無信号時間Ｂを正しく検出した場合にのみセットされる無信号時間Ｂ検出完了フラグがリセットされ、ステップＳ４４に進む。ステップＳ４４では、タイマ割込みカウンタの値がγより大きいか否かが判定される。

タイマ割込みカウンタの値がγよりも大きい場合は、無信号時間が正しくないとして無信号時間Ａ検出完了フラグと無信号時間Ｂ検出完了フラグとをリセットするために、図９のステップＳ３８に戻る。なお、本実施の形態においては、γは１種類の値としているが、複数の設定値を予め設定しておき、その値を切換えて使用する場合もある。

そして、タイマ割込みカウンタがγ未満である場合は、ステップＳ４５に進む。ステップＳ４５では、タイマ割込みカウンタに１カウンタ分が加算され、ステップＳ４６に進む。ステップＳ４６では、タイマ割込みカウンタがα以上でβよりも小さいか否かが判定される。タイマ割込みカウンタがα以上でβよりも小さい場合は、ステップＳ４７に進み、無信号時間Ａ検出完了フラグがセットされ、図９のステップＳ３８に戻る。

これに対し、タイマ割込みカウンタがα以上でβよりも小さいという条件を満たさない場合は、ステップＳ４８に進む。ステップＳ４８では、タイマ割込みカウンタがβよりも大きくてθ以下であるか否かが判定される。タイマ割込みカウンタがβよりも大きくてθ以下である場合は、ステップＳ４９に進み、無信号時間Ｂ検出完了フラグがセットされ、図９のステップＳ３８に戻る。

これに対し、タイマ割込みカウンタがβよりも大きくてθ以下であるという条件を満たさない場合は、無信号時間Ａ検出完了フラグ及び無信号時間Ｂ検出完了フラグのいずれもセットされることなく、図９のステップＳ３８に戻る。なお、数周期分、繰り返して無信号時間Ａ又はＢを測定することによって、無信号時間Ａ又はＢの検出精度を高める場合もある。

次に、本実施の形態の信号伝送装置を、図２（ａ）、（ｂ）の伝送プロトコルに対応させた場合について説明する。
図２（ａ）、（ｂ）の伝送プロトコルに対応させる場合、無信号時間情報３１は、α＝２、β＝３、θ＝４、γ＝５に設定される。ここで、子局マイクロコンピュータＧ２６の受信処理部２１がかご３側の直列信号伝送路８に接続された場合、受信処理部２１に入力された直列信号中には、連続したタイマ割込み４周期分の無信号時間が含まれている。

この場合、図１０のステップＳ４８において、タイマ割込みカウンタは、βの３よりも大きくてθの４以下である条件を満たす。このため、図１０のステップＳ４９では、無信号時間Ｂ検出完了フラグがセットされる。そして、かかるフラグのセットにより、切換部３３が受信処理部２１と送信処理部２５とをかご伝送信号処理部２７に接続する。

これに対し、子局マイクロコンピュータＧ２６の受信処理部２１が乗場側の直列信号伝送路１６に接続された場合、受信処理部２１に入力された直列信号中には、連続したタイマ割込み２周期分の無信号時間が含まれている。

この場合、図１０のステップＳ４６において、タイマ割込みカウンタは、αの２以上でβの３よりも小さいという条件を満たす。このため、図１０のステップＳ４７では、無信号時間Ａ検出完了フラグがセットされる。そして、かかるフラグのセットにより、切換部３３は、受信処理部２１と送信処理部２５とを接続する対象を、かご伝送信号処理部２７から乗場伝送信号処理部２９に切り換える。

以上で説明した実施の形態１によれば、子局マイクロコンピュータＧ２６の切換部３３は、受信処理部２１に入力された直列信号の同期信号に基づいて、受信処理部２１と送信処理部２５とに接続する対象をかご伝送信号処理部２７と乗場伝送信号処理部２９との間で切り換える。このため、接続された直列信号伝送路８、１６等から入力される無信号時間がどのような時間幅であっても、正しく無信号時間を検出することができる。

これにより、子局マイクロコンピュータＧ２６は、接続された直列信号伝送路８、１６等を正しく認識することができる。即ち、子局マイクロコンピュータＧ２６は、互いに異なる同期信号を有した直列信号を伝送する直列信号伝送路８、１６等に接続しても使用することができる。

また、子局マイクロコンピュータＧ２６の切換部３３は、直列信号の無信号時間を同期信号として、接続された直列信号伝送路８、１６等を正しく認識することができる。このため、従来の親局コンピュータ２や直列信号伝送路８、１６等をそのまま利用することができる。

さらに、かご伝送信号処理部２７と乗場伝送信号処理部２９とは、かご３と乗場に共用されるインジケータ１１、１８等のエレベータ機器に対応している。このため、エレベータ機器だけでなく、子局マイクロコンピュータＧ２６も共用することができる。即ち、様々な子局マイクロコンピュータを製造する必要がなく、子局マイクロコンピュータを小型にすることができるとともに、製造の歩留まりを向上させることができる。

１制御装置、２親局マイクロコンピュータ、３かご、
４〜７子局マイクロコンピュータＡ〜Ｄ、８、９直列信号伝送路、
１０かごドア開閉制御装置、１１インジケータ、１２第１操作パネル、
１３第２操作パネル、１４、１５子局マイクロコンピュータＥ、Ｆ、
１６、１７直列信号伝送路、１８インジケータ、１９呼び釦灯、
２０呼び釦、２１受信処理部、２２同期処理部、
２３かご伝送信号処理部、２４かごインジ点灯制御部、２５送信処理部、
２６子局マイクロコンピュータＧ、２７かご伝送信号処理部、
２８かごインジ点灯制御部、２９乗場伝送信号処理部、
３０乗場インジ点灯制御部、３１無信号時間情報、
３２無信号時間判定処理部、３３切換部

Claims

エレベータの親局と直列信号伝送路を介して直列信号伝送を行い、前記エレベータのかご又は乗場に設けられた前記エレベータの機器を制御するための子局、
を有し、
前記子局は、
直列信号伝送路と接続するために設けられた受送信部と、
互いに異なる同期信号を有した直列信号を伝送するための複数の直列信号伝送路にそれぞれ対応した複数の信号処理部と、
前記親局から直列信号伝送路を介して前記受送信部に入力された直列信号の同期信号に基づいて、前記受送信部と接続する信号処理部を切り換える切換部と、
を備えたことを特徴とするエレベータの信号伝送装置。
前記切換部は、前記直列信号の無信号時間を前記同期信号とすることを特徴とする請求項１記載のエレベータの信号伝送装置。
前記複数の信号処理部は、前記かご及び前記乗場に共用される前記エレベータの機器に対応していることを特徴とする請求項１又は請求項２に記載のエレベータの信号伝送装置。
前記複数の信号処理部は、前記かごの位置及び走行方向の少なくとも一方を示すインジケータに対応していることを特徴とする請求項３記載のエレベータの信号伝送装置。