JPS6157755B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、データ伝送において受信側でデータ
を正しくサンプルするために必要な同期信号、す
なわちクロツクパルスの位相を再生するにあたつ
て、データのはじめにクロツクランインパルスを
付加して位相再生を行なう同期信号位相結合回路
に関するものである。

この種データ伝送の一例として、現在、テレビ
ジヨン映像信号に文字情報データを多重伝送する
システムがあるが、このシステムの一例としてク
ロツクランイン方式を採用した英国BBCの
CeefaxやNHK−Ｃシステム等がある。これらシ
ステムの信号形式はどちらも同じなので、NHK
−Ｃシステムを例にとつて位相再生の振舞いにつ
いて以下に説明する。

NHK−Ｃシステムの文字情報信号フオーマツ
トは、水平同期信号、カラーバースト、ヘツダー
および文字データより構成され、ヘツダーには伝
送速度が5.73メガビツト／秒（これは8/5fscに相
当する。但し、カラー副搬送波周波数fsc＝
3.579545MHzである）の16ビツト分（すなわち
８パルス）のクロツクランインパルス、伝送速度
が2.86メガビツト／秒（厳密には4/5fsc）の８ビ
ツト分のフレーミングコードおよび情報識別コー
ドを収容し、文字データには番組コードや行コー
ドなどの制御コードを収容し、伝送速度2.86メガ
ビツト／秒で伝送する。

上述したクロツクランインパルスはフレーミン
グコード以後の制御信号の各ビツトの中央をサン
プルするために必要なクロツクパルスを再生する
のに用いられる。

次に、上記システムで従来用いられてきたクロ
ツクランインパルスによる位相再生回路の概略を
説明すると、この回路ではクロツクランインパル
スを微分して形成した信号をインダクタンスと容
量とからなる発振回路に供給しその発振周波数の
位相を制御するが、発振回路の温度変動によるド
リフトなどに起因して時間とともに位相づれを生
ずることやクロツクランインパルスの個数に比例
した積分効果が期待できないなどの欠点があつ
た。その結果信号対雑音比（Ｓ／Ｎ）が低下する
とサンプルクロツクパルスの位相にはジツターが
残り、データ再生に誤りが生じ、受信品質を劣化
させる欠点がある。

本発明の目的は、上述した欠点を除去して、受
信側同期信号の位相をクロツクランインパルスの
位相に引き込むように適切に構成配置した同期信
号位相結合回路を提供することにある。

本発明は一定周波数の基準周波数信号を受信
し、該基準周波数信号から基準同期信号と同一周
波数の出力信号を発生する周波数変換回路と、該
周波数変換回路からの出力信号を受信し、該出力
信号の位相を推移させて互いに異なる位相をそれ
ぞれ有する複数個の移相出力信号を発生する移相
回路と、前記複数個の移相出力信号を受信し、該
移相出力信号のうちのひとつを選択して取り出す
セレクタと、該セレクタからの出力信号を受信
し、出力同期信号を発生する位相反転回路と、前
記基準同期信号および前記出力同期信号を受信
し、これら両信号の位相比較を行ない、位相誤差
信号を発生する位相比較回路と、前記セレクタか
らの移相出力信号を受信して進み／遅れ検出信号
を発生する進み／遅れ検出信号発生回路と、前記
位相誤差信号と前記進み／遅れ検出信号と前記周
波数変換回路からの出力信号との論理積出力を進
み判定信号として取り出し、前記位相誤差信号と
前記進み／遅れ検出信号を反転した信号と前記周
波数変換回路からの出力信号との論理積出力を遅
れ判定信号として取り出す進み／遅れ判定回路
と、前記進み判定信号を受信したときに減算を行
ない、前記遅れ判定信号を受信したときに加算を
行なつて前記位相誤差信号に対応するアドレス出
力を発生するカウンタと、前記位相誤差信号を受
信し、該位相誤差信号の信号幅が所定の時間幅を
越えるときに位相反転指令信号を発生する信号幅
判定回路とを具え、前記アドレス出力を前記セレ
クタに供給し、前記アドレス出力の内容に応じて
前記移相出力信号のうちのひとつを選択するよう
にし、前記位相反転指令信号により前記位相反転
回路を制御し、前記位相反転指令信号発生時には
前記セレクタから選択された移相出力信号の位相
を反転させて出力同期信号となし、前記位相反転
指令信号の発生しないときには前記セレクタから
選択された移相出力信号をそのまま出力同期信号
として取り出すようにしたことを特徴とするもの
である。

本発明の好適例では、前記位相誤差信号を低域
通過フイルタを介して進み／遅れ判定回路に供給
することもできる。

以下に図面により本発明を詳細に説明する。

本発明位相結合回路の１実施例を第１図に示
す。

この回路では、テレビジヨン多重文字放送のデ
ータを再生するクロツクパルスの位相を受信した
クロツクランインパルスの位相に引き込む、すな
わち両パルスの位相を結合することを目的として
いるので、カラーテレビジヨン受像機内で必要な
カラー副搬送波を発生するものとする。以下に述
べる本発明の実施例では用いられる周波数の間に
は、全てこのカラー副搬送波周波数（fsc＝
3.579545MHz）と整数比の関係にあることとす
る。これにより、受信側では送信側と同等の安定
した周波数が得られる。NHK−Ｃシステムの例
では、2.86MHz≒4/5fsc、28.6MHz≒8fsc、
5.73MHz≒8/5fscの関係があるので以下これらの
値を用いて説明することにする。但し、本発明は
これら周波数にのみ限定されるものではなく、
種々の周波数をとりうるものである。

第１図において、カラー副搬送波周波数信号
（以下3.58MHz信号と記す）Ａを８逓倍回路１に
供給して８逓倍して28.6MHz信号Ｂを得る。８
逓倍回路１の８逓倍する方法としては１例として
位相ロツクループを用いる方法があるが、その具
体回路はすでに市販IC等があり公知なのでここ
では省略する。28.6MHz信号Ｂを1/10逓降回路
２（例えばカウンタ）によつて周波数2.86MHz
の信号Ｃに周波数逓降する。信号Ｂと信号Ｃとを
移相回路３に供給する。この移相回路３は例えば
最低で10段のシフトレジスタで構成することがで
き、シフトレジスタの入力端子４に上記信号Ｃを
供給し、クロツク端子５に28.6MHz信号Ｂを供
給する。それにより、シフトレジスタ３の並列出
力端子６−１ないし６−１０には、第２図Ａない
しＦに示すように、2.86MHz入力信号Ｃに対し
てそれぞれ35ナノ秒づつ遅延した2.86MHzの移
相出力信号Ｄ−１ないしＤ−１０が得られる。こ
こで、2.86MHz信号Ｃを28.6MHzのクロツク信
号Ｂでシフトレジスタ３に入力していくので、シ
フトレジスタ３の出力端子６−１ないし６−１０
には10通りの異なつた位相の2.86MHz信号Ｄ−
１ないしＤ−１０が現われる。従つて、シフトレ
ジスタ３の段数は上述のように最低で10段必要と
する。

移相回路３の並列出力Ｄ−１ないしＤ−１０を
セレクタ７に並列にかつ位相の進み（または遅
れ）の順序で供給する。このセレクタ７はアドレ
ス指定入力端子８−１ないし８−４を有し、これ
ら入力端子には後述するアドレスカウンタ９から
の４ビツトのアドレス出力１０を供給し、それに
よりセレクタ７の10個の入力信号Ｄ−１ないしＤ
−１０のうちのひとつを選択し、セレクタ出力Ｅ
として取り出す。ここで、アドレス出力１０は、
アドレスが＋１増加する（あるいは−１減少す
る）度毎にセレクタ７の出力Ｅの位相が35ナノ秒
づつ進む（あるいは遅れる）ような形態でセレク
タ７に加えるものとする。

セレクタ出力Ｅを進み／遅れ検出信号発生用の
２逓倍回路１１にも供給し、ここで周波数が２逓
倍された5.73MHzの進み／遅れ検出信号Ｆを得
る。ここで信号Ｅの立上りおよび立下り瞬時が進
み／遅れ検出信号Ｆの立上り瞬時と一致するよう
にするために、進み／遅れ検出信号Ｆのデユーテ
イを50％に定める。これら信号ＥおよびＦの位相
関係を第３図ＡおよびＢに示す。２逓倍回路１１
は、例えばICの8T20シグネテイツクスで構成で
きる。

上記セレクタ出力Ｅを位相反転回路１２にも供
給し、後述するTc／２検出回路１３からの検出
出力信号Ｇがオフ（“０”）の場合には上記信号Ｅ
をそのまま位相結合出力信号Ｈとして取り出し、
他方、Tc／２検出出力信号Ｇがオン（“１”）の
場合にはセレクタ出力信号Ｅを反転して位相結合
出力信号Ｈとして取り出し転送する。かかる出力
信号Ｈはそのまま位相結合した信号として外部ク
ロツク信号となる。この出力信号Ｈを位相比較回
路１４にも加え、ここで入力信号Ｉ、すなわち、
第１図のクロツクランイン信号Ｉと位相比較して
位相誤差信号Ｊを得る。

位相比較回路１４ではこれに入力として供給さ
れる２つの信号ＨとＩとの排他的論理和を論理演
算し、その排他的論理和出力と信号Ｉとの論理積
を位相比較出力、すなわち位相誤差信号Ｊ＝Ｉ・
（ＩＨ）として取り出す。ここで得られた位相
誤差信号Ｊを進み／遅れ判定回路１５へ供給す
る。この進み／遅れ判定回路１５にはこのほか
5.73MHzの進み／遅れ検出信号Ｆと28.6MHzの
８逓倍信号Ｂをも供給する。この進み／遅れ判定
回路１５では信号ＢとＦとＪの論理積をとり、そ
の論理積出力Ｋ＝Ｂ・Ｆ・Ｊを入力信号Ｉに比べ
クロツク信号Ｈが進みであると判定した進み判定
信号として取り出し、更に、信号ＢとＪと信号Ｆ
を反転した信号との論理積をとり、この論理積
出力Ｌ＝Ｂ・・Ｊを入力信号Ｉに比べクロツク
信号Ｈが遅れであると判定した信号として取り出
す。なお、上述した位相比較回路１４では入力信
号Ｉと出力信号Ｈを反転した信号との論理積
Ｉ・をとり、この論理積出力を位相誤差信号Ｊ
とすることもできる。

クロツク信号Ｈが入力信号Ｉに対して遅れ位相
差δ（但し、｜δ｜≦Ｔ_ｃ／２；Ｔ_c＝１／（8/5fsc）
＝ １／5.73MHz＝174ナノ秒）をもつ場合および進
み位相差δ（但し、｜δ｜≦Ｔ_ｃ／２）をもつ場合に ついて、これら信号ＩとＨ、位相比較回路１４か
らの誤差信号Ｊ、２逓倍路１１からの進み／遅れ
検出信号Ｆおよび進み／遅れ判定回路１５からの
判定出力ＬとＫをそれぞれ第４図ＡないしＦおよ
び第５図ＡないしＦに示す。進み／遅れ判定回路
１５からは信号Ｊとまたは信号ＪとＦの論理積
の成立するときに存在する28.6MHz信号Ｂが判
定信号ＬまたはＫとして取り出される。このよう
に入力信号Ｉに対するクロツク信号Ｈの遅れまた
は進みに応じて進み／遅れ判定回路１５より遅れ
判定信号Ｌまたは進み判定信号Ｋが取り出され、
これら判定信号ＫおよびＬをアドレスカウンタ９
のダウンカウント入力端子１６およびアツプカウ
ント入力端子１７にそれぞれ供給する。アドレス
カウンタ９は10進のバイナリアツプダウンカウン
タで構成することができ、アツプカウント入力端
子１７に遅れ判定信号Ｌのパルスが１個加わる度
毎に４ビツトのアドレス出力１０は順次に＋１加
えられていき、逆にダウンカウント入力端子１６
に進み判定信号Ｋのパルスが１個加わる毎にアド
レス出力１０は順次に−１減算される。

前述したように、セレクタ７のアドレスが＋１
増加する（あるいは−１減少する）度毎にセレク
タ出力Ｅの位相が35ナノ秒づつ進む（あるいは遅
れる）ように構成されているので、遅れ判定信号
Ｌをアツプカウント入力端子１７に、進み判定信
号Ｋをダウンカウント入力端子１６に接続するこ
とによつて、入力信号Ｉに比してクロツク信号Ｈ
が遅れているときは、遅れ判定信号Ｌにパルスが
発生し、アドレスカウンタ９はアツプカウンタと
なり、セレクタアドレスが増加してセレクタ出力
信号Ｅは位相が進み、クロツク信号Ｈの位相が入
力信号Ｉに結合するまでこの動作を繰り返す。逆
に、入力信号Ｉに比べてクロツク信号Ｈが進んで
いるときは、進み判定信号Ｋにパルスが発生し、
アドレスカウンタ９はダウンカウンタとなり、セ
レクタアドレスが減少してセレクタ出力信号Ｅは
位相が遅れ、クロツク信号Ｈの位相が入力信号Ｉ
に結合するまでこの動作を繰り返す。

次に、Ｔ_c／２検出回路１３の一例を第６図に
示し、その各部の信号波形を第７図ＡないしＦに
示す。第６図において、誤差信号Ｊをその前縁で
動作するワンシヨツトマルチバイブレータ２１お
よびナンド回路２２の一方の入力端子に加える。
ワンシヨツトマルチバイブレータ２１は誤差信号
Ｊの前縁と同一瞬時に生起するパルス幅Ｔ_c／２
のパルスを発生するが、その反転出力Ｍをナンド
回路２２の他方の入力端子に加える。ナンド回路
２２からのナンド出力ＮをＪ−Ｋフリツプフロツ
プ２３のクロツク入力端子２４に供給する。この
フリツプフロツプ２３のＱまたは出力端子２５
よりＴ_c／２検出出力信号Ｇを取り出す。このＴ
_c／２検出回路１３の各部の信号波形を第７図Ｃ
ないしＦに示す。かかるＴ_c／２検出回路１３で
は、位相誤差検出信号Ｊのパルス幅がクロツク信
号Ｈの１周期の1/4（すなわち第７図Ｄに示すよ
うにＴ_c／２）を越えるか否かを判別し、第７図
Ｄに示した場合のように誤差信号Ｊのパルス幅が
Ｔ_c／２より長いとき、換言すると｜δ｜＞Ｔ_ｃ／２の ときに、Ｔ_c／２検出出力信号Ｇを第７図Ｆに示
すように発生させる。この信号Ｇは位相反転回路
１２に加えられ、セレクタ出力信号Ｅと信号Ｇと
の排他的論理和ＥＧとしてクロツク信号Ｈが取
り出される。すなわち、｜δ｜＞Ｔ_ｃ／２のときには 信号Ｇが第７図Ｆに示すように時刻t₁以降オン
（“１”）となり、セレクタ出力信号Ｅは反転され
てクロツク信号Ｈとして取り出され、｜δ｜≦
Ｔ_ｃ／２のときには信号Ｇはオフ（“０”）のままであ り、セレクタ出力信号Ｅがそのままクロツク信号
Ｈとして取り出される。第７図の時刻t₁以降は、
クロツク信号Ｈは反転し、誤差信号Ｊのパルス幅
はすべてＴ_ｃ／２以内となり、ナンド出力Ｎは第７図 Ｅに示すように“１”の状態を保ち、Ｔ_c／２検
出出力信号Ｇは“１”状態をそのまま保持する。
この信号Ｇの“１”状態は、次に再び｜δ｜＞
Ｔ_ｃ／２となつたときに反転され、セレクタ出力信号 Ｅが更にまた反転されてクロツク信号Ｈとして取
り出されるまで持続する。このようにして、Ｔ
_c／２検出回路１３により、位相差δが±Ｔ_ｃ／２上ず れた場合にかかる位相差δを瞬時に±Ｔ_ｃ／２以内に 引き込むことができる。

なお、雑音に対して本発明の位相結合能力を高
めるためには、位相比較回路１４と進み／遅れ判
定回路１５との間に低域通過フイルタを挿入し、
位相誤差信号Ｊに重畳する加法的雑音を除去し、
再生クロツク信号Ｈの時間ジツターを少くするこ
とができる。

本発明のクロツクランインパルス位相結合回路
によれば、誤差信号の大きさと位相づれとが比例
しているため、位相づれが大きいほど引込み速度
が早く、また、位相づれが±90゜を越える場合に
は、これを直ちに検知して、瞬時的に±90゜内に
引き込むことができる。

本発明では、原理的には、はじめの１サイクル
のみで、進みまたは遅れ判定パルス出力をアツプ
ダウンカウンタに入力することにより位相引込み
を完了するが、雑音などによる特性を考慮して、
上述したように低域通過フイルタを進み／遅れ判
定回路の前段に挿入することによつて、積分効果
をもたせ雑音特性を強くし、ジツターの軽減を計
ることもできる。

【図面の簡単な説明】

第１図は本発明位相結合回路の構成の一例を示
すブロツク線図、第２図ＡないしＦはその移相回
路の入出力波形を示す信号波形図、第３図Ａおよ
びＢは２逓倍回路の入出力波形を示す信号波形
図、第４図ＡないしＦおよび第５図ＡないしＦは
それぞれ進み／遅れ判定回路の動作説明用の信号
波形図、第６図はＴ_c／２検出回路の構成の一例
を示すブロツク線図、および第７図ＡないしＦは
Ｔ_c／２検出回路の動作説明用の信号波形図であ
る。 １……８逓倍回路、２……1/10逓降回路、３…
…移相回路、４……入力端子、５……クロツク端
子、６−１〜６−１０……出力端子、７……セレ
クタ、８−１〜８−４……アドレス指定入力端
子、９……アドレスカウンタ、１０……アドレス
出力、１１……２逓倍回路、１２……位相反転回
路、１３……Ｔ_c／２検出回路、１４……位相比
較回路、１５……進み／遅れ判定回路、１６……
ダウンカウント入力端子、１７……アツプカウン
ト入力端子、２１……ワンシヨツトマルチバイブ
レータ、２２……ナンド回路、２３……Ｊ−Ｋフ
リツプフロツプ、２４……クロツク入力端子、２
５……出力端子。

Claims (1)

1. 【特許請求の範囲】 １ 一定周波数の基準周波数信号を受信し、該基
   準周波数信号から基準同期信号と同一周波数の出
   力信号を発生する周波数変換回路と、該周波数変
   換回路からの出力信号を受信し、該出力信号の位
   相を推移させて互いに異なる位相をそれぞれ有す
   る複数個の移相出力信号を発生する移相回路と、
   前記複数個の移相出力信号を受信し、該移相出力
   信号のうちのひとつを選択して取り出すセレクタ
   と、該セレクタからの出力信号を受信し、出力同
   期信号を発生する位相反転回路と、前記基準同期
   信号および前記出力同期信号を受信し、これら両
   信号の位相比較を行ない、位相誤差信号を発生す
   る位相比較回路と、前記セレクタからの移相出力
   信号を受信して進み／遅れ検出信号を発生する進
   み／遅れ検出信号発生回路と、前記位相誤差信号
   と前記進み／遅れ検出信号と前記周波数変換回路
   からの出力信号との論理積出力を進み判定信号と
   して取り出し、前記位相誤差信号と前記進み／遅
   れ検出信号を反転した信号と前記周波数変換回路
   からの出力信号との論理積出力を遅れ判定信号と
   して取り出す進み／遅れ判定回路と、前記進み判
   定信号を受信したときに減算を行ない、前記遅れ
   判定信号を受信したときに加算を行なつて前記位
   相誤差信号に対応するアドレス出力を発生するカ
   ウンタと、前記位相誤差信号を受信し、該位相誤
   差信号の信号幅が所定の時間幅を越えるときに位
   相反転指令信号を発生する信号幅判定回路とを具
   え、前記アドレス出力を前記セレクタに供給し、
   前記アドレス出力の内容に応じて前記移相出力信
   号のうちのひとつを選択するようにし、前記位相
   反転指令信号により前記位相反転回路を制御し、
   前記位相反転指令信号発生時には前記セレクタか
   ら選択された移相出力信号の位相を反転させて出
   力同期信号となし、前記位相反転指令信号の発生
   しないときには前記セレクタから選択された移相
   出力信号をそのまま出力同期信号として取り出す
   ようにしたことを特徴とする同期信号位相結合回
   路。 ２ 特許請求の範囲第１項記載の同期信号位相結
   合回路において、前記位相誤差信号を低域通過フ
   イルタを介して進み／遅れ判定回路に供給するこ
   とを特徴とする同期信号位相結合回路。 ３ 特許請求の範囲第１項または第２項に記載の
   回路において、前記移相回路をシフトレジスタで
   構成したことを特徴とする同期信号位相結合回
   路。 ４ 特許請求の範囲第１項ないし第３項のいずれ
   かに記載の回路において、前記位相比較回路では
   前記基準同期信号および前記出力同期信号の排他
   的論理和をとり、該排他的論理和出力と前記基準
   同期信号との論理積を前記位相誤差信号として取
   り出すようにしたことを特徴とする同期信号位相
   結合回路。 ５ 特許請求の範囲第１項ないし第３項のいずれ
   かに記載の回路において、前記位相比較回路では
   前記基準同期信号と前記出力同期信号を反転した
   信号との論理積をとり、該論理積を前記位相誤差
   信号として取り出すようにしたことを特徴とする
   同期信号位相結合回路。 ６ 特許請求の範囲第１項ないし第５項のいずれ
   かに記載の回路において、前記信号幅判定回路を
   前記位相誤差信号を受信し、前記所定幅の出力を
   発生するワンシヨツトマルチバイブレータ、該ワ
   ンシヨツトマルチバイブレータの出力と前記位相
   誤差信号を受信するナンド回路および該ナンド回
   路からのナンド出力をクロツク端子に受信するＪ
   −Ｋフリツプフロツプで構成し、該Ｊ−Ｋフリツ
   プフロツプより前記位相反転指令信号を取り出す
   ことを特徴とする同期信号位相結合回路。 ７ 特許請求の範囲第１項ないし第６項のいずれ
   かに記載の回路において、前記信号幅判定回路の
   所定幅を前記出力同期信号の信号幅の1/2とした
   ことを特徴とする同期信号位相結合回路。 ８ 特許請求の範囲第１項ないし第７項のいずれ
   かに記載の回路において、前記進み／遅れ検出信
   号発生回路を周波数２逓倍回路で構成したことを
   特徴とする同期信号位相結合回路。 ９ 特許請求の範囲第８項記載の回路において、
   前記周波数変換回路を周波数８逓倍回路および周
   波数1/10逓降回路で構成し、前記基準周波数信号
   の一定周波数をテレビジヨンのカラー副搬送波周
   波数としたことを特徴とする同期信号位相結合回
   路。