DE4444781B4

DE4444781B4 - Digitales Datenmodulationsverfahren

Info

Publication number: DE4444781B4
Application number: DE4444781A
Authority: DE
Inventors: Mototoshi Nambu
Original assignee: SMK Corp
Current assignee: SMK Corp
Priority date: 1994-03-11
Filing date: 1994-12-15
Publication date: 2006-10-26
Anticipated expiration: 2014-12-16
Also published as: JP3305857B2; JPH07250106A; DE4444781A1; US5524121A

Abstract

Digitales Datenmodulationsverfahren mit dem Schritt des Zuordnens jeder Kombination von mindestens drei aufeinanderfolgenden Datenbits als einem digitalen Datenelement zu jeweils einem entsprechenden Einperiodensignal mit bestimmter, jeweils verschiedener Periode und/oder Phase, wodurch eine Reihe verschiedener Einperiodensignale mit bestimmter, jeweils verschiedener Periode und/oder Phase bereitgestellt wird, die ein gegebenes digitales Datenelement darstellen, wobei das digitale Datenelement auf die folgende Weise mit den Einperiodensignalen mit bestimmter, jeweils verschiedener Periode und/oder Phase verknüpft wird:
ist die Kombination aus drei aufeinanderfolgenden Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich L, L und L, dann wird sie einem ersten Einperiodensignal
mit kurzer Periode T_S zugeordnet, das synchron mit dem vorderen Ende S des mittleren Bits b₁₊₁ auftritt;
ist die Kombination aus drei aufeinanderfolgenden Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich L, L und H, dann wird sie einem zweiten Einperiodensignal
mit mittlerer Periode T_M zugeordnet, das synchron mit dem vorderen Ende S des mittleren Bits...

Description

Die Erfindung betrifft ein digitales Datenmodulationsverfahren in der digitalen Kommunikation.
Es gibt zwei verschiedene Modulationssysteme in der digitalen Kommunikation, d. h. ein Frequenzumtastungssystem (FSK-System) und ein Frequenzmodulationssystem (FM-System).
Wie aus 6 ersichtlich, werden im FSK-System Dateninformationselemente, die logische Einsen repräsentieren, in Signale mit hoher Frequenz f_H umgewandelt, während Dateninformationselemente, die logische Nullen repräsentieren, in Signale mit niedriger Frequenz f_L umgewandelt werden.
Wie aus 7 erkennbar, werden im FM-System Dateninformationselemente, die logische Einsen repräsentieren, durch frequenzmodulierte Signale der Frequenz 2f dargestellt, während Dateninformationselemente, die logische Nullen repräsentieren, durch frequenzmodulierte Signale der Frequenz 1f dargestellt werden. In 7 sind Taktimpulse bzw. Datenimpulse durch C bzw. D gekennzeichnet.
Das FSK-System hat den Nachteil, daß es eine Steigerung seiner Kommunikationsgeschwindigkeit über einen vorgegebenen Grenzwert verhindert. Das FM-System hat den Nachteil, daß die Tastverhältnisse der modulierten Signale gegen Rauschsignale empfindlich sind, die in Kommunikationsmedien auftreten, wodurch erforderliche Verbindungen oft verhindert werden.
Angesichts dieser Nachteile gibt es einen ständig steigenden Bedarf für ein digitales Datenmodulationsverfahren, das garantiert frei von Verzerrungen des Tastverhältnisses ist, die durch in Kommunikationsmedien auftretende Rauschsignale verursacht werden, und auf diese Weise die stabile Kommunikation sicherstellt, und das die erforderliche Demodulation modulierter Signale auch dann zuläßt, wenn deren Tastverhältnisse gestört sind, und eine Steigerung der Kommunikationsgeschwindigkeit gestattet.

In der US-A-4 357 634 werden ein Verfahren und eine Vorrichtung zum codieren und decodieren von digitalen Informationen mittels den Zeitintervallen zwischen elektrischen Impulsen beschrieben.

Die Druckschrift US-A-5 151 698 zeigt ein Verfahren zur Codierung eines digitalen Signals, eine Codier- und Decodiervorrichtung, die das Verfahren ausführt und ein Regenerierverfahren und eine entsprechende Vorrichtung, wobei eine Pulspositionsmodulation verwendet wird.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes digitales Datenmodulationsverfahren bereitzustellen, das die oben angeführten Nachteile überwindet.

Die Aufgabe wird durch das im Patentanspruch 1 angegebene Verfahren gelöst.

Der abhängige Anspruch 2 enthält eine vorteilhafte Weiterbildung des Verfahrens.

Um diese Anforderungen zu erfüllen, weist ein digitales Datenmodulationsverfahren nach der vorliegenden Erfindung die folgenden Schritte auf: Einteilen einer Reihe von Binärziffern bzw. Bits in Gruppen oder Kombinationen, deren jede mindestens drei Bits enthält; und Zuordnen jeder der aufeinanderfolgenden Gruppen oder Kombinationen zu einem perioden- und phasendiskriminierenden Signal, wodurch eine Reihe von verschiedenen Einperiodensignalen entsteht, die vorgegebene digitale Daten darstellen.

Die den drei aufeinanderfolgenden digitalen Datenbitkombinationen zugeordneten perioden- und phasendiskriminierenden Signale können eine Periode T_S, T_M bzw. T_L aufweisen, die gleich der Bitzellenbreite t_b, 1,5 t_b bzw. 2,0 t_b ist. Die Digitaldaten können wie folgt in Beziehung zu den perioden- und phasendiskriminierenden Signalen gesetzt werden: ist die Kombination aus drei aufeinanderfolgenden digitalen Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich L, L und L, dann wird sie einem ersten perioden- und phasendiskriminierenden Signal mit kurzer Periode T_S zugeordnet, das synchron mit dem vorderen Ende S des mittleren Bits b₁₊₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden digitalen Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich L, L und H, dann wird sie einem zweiten perioden- und phasendiskriminierenden Signal mit mittlerer Periode T_M zugeordnet, das synchron mit dem vorderen Ende S des mittleren Bits b₁₊₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden digitalen Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich H, L und L, dann wird sie einem dritten perioden- und phasendiskriminierenden Signal mit mittlerer Periode T_M zugeordnet, das synchron mit dem mittleren Punkt C des vorderen Bits b₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden digitalen Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich H, L und H, dann wird sie einem vierten perioden- und phasendiskriminierenden Signal mit langer Periode T_L zugeordnet, das synchron mit dem mittleren Punkt C des vorderen Bits b₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden digitalen Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich H, H und -, dann wird sie einem fünften perioden- und phasendiskriminierenden Signal mit kurzer Periode T_S zugeordnet, das synchron mit dem mittleren Punkt C des vorderen Bits b₁ auftritt, wobei L bzw. H Binär code-Signale "0" bzw. "1" bedeuten und – eines der beiden Binärcode-Signale bedeutet.

Das Prinzip des erfindungsgemäßen digitalen Datenmodulationsverfahrens ist: jede von mindestens drei aufeinanderfolgenden digitalen Datenbitkombinationen (eine Folge von N Binärziffern) wird einem entsprechenden perioden- und phasendiskriminierenden Signal zugeordnet; Abtasten von mindestens drei digitalen Bits aus dem eingegebenen digitalen Datensignal, das sich aus einer Reihe von Binärziffern zusammensetzt; Ausgabe eines perioden- und phasendiskriminierenden Signals, das den auf diese Weise abgetasteten, zu einer Gruppe oder Kombination zusammengefaßten Datenbits bei jedem Auftreten zugeordnet wird; Wiederholen dieser Schritte am Ende der einen Periode jedes entsprechenden perioden- und phasendiskriminierenden Signals.

Wenn drei aufeinanderfolgende digitale Datenbits (000; 001; 010; 011; 100; 101; 110 und 111) in Gruppen oder Kombinationen nacheinander abgetastet werden, dann werden diese Gruppen sechs individuellen Einperiodensignalen mit drei verschiedenen Perioden, deren Länge gleich der Breite der Datenbitzelle, dem 1,5-fachen der Breite der Datenbitzelle bzw. dem 2-fachen der Breite der -Datenbitzelle ist, und mit zwei verschiedenen Phasen zugeordnet, die synchron mit dem Vorderende einer ausgewählten Datenbitzelle bzw. mit dem mittleren Punkt einer anderen Datenbitzelle beginnen.

Ein Signal, das auf diese Weise mit einem gegebenen digitalen Datensignal moduliert ist, setzt sich aus einer Folge von unterschiedlichen Einperiodensignalen zusammen, wodurch die Möglichkeit einer Störung ihrer Perioden selbst dann ausgeschlossen wird, wenn ihre Tastverhältnisse durch Rauschsignale gestört werden sollten, die in Kommunikationsmedien auftreten.

Weitere Vorteile der vorliegenden Erfindung werden aus der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele der Erfindung ersichtlich, die in beigefügten Zeichnungen dargestellt sind.

1 zeigt ein Beispiel für die Bereitstellung von Signalen, die mit einem gegebenen digitalen Datensignal moduliert sind;
2 zeigt die Wellenformen eines digitalen Datensignals und eines damit modulierten Signals;
3 zeigt einen Schaltplan eines Modulators nach einem Ausführungsbeispiel der Erfindung;
4 zeigt ein Impulsdiagramm verschiedener Wellenformen, die an verschiedenen Anschlüssen der Modulatorschaltung auftreten;
5 zeigt ein Impulsdiagramm verschiedener Wellenformen, welches darstellt, wie eine erforderliche Signalmodulation ausgeführt wird;
6 zeigt ein Impulsdiagramm von Wellenformen, welches darstellt, wie eine FSK-Modulation ausgeführt wird; und
7 zeigt ein Impulsdiagramm von Wellenformen, welches darstellt, wie eine FM-Modulation ausgeführt wird.
Ein erfindungsgemäßes digitales Datenmodulationsverfahren wird in der Anwendung auf einen drahtlosen Bildabtaster mit Verwendung eines Infrarotstrahls beschrieben.
Ein Modulator auf der Senderseite ist so aufgebaut, daß er nach dem folgenden Algorithmus arbeitet, um ein Signal auszugeben, das erfindungsgemäß mit einem gegebenen digitalen Eingabedatensignal moduliert ist. Nachstehend wird die Binärziffer mit H-Pegel (oder logische "1") des digitalen Eingabesignals mit "H" bezeichnet, während die Binärziffer mit L-Pegel (oder logische "0") des digitalen Eingabedatensignals mit "L" bezeichnet wird.
Der Modulator ordnet jede Drei-Bit-Kombination (b₁, b₁₊₁ und b₁₊₂), die in Form von H und L gegeben ist, einem entsprechenden perioden- und phasendiskriminierenden Signal zu, das jeweils durch die Periode T und die Phase oder den Anfangspunkt SP jedes Einperiodensignals unterscheidbar ist, wie in 1 dargestellt. Konkret sind die Perioden T eine kurze Periode T_S (= t_b), eine mittlere Periode T_M (= 1,5 t_b) und eine lange Periode T_L (= 2 t_b). Der Buchstabe "S" des Anfangspunkts SP in 1 zeigt die Lage des vorderen Endes einer ausgewählten Bitzelle an, während der Buchstabe "C" die Lage des hinteren Endes einer weiteren ausgewählten Bitzelle anzeigt. Das Symbol "-" bedeutet H oder L.
Der Modulator ist so konstruiert, daß für die eine Periode, die am Anfangspunkt SP beginnt, ein Einperiodensignal bereitgestellt werden kann, das einer der verschiedenen Bitkombinationen oder -gruppen entspricht, deren jede drei Bitzellen (b₁, b₁₊₁ und b₁₊₂) einschließt.
Angenommen, die drei Binärziffern b₁, b₁₊₁ und b₁₊₂ sind gleich L, L und L, dann tritt ein Einperiodensignal mit kurzer Periode T_S auf, dessen vordere Flanke in der Vorderflankenposition S der Bitzelle b₁₊₁ ansteigt. Angenommen, die drei Binärziffern b₁, b₁₊₁ und b₁₊₂ sind gleich H, L und L, dann tritt ein Einperiodensignal mit mittlerer Periode T_M auf, dessen vordere Flanke in der mittleren Position C der Bitzelle b₁ ansteigt.
Kombinationen L, H und L sowie L, H und H, die in 1 nicht erscheinen, werden durch L, H und H bzw. durch H, H und – dargestellt.
Die Modulation wird nach der gerade beschriebenen Transformationsbeziehung wie folgt ausgeführt:
Wie aus 2 erkennbar, wird das Datensignal an den Modulator angelegt und weist entsprechend der Darstellung ein Startbit "0" (oder "L") auf, das vor der Reihe der signifikanten Bits erscheint.
Drei Bits, die mit dem Startbit in der Mitte der ersten Gruppe angeordnet sind, sind L, L und H, und daher weist ein entsprechendes perioden- und phasendiskriminierendes Signal eine mittlere Periode T_M auf, die an der Vorderflanke des Startbits "0" beginnt.
Die am Ende der einzelnen mittleren Periode T_M erscheinende Bitzelle wird als Bitzelle b₁ gewählt, und dann sind die nachfolgenden drei Bitzellen b₁, b₁₊₁ und b₁₊₂ gleich H, L und H, und diese Reihe wird in ein Einperiodensignal mit einer langen Periode T_L umgewandelt, das in der mittleren Position C der Bitzelle b₁ beginnt.
Das Datenbit b₁₊₂ der vorhergehenden Drei-Bit-Kombination ist am Ende der Einzelperiode T_L noch vorhanden und wird als Bitzelle b₁ in der nachfolgenden Drei-Bit-Kombination ge wählt. Dann sind die aufeinanderfolgenden drei Bitzellen gleich H, H und L, und diese Bitgruppe wird in ein Einperiodensignal mit kurzer Periode T_S umgewandelt, das in der Mitte der Bitzelle b₁ beginnt.
In der nachfolgenden Kombination wird ebenso das Datenbit, das am Ende der Einzelperiode T_S noch vorhanden ist, als Bitzelle b₁ gewählt, und dann sind die aufeinanderfolgenden drei Bitzellen gleich H, L und L, und diese Bitgruppe wird in ein Einperiodensignal mit mittlerer Periode T_M umgewandelt, das in der Mitte der Bitzelle b₁ beginnt.
Auf ähnliche Weise wird die Reihe von aufeinanderfolgenden Drei-Bit-Gruppen zusammengesetzt, indem die Bitzelle, die am Ende jeder Periode vorhanden ist, als erste Bitzelle b₁ in der nachfolgenden Gruppe ausgewählt wird, und die so zusammengesetzten Gruppen werden eine nach der anderen in entsprechende Einperiodensignale am Ende der jeweils vorangehenden Einzelperiode umgewandelt.
So ergibt sich das in 2 dargestellte modulierte Signal. Wie aus der Zeichnung ersichtlich, ist das modulierte Signal eine Folge von Impulsen, die jeweils in Form einer bestimmten Periode definiert und damit garantiert frei von jeder Störung sind, die sonst durch in Kommunikationsmedien auftretende Rauschsignale verursacht würde.
Außerdem ist zu beachten, daß die erforderliche Modulation innerhalb einer Zeitspanne erledigt wird, die gleich der Dauer des digitalen Datensignals ist, und daß eine solche Modulation daher für eine Hochgeschwindigkeits-Datenübertragung geeignet ist.
3 zeigt einen Modulator, der so konstruiert ist, daß er ein Signal liefert, daß erfindungsgemäß mit digitalen Datenbits moduliert ist. Für den Modulator werden zwei kombinierte programmierbare integrierte Schaltkreise verwendet, die einen Dateneingangsabschnitt, einen Periodenbestimmungsabschnitt, einen Zählerabschnitt, einen Periodenanfang-Setzabschnitt und einen Ausgabeabschnitt für modulierte Signale aufweist.
An diese Abschnitte des Modulators werden ein Haupttaktsignal MCK (beispielsweise 20 MHz), ein Rücksetzsignal RST, ein Setzsignal für den effektiven Modulationsgrad EFCT und ein Bereitschaftssignal angelegt, das die Dateneingabe repräsentiert.
Nachstehend werden unter Bezugnahme auf 3 und die Tabellen 1 bis 5 die Funktionen dieser Abschnitte des Modulators beschrieben:
(1) Dateneingangsabschnitt
Der Dateneingangsabschnitt setzt sich aus Teilen zusammen, an die das Eingabedatensignal DAT angelegt wird und die das Datensignal parallel in die Ausgabedatensignale SDA1, SDA2 und SDA3 umwandeln. Wenn das Rücksetzsignal RST den H-Pegel annimmt, dann wird, wie aus Tabelle 1 ersichtlich, das Haupttaktsignal MCK an den Modulator angelegt, und gleichzeitig geht das Bereitschaftssignal STB auf H und versetzt den Modulator in den Bereitschaftszustand.
Tabelle 1 (Dateneingang)
Der Dateneingangsabschnitt hat die folgenden Fähigkeiten: Übernahme des Eingabedatensignals DAT mit einer Bitdauer oder -breite t_b; Abtasten des Eingabedatensignals DAT durch das Abtastsignal SMP in jedem Intervall t_b; und Ausgabe von drei Ausgabedatensignalen SDA1, SDA2 und SDA3.
Genauer gesagt, beim Anlegen des Eingabedatensignals DAT an den Modulator wird die erforderliche Abtastung mit Hilfe des Abtastsignals SMP ausgeführt, dessen Periode gleich der Bitzellenbreite ist.
Wenn das Eingabedatensignal DAT den H-Pegel annimmt, wird das Ausgabedatensignal SDA1 als Ergebnis der Abtastung durch das erste Abtastsignal SMP gleich H. Dann wird das Ausgabedatensignal SDA1 zum Eingangsanschluß zurückgeführt, und dann wird das Ausgabedatensignal SDA2 als Ergebnis der Abtastung durch das zweite Abtastsignal SMP gleich H. Dann ist das Ausgabedatensignal SDA1 gleich L.
Das Ausgabedatensignal SDA2 wird zum Eingangsanschluß zurückgeführt, und dann wird das Ausgabedatensignal SDA3 als Ergebnis der Abtastung durch das dritte Abtastsignal SMP gleich H. Das Ausgabedatensignal SDA2 ist dann gleich L. Folglich haben die Ausgabedatensignale SDA1, SDA2 und SDA3 die gleiche Form wie das nacheinander um die Zeit t_b verzögerte Eingabedatensignal DAT.
Die logischen Werte jedes der Ausgabedatensignale SDA1, SDA2 und SDA3 werden in einer geeigneten Signalspeichervorrichtung gespeichert und zu einem späteren Abtastzeitpunkt zum Eingangsanschluß zurückgeführt.
(2) Periodenbestimmungsabschnitt:
Der Periodenbestimmungsabschnitt setzt sich aus Teilen zusammen, die so konstruiert sind, daß sie das Mittelperioden-Ausgabesignal HALF und das Langperioden-Ausgabesignal LONG liefern. Wie aus Tabelle 2 ersichtlich, kann er auf der Basis der Logikpegel der Ausgabedatensignale SDA1, SDA2 und SDA3 das Mittelperioden-Ausgabesignal HALF zum Setzen einer einzelnen mittleren Periode an einem zu modulierenden Signal und das Langperioden-Ausgabesignal LONG zum Setzen einer einzelnen langen Periode an dem zu modulierenden Signal liefern.
Tabelle 2 (Setzen mittlerer (HALF) und langer Perioden (LONG))
Wenn die logischen Werte der Ausgabedatensignale SDA1, SDA2 und SDA3 gleich H, L und L und gleich L, L und H sind, dann steigt das Mittelperioden-Ausgabesignal HALF auf H an. Solange das Mittelperioden-Ausgabesignal HALF auf H bleibt, wird die mittlere Ausgabeperiode T_M auf das zu modulierende Signal angewandt.
Wenn die logischen Werte der Ausgabedatensignale SDA1, SDA2 und SDA3 gleich H, L und H sind, dann steigt das Langperioden-Ausgabesignal LONG auf H an. Solange das Langperioden-Ausgabesignal LONG auf H bleibt, wird die lange Periode T_L auf das zu modulierende Signal angewandt. Solange das Mittelperioden- und das Langperioden-Ausgabesignal HALF und LONG gleich L sind, wird die kurze Periode T_S auf das zu modulierende Signal angewandt.
Das Mittelperioden- und das Langperioden-Ausgabesignal HALF und LONG werden nach ihrem Erscheinen am Ausgabeanschluß zum Eingabeanschluß des Periodenbestimmungsabschnitts zurückgeführt.
(3) Zähler:
Die Zähler sind so konstruiert, daß sie Zählsignale SRC0, SRC1 und SRC2 liefern. Wie aus Tabelle 3 ersichtlich, handelt es sich bei diesen Zählern um Binärzähler (0 bis 7). Wenn das signifikante Datensignal EFCT gleich H ist, dann zählen die Zähler für jede Periode des Haupttaktsignals MCK um eins weiter und liefern auf diese Weise die Zählsignale SRC0, SRC1 und SRC2.
Tabelle 3 (Rücksetz-Zähler)
Die binären Zählsignale SRC0, SRC1 bzw. SRC2 repräsentieren die niedrigstwertige, mittelwertige bzw. höchstwertige Stelle. Diese Zählsignale werden zum Eingabeanschluß zurückgeführt, wenn sie an ihren Ausgabeanschlüssen erscheinen.
(4) Periodenanfang-Setzabschnitt:
Der Periodenanfang-Setzabschnitt ist so konstruiert, daß er ein Datensetzsignal DSET zum Setzen des Anfangspunkts jeder Periode in einem modulierten Signal sowie ein Datenrücksetzsignal DRST zum Setzen des mittleren Punkts der Periode auf der Grundlage des jeweiligen Zustands des Mit telperioden-Ausgabesignals HALF, des Langperioden-Ausgabesignals LONG und der Zählsignale SRCO, SRC1 bzw. SRC2 liefert.
Tabelle 4 (Bereitgestelltes Rücksetzsignal)
Wenn das Mittelperioden-Ausgabesignal HALF und das Langperioden-Ausgabesignal LONG gleich L sind, d. h. wenn die kurze Periode T_S anzuwenden ist, dann ist beim Zählstand 2 das Datensetzsignal DSET gleich H.
Wenn das Mittelperioden-Ausgabesignal HALF gleich H ist (d. h. wenn die mittlere Periode T_M anzuwenden ist), dann ist beim Zählstand 4 das Datensetzsignal DSET gleich H.
Wenn das Langperioden-Ausgabesignal LONG gleich H ist (d. h. wenn die lange Periode T_L anzuwenden ist), dann ist beim Zählstand 6 das Datensetzsignal DSET gleich H.
Das Datenrücksetzsignal DRST ist beim Zählstand 0 gleich H, vorausgesetzt, daß das Mittelperioden-Ausgabesignal HALF und das Langperioden-Ausgabesignal LONG gleich L sind (kurze Periode T_S).
Wenn das Mittelperioden-Ausgabesignal HALF gleich H ist (wenn die mittlere Periode angewandt wird), dann ist das Datenrücksetzsignal DRST beim Zählstand 1 gleich H.
Wenn das Langperioden-Ausgabesignal LONG gleich H ist (wenn die lange Periode angewandt wird), dann ist das Datenrücksetzsignal DRST beim Zählstand 2 gleich H.
(5) Ausgabeabschnitt für modulierte Signale:
Der Ausgabeabschnitt für modulierte Signale ist so konstruiert, daß er auf der Basis des Datensetzsignals DSET und des Datenrücksetzsignals DRST, wie aus Tabelle 5 ersichtlich, ein moduliertes Signal oUTA liefert. Genauer gesagt, das modulierte Signal OUTA weist eine Periode auf, die synchron mit dem Abfall des Datensetzsignals DSET ansteigt und synchron mit dem Abfall des Datenrücksetzsignals DRST abfällt.
Tabelle 5 (Bereitgestelltes moduliertes Signal)
Unter Bezugnahme auf 4 wird nachstehend die Arbeitsweise des Modulators nach dem oben dargelegten Algorithmus beschrieben.
Die Modulation beginnt, wenn das Dateneffektivsignal EFCT gleich H ist, wodurch der Beginn der Zähloperation zugelassen wird. Die Abtastung des Eingabedatensignals DAT durch das Abtastsignal SMP beginnt, so daß die abgetasteten Signale SDA1, SDA2 und SDA3 im Zeitintervall t_b vom Dateneingangsabschnitt ausgegeben werden.
Das Mittelperioden-Ausgabesignal HALF und das Langperioden-Ausgabesignal LONG sind beide gleich L, bis die Datenausgabesignale SDA1, SDA2 und SDA3 die logischen Werte H, L und L angenommen haben und solange die Zähler den Zählzyklus "0, 1, 2, 3" wiederholen, und das Datensetzsignal DSET steigt beim Zählstand 2 an und fällt beim Zählstand 3 ab.
Andererseits steigt das Datenrücksetzsignal DRST beim Zählstand 0 wiederholt an und fällt beim Zählstand 1 wiederholt ab. Daher weist das modulierte Signal eine kurze Periode T_S auf, bis die Ausgabedatensignale SDA1, SDA2 und SDA3 die logischen Werte H, L und L angenommen haben.
Wenn das Eingabedatensignal DAT in seiner Bitzelle b₁ gleich H ist, dann ist das Ausgabedatensignal SDA1 im mittleren Punkt der Bitzelle b₁ im Takt t₁ des Abtastsignals SMP gleich H. Als nächstes ist das Ausgabedatensignal SDA2 im Takt t₂ des Abtastsignals SMP gleich H, und das Ausgabedatensignal SDA3 ist im Takt t₃ des Abtastsignals SMP gleich H.
Die logischen Werte der Ausgabedatensignale SDA1, SDA2 und SDA3 sind im Takt t₂ gleich H, L und L, und im Ergebnis ist das Mittelperioden-Ausgabesignal HALF gleich H. Wenn das Mittelperioden-Ausgabesignal HALF gleich H ist, steigt das Datensetzsignal DSET beim Zählstand 4 an und fällt beim Zählstand 5 ab. Andererseits steigt das Datenrücksetzsignal DRST beim Zählstand 1 an und fällt beim Zählstand 2 ab. Im Ergebnis hat das modulierte Signal eine mittlere Periode T_M (= 1,5 t_b).
Am Ende der einen mittleren Periode T_M werden die logischen Werte der abgetasteten Daten kontrolliert und sind gleich L, L und H, und daher wird ebenfalls die mittlere Periode T_M angewandt, welche mittlere Periode T_M die folgende mittlere Periode T_M nach sich zieht. Daher erscheint die mittlere Periode T_M dreimal hintereinander.
Wenn die drei anschließenden mittleren Perioden T_M zwischen den Takten t₆ und t₇ beendet sind, dann sind die logischen Werte der Ausgabedatensignale SDA1, SDA2 und SDA3 gleich H, L und H, und im Ergebnis ist das Mittelperioden-Ausgabesignal HALF gleich L, und das Langperioden-Ausgabesignal LONG ist gleich H.
Wenn das Langperioden-Ausgabesignal LONG gleich H ist, dann dauert der Impulsabstand des Datensetzsignals DSET bis zum Zählstand 6, und im Ergebnis weist das modulierte Signal eine lange Periode T_L (= 2,0 t_b) auf. Diese eine lange Periode T_L endet zwischen den Takten t₈ und t₉.
Zu diesem Zeitpunkt sind die logischen Werte der abgetasteten Daten gleich H, H und H, und daher fällt das Langperioden-Ausgabesignal LONG ab. Im Ergebnis sind das Mittelperioden-Ausgabesignal HALF und das Langperioden-Ausgabesignal LONG gleich L, und daher nimmt das modulierte Signal eine kurze Periode T_S an.
Ebenso gestatten die logischen Werte der abgetasteten Daten am Ende jeder Periode die Bestimmung der Länge der anschließenden Einzelperiode, und die Einzelperioden des modulierten Signals werden dementsprechend festgelegt.
Das modulierte Signal auf der Senderseite wird auf der Empfängerseite in Umkehrung des Modulationsverfahrens auf die folgende Weise demoduliert:
Zunächst werden die Flankensignale gebildet, um die ansteigende Flanke jedes Impulses des modulierten Signals auf der Empfängerseite anzuzeigen, wie aus 5 erkennbar. Diese Flankensignale entsprechen den Datensetzsignalen DSET im Modulator. Aus diesen Flankensignalen werden die Arten (T_S, T_M, T_L) jeder Periode im modulierten Signal festgestellt. Gleichzeitig wird aus dem Flankensignal, das am Ende jeder mittleren Periode T_M auftritt, ein Flankenumschaltsignal MTGL erzeugt.
Als nächstes wird durch das Flankenumschaltsignal MTGL und die Perioden des modulierten Signals entsprechend den in der nachstehenden Tabelle 6 angegebenen Bedingungen ein demoduliertes Signal RXD gebildet.
Tabelle 6
Wie aus dem Vorstehenden erkennbar ist, liefert ein erfindungsgemäßes digitales Datenmodulationsverfahren ein moduliertes Signal in Form einer Reihe von Einzelperioden, wobei das modulierte Signal selbst dann stabil demoduliert werden kann, wenn seine Tastverhältnisse durch Kommunikationsmedien gestört werden. Außerdem ermöglicht es eine Modulation, die für eine Hochgeschwindigkeits-Datenkommunikation geeignet und unempfindlich gegen Rauschsignale ist, die in Kommunikationsmedien auftreten.

Claims

Digitales Datenmodulationsverfahren mit dem Schritt des Zuordnens jeder Kombination von mindestens drei aufeinanderfolgenden Datenbits als einem digitalen Datenelement zu jeweils einem entsprechenden Einperiodensignal mit bestimmter, jeweils verschiedener Periode und/oder Phase, wodurch eine Reihe verschiedener Einperiodensignale mit bestimmter, jeweils verschiedener Periode und/oder Phase bereitgestellt wird, die ein gegebenes digitales Datenelement darstellen, wobei das digitale Datenelement auf die folgende Weise mit den Einperiodensignalen mit bestimmter, jeweils verschiedener Periode und/oder Phase verknüpft wird: ist die Kombination aus drei aufeinanderfolgenden Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich L, L und L, dann wird sie einem ersten Einperiodensignal mit kurzer Periode T_S zugeordnet, das synchron mit dem vorderen Ende S des mittleren Bits b₁₊₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich L, L und H, dann wird sie einem zweiten Einperiodensignal mit mittlerer Periode T_M zugeordnet, das synchron mit dem vorderen Ende S des mittleren Bits b₁₊₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich H, L und L, dann wird sie einem dritten Einperiodensignal mit mittlerer Periode T_M zugeordnet, das synchron mit dem mittleren Punkt C des vorderen Bits b₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich H, L und H, dann wird sie einem vierten Einperiodensignal mit langer Periode T_L zugeordnet, das synchron mit dem mittleren Punkt C des vorderen Bits b₁ auftritt; ist die Kombination aus drei aufeinanderfolgenden Datenbits (b₁, b₁₊₁ und b₁₊₂) gleich H, H und -, dann wird sie einem fünften Einperiodensignal mit kurzer. Periode T_S zugeordnet, das synchron mit dem mittleren Punkt C des vorderen Bits b₁ auftritt, wobei L bzw. H Binärziffern "0" bzw. "1" bedeuten und – eine der beiden Binärziffern bedeutet.
Digitales Datenmodulationsverfahren nach Anspruch 1, wobei jedes der Einperiodensignale mit bestimmter, jeweils verschiedener Phase und/oder Periode die den drei aufeinanderfolgenden Datenbits zugeordnet werden, eine Periode T_S, T_M oder T_L, aufweist, die gleich der Bitzellenbreite t_b, gleich 1,5 t_b oder gleich 2,0 t_b ist.