DE3535988A1 - Verfahren und einrichtung zur demodulation eines binaeren, frequenzmodulierten signals - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Demodulation eines binären, frequenzmodulierten Signals nach dem Oberbegriff des Anspruchs 1 sowie auf eine Einrichtung zur Durchführung des Verfahrens.

Binäre frequenzmodulierte Signale werden benutzt in Systemen zur Übertragung binärer Datensignale durch Frequenzumtastung. Bei der Übertragung durch Frequenzumtastung, auch FSK (frequency shift keying) genannt, werden in einem FSK-Modulator zwei Kennfrequenzen f ₁ und f ₂ erzeugt zur Darstellung der binären Zustände 1 und 0 der zu übertragenden Zeichen. In den CCITT-Empfehlungen V.1 ist festgelegt, daß die binäre 1 der niedrigeren Frequenz f ₁ und die binäre 0 der höheren Frequenz f ₂ entspricht.

Eine Einrichtung zur Demodulation binärer frequenzmodulierter Signale, als ein FSK-Demodulator hat die Aufgabe, die Frequenzen f ₁ und f ₂ in einem Empfangssignal zu erkennen und die empfangenen Frequenzsignale umzusetzen in Gleichspannungssignale zur Rückgewinnung der sendeseitig eingegebenen binären Datensignale. Dabei ergibt sich verfahrensbedingt zwischen dem Eingangssignal des FSK-Demodulators und dem demodulierten Ausgangssignal eine konstante Verzögerungszeit T, die ohne Bedeutung ist und sich zu der Signallaufzeit zwischen Sender und Empfänger addiert. Wesentlich ist jedoch die möglichst genaue Rekonstruktion der sogenannten Kennzeitpunkte, also der Zeitpunkte, zu denen das binäre Sendesignal vom Zustand 0 auf 1 oder umgekehrt gewechselt hat. Fehler bei der Rekonstruktion der Kennzeitpunkte wirken sich als Zeichenverzerrung aus, die laut CCITT-Empfehlung weniger als 8% betragen soll. Außerdem soll ein FSK-Modulator möglichst wenig auf Umwelteinflüsse oder Bauelemente- Alterung reagieren, also hohe Stabilität aufweisen. Diese Forderung wird besonders gut von digitalen Demodulationsverfahren erfüllt.

Ein in diesem Sinn zufriedenstellend arbeitender Demodulator ist aus der DE-OS 32 09 234 bekannt. Bei diesem bekannten Demodulator durchläuft das Empfangssignal zunächst ein Empfangsfilter mit Bandpaßcharakteristik um Einflüsse des Übertragungsweges weitgehend zu beseitigen. Dem Empfangsfilter ist ein Begrenzerverstärker nachgeschaltet, der das gefilterte Empfangssignal verstärkt und in ein Rechtecksignal umwandelt. Darauf folgt ein Differenzierglied, das jeweils beim Auftreten einer Flanke des Rechtecksignals am Ausgang einen Nadelimpuls abgibt. Die Nadelimpulse gelangen zum Triggereingang einer Zähler- und Rechnersteuerschaltung, die einen Zähler und einen Rechner steuert. Einem Takteingang der Steuerschaltung ist außerdem ein Grundtakt zugeführt. Dem Rechner sind eine Verzögerungsschaltung, ODER-Schaltungen und ein Flipflopspeicher nachgeschaltet.

Das dem bekannten Demodulator zugrundeliegende Verfahren arbeitet wie folgt:
Mit dem Zähler werden digitale Werte für die Längen der aufeinanderfolgenden Halbperioden des Empfangssignals durch Zählen eines hochfrequenten Zähltaktes ermittelt. Jeweils beim Auftreten eines Nadelimpulses am Ausgang des Differenziergliedes gibt die Steuerschaltung ein Stoppsignal für den Zähler ab, wodurch der erreichte Zählerstand in den Rechner zur weiteren Bearbeitung übernommen wird. Der Rechner ermittelt aus den erhaltenen Zählerständen die Kennzeitpunkte der Frequenzumtastung. Zur Durchführung dieser Aufgabe ermittelt der Rechner zu welchem Zeitpunkt eine die Zählerstände verbindende Kurve einen mittleren Zählerstand durchläuft, welcher der Mittenfrequenz zwischen den Kennfrequenzen f ₁ und f ₂ entspricht, zwischen denen die Frequenzumtastung stattfindet. Dazu prüft der Rechner für jeden Zählerstand, ob diese außerhalb eines um den mittleren Zählerstand liegenden kritischen Bereichs liegt. Wenn dies der Fall ist, liegt eindeutig fest, ob der Kennzustand 1 oder 0 besteht. Wenn der Zählerstand innerhalb des kritischen Bereichs liegt, muß durch Vergleich von Vorzeichen aufeinanderfolgender Zählerstandsdifferenzen festgestellt werden, ob ein Durchgang durch den mittleren Zählerstand, also eine Frequenzumtastung stattgefunden hat. Wenn dies der Fall ist, muß noch der Zeitpunkt berechnet werden, zu dem der Durchgang der Verbindungskurve zwischen zwei Zählerständen durch den mittleren Zählerstand stattgefunden hat. Dadurch wird eine Verzögerungszeit ermittelt, die von der erwähnten konstanten Verzögerungszeit abgezogen wird zur Gewinnung der für die Bildung des Ausgangssignals richtigen Verzögerungszeit. Die Durchführung dieses Verfahrens mit Hilfe des bekannten Demodulators erfordert einen relativ hohen Aufwand.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Demodulationsverfahren abzugeben, das mit geringerem Aufwand durchführbar ist. Außerdem soll eine Einrichtung zur Durchführung des Verfahrens angegeben werden.

Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Anspruchs 1 durch dessen kennzeichnende Merkmale gelöst. Die weiteren Ansprüche beinhalten vorteilhafte Ausgestaltungen und eine Einrichtung zur Durchführung des Verfahrens.

Vorteile des Verfahrens bestehen u. a. darin, daß zur Durchführung lediglich zwei Zählstufen und eine PROM- Steuerung, jedoch kein Rechner und keine aufwendige Software benötigt werden. Es sind keine Verzögerungsalgorithmen erforderlich. Der erfindungsgemäße FSK-Demodulator ist programmierbar für beliebige FSK-Kanäle. Weitere Vorteile und eine genauere Erläuterung ergeben sich aus der nachstehenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnung.

Es zeigt:

Fig. 1 Blockschema eines erfindungsgemäßen FSK-Demodulators,

Fig. 2a bis 2g Signalverläufe und Zählerstände an verschiedenen Punkten des Blockschemas,

Fig. 3 Belegung eines programmierbaren Speichers im FSK-Demodulator.

Fig. 1 zeigt ein Blockschema zu einem erfindungsgemäßen FSK-Demodulator. Der FSK-Demodulator enthält am Eingang ein Empfangsfilter 1 mit Bandpaßcharakteristik mit nachgeschaltetem Begrenzerverstärker 2, der am Ausgang Rechtecksignale liefert. Darauf folgt ein Differenzierglied 3, das aus einem mit einem ersten Takt T ₁ gesteuerten Schieberegister aufgebaut ist. Das Differenzierglied 3 gibt einem ersten Ausgang A 1 bei jeder auftretenden Flanke des Rechtecksignals einen ersten Nadelimpuls n ab. Der zeitliche Abstand zwischen ersten Nadelimpulsen n markiert jeweils die Dauer einer Halbwelle des am Empfangsfilters 1 eingegebenen FSK-Signals. Die Dauer einer Halbwelle soll durch einen Zählwert x eines mit einer Taktfrequenz T ₂ zählenden Vorwärtszählers 4 ausgedrückt werden. Dazu muß der Zähler 4 jeweils beim Auftreten eines zweiten Nadelimpulses n+1 zurückgesetzt werden. Der zweite Nadelimpuls n+1 ist jedoch zugleich als erneuter erster Nadelimpuls n zur Markierung des Beginns einer folgenden Halbwelle anzusehen. Der mit dem Auftreten eines Nadelimpulses n bzw. n+1 erreichte Zählwert x gibt also jeweils die Dauer einer abgeschlossenen Halbwelle an und wird in einem Register 5 zwischengespeichert.

Wie der Fig. 1 zu entnehmen ist, werden die ersten Nadelimpulse n vom Ausgang A 1 des Differenziergliedes 3 auf den dynamischen Eingang C des Registers 5 gegeben. Ein erster Nadelimpuls n veranlaßt somit, daß das dem Zähler 4 nachgeschaltete Register 5 den erreichten Zählerstand x übernimmt. Zugleich gibt das Differenzierglied 3 an einem zweiten Ausgang A 2 einen zweiten Nadelimpuls n+1 ab, der den Zähler auf 0 zurücksetzt. Auf diese Weise ist im Register 5 der Zählwert x, der die Dauer der vorherigen Halbwelle angibt, solange gespeichert, bis der Zählwert x der darauffolgenden Halbwelle übernommen wird.

Dem Register 5 ist ein Komparator 6 nachgeschaltet, der einen Vorwärts-Rückwärtszähler 7 steuert. Der Vorwärts- Rückwärtszähler 7 zählt mit einer Taktfrequenz T ₃. Der Komparator 6 ist mit dem Ausgang des Zählers 7 verbunden und vergleicht den jeweiligen Zählerstand y des Zählers 7 mit dem im Zähler 5 gespeicherten Zählwert x. Solange der Zählwert x größer ist als der Zählerstand y zählt der Vorwärts-Rückwärtszähler 7 vorwärts. Ist ein Zählerstand y erreicht, der gleich dem gespeicherten Zählwert x ist, so wird der Zähler 7 gestoppt. Wenn der Zählerstand y größer ist als der Zählwert x wird der Zähler 7 so gesteuert, daß er rückwärts läuft.

Der Ausgang des Vorwärts-Rückwärtszählers 7 ist außerdem mit einem programmierbaren Speicher 8, einem PROM verbunden. Der programmierbare Speicher 8 enthält wenigstens zwei Spalten D und eine Anzahl von Reihen R. Mehrere Reihen R bilden einen Speicherbereich B. In dem Speicher 8 können mehrere Speicherbereiche B 1, B 2 usw. vorgesehen sein, die bestimmten FSK-Kanälen zugeordnet sind und die durch einen Kanalwähler 9 ausgewählt werden.

Der jeweilige Zählerstand y des Vorwärts-Rückwärtszählers 7 wird benutzt zur Adressierung von Speicherzellen des programmierbaren Speichers 8, die schließlich eine Zuordnung des Zählerstandes y zu einem O- oder L-Signal herstellen. Zur näheren Erläuterung eines Decodiervorganges werden die Fig. 2a bis 2g und Fig. 3 herangezogen.

Die Fig. 2a bis 2g zeigen Signalverläufe bzw. Zählerstände an verschiedenen Punkten des in Fig. 2 dargestellten Blockschemas.

Fig. 2 zeigt einen Abschnitt eines zu übertragenden binären Zeichens, das zunächst den Zustand 0 hat und zu einem Zeitpunkt t _w in den Zustand L wechselt.

Fig. 2b zeigt ein zur Fig. 2a korrespondierendes FSK- Signal am Eingang des Empfangsfilters 1. Das Signal hat zunächst die höhere Frequenz f ₂, mit der der Zeichenzustand 0 dargestellt wird und geht ohne Sprung zum Zeitpunkt t _w über in die Frequenz f ₂ zur Darstellung des Zustandes L.

Fig. 2c zeigt das Rechtecksignal am Ausgang des Begrenzerverstärkers 2.

Fig. 2d zeigt Nadelimpulse n, n+1, die an den Ausgängen A 1, A 2 des Differenziergliedes 3 auftreten.

Fig. 2e zeigt Zählerwerte x, die der Vorwärtszähler 4 jeweils bis zum Auftreten des nächsten Nadelimpulses n+1 erreicht und die im Register 5 zwischengespeichert werden. Es wäre zwar möglich, diesen Zählwerten x direkt binäre Zustände 0 oder L zuzuordnen, allerdings könnte man den Zeitpunkt t _w des Zustandswechsels dabei nicht genau erfassen. Es würde sich eine zu hohe Zeichenverzerrung ergeben. Eine genauere Erfassung des Zeitpunkts t _w ist mit Hilfe der in Fig. 2f dargestellten Zählerstände y möglich.

Fig. 2f zeigt den Verlauf der Zählerstände y am Ausgang des Vorwärts-Rückwärtszählers 7. Dieser Verlauf ergibt sich dadurch, daß der Zähler 7 gesteuert durch den Komparator 6 andauernd den Zählwerten x "nachläuft", also solange vorwärts oder rückwärts läuft bis ein Gleichstand des Zählerstandes y mit dem jeweiligen zwischengespeicherten Zählwert x erreicht ist. Durch Vergleich der Fig. 2e und 2f ist festzustellen, daß der Zähler 7 z. B. nach Erreichen eines Zählerstandes y 1 = x 1 gespeichert ist, der etwas höher ist als der Zählwert x 1. Der Zähler 7 erhält vom Komparator 6 ein Steuersignal "Vorwärtszählen" und beginnt mit der durch den einstellbaren Takt T ₃ bestimmten Zählgeschwindigkeit hochzuzählen bis der Zählerstand y 2 erreicht ist, bei dem der Komparator 6 ein Stoppsignal abgibt.

Die in Fig. 2g dargestellten Zählwerte x 6 und x 7 unterscheiden sich erheblich, da ein Wechsel der Kennfrequenzen von f ₂ auf f ₁ stattgefunden hat. Der Zähler 7 zählt nun wieder vorwärts und überschreitet dabei zu einem Entscheidungszeitpunkt t _e einen Schwellwert S, der einen Übergang des Empfangssignals von der Kennfrequenz f ₂ zur Kennfrequenz f ₁ oder umgekehrt markiert.

Mit dem Entscheidungszeitpunkt t _e ist ein Zeitpunkt für den Wechsel des in Fig. 2g dargestellten Ausgangssignals des FSK-Demodulators gefunden, das zwar um eine Halbwelle des Empfangssignals, die Verzögerungszeit T verzögert ist, gegenüber dem wahren Zeitpunkt t _w des Zustandswechsels des gesendeten Zeichens, was jedoch bedeutungslos ist, wie bereits ausgeführt wurde. Abgesehen von der Verzögerungszeit T gibt der Zeitpunkt t _e in einem nur sehr schmalen kleinen Fehlerbereich den Zeitpunkt des Zustandswechsels des empfangenen Zeichens wieder. Die Genauigkeit des Zeitpunktes t _e läßt sich durch geeignete Wahl der Taktfrequenz T ₃, mit der der Vorwärts-Rückwärtszähler 7 zählt, beeinflussen. In Fig. 2f drückt sich die gewählte Taktfrequenz T ₃ durch eine bestimmte Steilheit des Übergangs auf einen neuen Zählerstand y aus. Im übrigen müssen selbstverständlich alle verwendeten Taktfrequenzen T ₁ bis T ₃ abgestimmt sein auf die Baud-Rate und die verwendeten Kennfrequenzen.

Anhand der Fig. 3 wird nachstehend erklärt, wie die in Fig. 2f dargestellten Zählerstände y umgesetzt werden in das in Fig. 2g dargestellte Ausgangssignal des FSK-Demodulators. In Fig. 3 sind zwei Speicherbereiche B 1, B 2 des programmierbaren Speichers 8 dargestellt. Von den Berechen B 1, B 2, die durch jeweils eine Anzahl von Reihen R gebildet werden, wird ein Bereich, z. B. der Bereich B 1 durch entsprechende Adressierung ausgewählt. Die Zählerstände y des Vorwärts-Rückwärtszählers 7 adressieren dann die Reihen R innerhalb des Speicherbereichs B 1.

Von dem in einer Reihe R gespeicherten Datenbyte werden mindestens zwei Bits benutzt. Das in der Spalte D ₀ gespeicherte erste Bit gibt an, ob es sich um die Kennfrequenz f ₁ oder f ₂ handelt, das Zeichen also den Zustand 0 oder 1 hat. Die Spalte D ₀ ist mit dem Ausgang für Empfangsdaten ED verbunden. Das zweite Bit ist in der Spalte D ₁ gespeichert und gibt an, ob die Empfangsfrequenz in einem zulässigen Bereich liegt. Die Spalte D ₁ ist mit dem Ausgang zur Trägererkennung ET verbunden. In einer nicht dargestellten, nachgeschalteten Einrichtung können die Ausgangssignale weiter verarbeitet werden, z. B. kann eine UND-Verknüpfung der Signale der Trägererkennung ET und der Empfangsdaten ED vorgenommen werden.

Weitere Spalten D ₂ bis D _x des Speichers 8 können z. B. benutzt werden für die Ausgabe invertierter Signale oder zur Steuerung einer Anzeige der Kennfrequenzen f ₁ und f ₂ durch Lampen.

Der in Fig. 2f angegebene Schwellwert S ist durch die beiden aufeinanderfolgenden Reihen R des Speichers 8 festgelegt, in denen der Übergang von gespeicherten Nullen in den Spalten D ₀ zu gespeicherten Einsen erfolgt.

Da der Ausgang des Zählers 7 direkt den Speicher 8 adressiert, tritt praktische keine Verzögerung bei der Umsetzung des jeweiligen Zählerstandes y in die Ausgangsdaten ED bzw. ET auf.

Claims (4)

1. Verfahren zur Demodulation eines binären, frequenzmodulierten Signals (FSK-Signals) zur Bildung eines demodulierten Datensignals mit einer konstanten Verzögerungszeit (T) gegenüber dem eingangsseitigen FSK-Signal, bei dem das FSK-Signal zunächst gefiltert und geformt wird und mit Hilfe einer Zählereinrichtung die Längen der Halbperioden des FSK-Signals ermittelt werden, dadurch gekennzeichnet, daß
- die ermittelten Längen der Halbperioden jeweils als Zählwerte (x) von einem Register (5) übernommen werden,
- mit Hilfe eines Komparators (6) der jeweils im Register (5) gespeicherte Zählwert (x) verglichen wird mit einem Zählwert (y) eines Vorwärts-Rückwärtszählers (7), wobei der Vorwärts-Rückwärtszählers (7) durch den Komparator (6) so gesteuert wird, daß der Zählerstand (y) sich dem gespeicherten Zählwert (x) nähert und diesen erreicht und
- der Zählerstand (y) benutzt wird zur Adressierung eines programmierten Speichers (8), wobei die dadurch adressierten Speicherzellen den O- oder L-Zustand des demodulierten Datensignals festlegen.

2. FSK-Demodulator zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß
- ein Empfangsfilter (1) vorgesehen ist zur Filterung des FSK-Signales,
- ein Begrenzerverstärker (2) nachgeschaltet ist zur Bildung von Rechtecksignalen,
- ein Differenzierglied (3) nachgeschaltet ist zur Bildung von Nadelimpulsen (n, n+1) bei jeder Flanke des Rechtecksignals,
- ein taktgesteuerter Vorwärtszähler (4) vorgesehen ist zur Bildung von Zählwerten (x), die den Abstand aufeinanderfolgender Nadelimpulse (n, n+1) und damit der Längen der Halbperioden des FSK-Signals entsprechen,
- dem Zähler (4) ein Register (5) nachgeschaltet ist, das jeweils den letzten Zählwert (x) speichert,
- das Register (5) mit einem Komparator (6) verbunden ist, der außerdem mit dem Ausgang eines taktgesteuerten Vorwärts-Rückwärtszählers (7) verbunden ist, wobei die Steuereingänge des Vorwärts-Rückwärtszählers (7) für die Zählrichtung und zum Anhalten des Zählers (7) mit dem Komparator (6) verbunden sind und
- ein programmierbaret Speicher (8) vorgesehen ist, der mit dem Ausgang des Vorwärts-Rückwärtszählers (7) verbunden ist und durch den jeweiligen Zählerstand (y) des Zählers (7) adressiert wird, wobei damit zumindest eine Speicherzeile angesteuert wird, die ein den Zählerstand (y) zugeordnetes Datenbit enthält, das am Datenausgang (ED) des Speichers (8) ausgegeben wird.

3. FSK-Demodulator nach Anspruch 2, dadurch gekennzeichnet, daß durch den Zählerstand (y) adressierte Speicherzellen des programmierbaren Speichers (8) außerdem ein Bit zur Steuerung eines Signalträgererkennung (ET) enthalten.

4. FSK-Demodulator nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der programmierbare Speicher (8) mehrere Speicherbereiche (B) enthält und ein Kanalwähler (9) vorgesehen ist, mit dem durch Adressierung einer der Bereiche (B) ausgewählt wird zur Einstellung des FSK-Demodulators auf einen FSK-Kanal.