-
-
Demodulator für ein frequenzumgetastetes Eingangssignal
-
Die Erfindung betrifft einen Demodulator nach dem Oberbügri f f des
Patentanspruchs 1.
-
Ein derartiger Demodulator ist bekannt aus der DE-OS 29 29 976.
-
Bei diesem ermittelt der Rechner fortlaufend die Steilheit des zeitlichen
Verlaufs der Zählerendstände jeweils aufgrund zweier aufeinanderfolgender Zählerendstände.
Abhängig von der ernii ttet ten Steilheit wird eine Zählfrequenz für einen weiteren
Zähler ausgewählt, der mit eIner konstanten Verzogerung gegenüber dem Eingangssignal
den zeitlichen Verlauf der Zählerendstände durch lineare Interpolation kontinuierlt:
nachbildet Beim Durchgang dieses nachgebildeten Zähler tandes durch einen vorgegebenen
Mittelwert wird das Ausgangssignal umgeschaltet. Dieser Demodulator erfoldert einen
erheblichen Schaltungsaufwand.
-
Es ist die Aufgabe der Erfindung, einen neuen Demodulator abzugeben.
-
Die Aufgabe wird mit den im Patentanspruch 1 angegebenen Mitteln gelöst.
Weiterbildungen ergeben sich aus den Unteransprüchen.
-
Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher
erläutert. Es zeigen: Fig. 1: ein Blockschaltbild der wesentlichen Teile des neuen
Demodulators, Fig. 2: Diagramme zur Erläuterung der Erfindung und Fig. 3: ein Ausführungsbeispiel
der in Fig. 1 gezeigten gesteuerten Verzögerungsschaltung.
-
Am Eingang des Demodulators nach Fig. 1 befindet sich ein Empfangsfilter
1 mit Bandpaf3charakteristik. Sofern das von der entfernten Gegenstelle ausgesendete
Signal schmalbandig gegen die Bandbreite des übertragungsweges ist, täßt sich mit
diesem Empfangsfilter der Einftuß des übertragungsweges auf Ein- und Umschwingvorgänge
des Empfangssignals beseitigen, d.h. die Ein- und Umschwingvorgänge des frequenzumgetasteten
Empfangssignals sind nahezu ausschlieSlich durch das Empfangsfilter bestimmt. Je
besser diese Voraussetzung erfullt ist, desto genauer arbeitet der erfindungsgemaße
Demodulator.
-
Dem Empfangsfi Iter 1 ist ein Begrenzer-Verstärker 2 nachgeschaltet,
der das gefilterte Empfangssignal verstärkt und in ein Rechtecksignal (Fig. Za)
umwandelt. Dieses Rechtecksignat differenziert ein Differenrierglied 3 und gibt
somit
Nadelimpulse im Abstand der aufeinanderfolgenden Halb perioden
des Empfangssignals ab (Fig. 2b) nie Nadetimpulse gelangen zum Triggereingang einer
Zähler- und Rechnersteuerschaltung 4, die einen Zähler 5 und einen Rechner 6 steuert.
An einem Takteingang empfängt die Steuerschaltung 4 einen Grundtakt GT.
-
Wie beim bekannten Demodulator dient der Zähler 5 d'azu, digitale
Werte für die Längen der aufeinanderfolgenden Halbperioden des Empfangssignals zu
ermittetn, indem er die Anzahl der Perioden eines hochfrequenten Zähltakts ZT zählt,
die zwischen zwei Nuildurchgängen des Empfangssignals liegen. Mit jedem empfangenen
Nadelimpuls, also nach jeder Halbperiode oder bei jedem Nulldurchgang des Empfangssignals,
gibt die Zähler und Rechnersteuerschaltung 4 ein Stcppsignal für den Zähler 5 ab.
Unmittelbar nach diesem Stoppsignal wird an den Rechner 6 ein Lesesignal abgegeben,
worauf dieser den Zählerendstand in aus dem Zähler 5 ausliest und zur Verarbeitung
übernimmt. Daraufhin erhält der Zähler 5 ein Rücksetzsignal und beginnt von Null
an bis zum Erscheinen des nächsten stoppsignals am Ende der nächsten Halbperiode
zu zählen.
-
Der hochfrequente Zähltakt ZT getangt zum Zähleingang des Zählers
5 über eine UND-SchaLtung, die den Zähltakt sperrt, sobald das Stoppsignal von der
Zähler und Rechnerschaltung 4 erscheint oder sobald der Zähler so lange, d.h. so
hoch, gezählt hat, slaß die betreffende Halbperiode eindeutig mit der tieferen der
beiden Modem-Kennfrequenzen identifiziert werden kann. Das vom Zählerstand abhängige
Stoppsignal erzeugt eine UND-Schaltung 8 deren Eingange mit
einigen
der höchstwertigen Zählerausgänge verbunden sind.
-
Dieses Stoppsignal soll vermeiden, daß der Zähler 5 (bei Ausbleiben
des erstgenannten stoppsíSnals) seine Zählgrenze erreicht und dann einen neuen Zählzyklus
beginnt, dessen Anfang in keiner definierten Zeitbeziehung zum Anfang einer Halbperiode
steht. Da beide Stoppsignale positiv sind, hat die UND-Schaltung 7 dafür invertierende
Eingänge.
-
Was die Dauer des bei jedem Nulldurchgang beginnenden Stoppsignals
betrifft, so gibt es prinzipiell zwei Möglichkeiten.
-
Entweder ist dieses Stoppsignal vol nur minimaler Dauer, so daß der
Zähler praktisch während der vollen Dauer jeder Halbperiode aktiv ist, was in Fig.
2c gezeigt ist, oder das Stoppsignal dauert eine bestimmte konstante Zeit ans und
der Zähler zählt nur in einen zweiten Teil jeder Halbperiode. In diesem Falle verlaufen
die Zählerstände wie in Fig. 1e) gezeigt. Ein längeres Stoppsignal hat den Vorteil,
daß mehr Zeit zum Auslesen und Rücksetzen des Zählers zur Verfügung steht und daß
bei gleicher Zählfrequenz ein Zähler mit geringerem Zähivolumen (z.B. ein 8-Bit-Zähler)
ausreicht. Für die weitere Verarbeitung der Zählerendstände Zn, die der Zähler an
seinen Ausgängen G0 bis Q7 abgibt, ist die Dauer des Stoppsignals ohne Bedeutung,
da die Zählerendstände in jedem der beiden Fälle zu den Längen der Halbperioden
proportional sind.
-
Die nachfolgende Erläuterung stützt sich auf die Fig 2c), und Fig.
2e) kann außer Betracht bleiben. Wie bei dem erwatte bekannten Demodulator emf pängt
der Rechner 4 fortlaufend die Zählerstände Zn und hat die Aufgabe, die genauen Zeitpunkte
der Frequenzumtastungen, d.h. die
sogenannten Kennzeitpunkte zu
bestimmen.
-
Auf Fig. 2c bezogen, muß der Rechner also bestimmen, zu welchem Zeitpunkt
eine die Zählerendstände verbindende Kurve einen mittleren Zählerstand Z durchläuft,
welcher m der Mittenfrequenz zwischen den beiden Kennfrequenzen entspricht, zwischen
denen die Frequenzumtastung stattfindet, Dazu verfährt der Rechner wie folgt Für
jeden Zählerstand Z prüft der Rechner, ob der Zähler n endstand außerhalb eines
um Z liegenden kritischen Bem reichs von Z bis Z liegt. Falls ja, so befindet sich
u das Signal in einem eingeschwungenen Zustand, und der Rechner kann mit Sicherheit
entscheiden, ob gerade der eine oder der andere Kennzustand besteht. Ist der Zählerendstand
Z kleiner als Z , so liegt eindeutig die hohe n u Kennfrequenz vor, und der Rechner
gibt an einem Ausgang Fl einen Impuls über eine ODER-Schaltung 9 an den Setz-Eingang
eines RS-Flipflops 10, der dieses in den Setz-Zustand bringt oder diesen Zustand
bestätigt (z.B. bei Zl, Z2, Z3). Ist der Zählerendstand Z größer als Z0, so liegt
n eindeutig die tiefe Kennfrequenz vor, und der Rechner gibt an einem anderen Ausgang
Fg einen Impuls über eine ODER-Schaltung 11 an den Rücksetz-Eingang des RS-FLipflops
10, der dieses in den Rücksetz-Zustand bringt oder diesen Zustand bestätigt (z.B.
bei Z6, Z7). Am Ausgang des RS-Flipflops 10 erscheint das demodutierte Ausgangssignal
A, das während des Zustandes der hohen Kennfrequenz den loc3ischen Pegel 1 und während
des Zustandes der tiefen Kennfrequenz den logischen Pegel 0 hat.
-
Bei Zählerendständen Z im kritischen Bereich zwischen Z und ZO werden
die Vorzeichen der aufeinanderfolgenden u Differenzen Zn - Zm und Zn-1 - Zm verglichen.
Bei Gleichheit hat zwischen Zn-1 - Zn kein Durchgang durch Zm stattgefunden, und
der Rechner gibt entweder am Ausgang F1 oder am Ausgang F0 einen Impuls ab, abhängig
davon, ob Zn - Zm negativ oder positiv ist. Bei Ungleichheit hat dagegen ein Durchgang
stattgefunden, und es erscheinen die entsprechenden Impulse nun an anderen Rechnerausgängen
U1 oder U0; je nachdem, ob Zn - Zm negativ oder positiv ist. Dabei bedeutet ein
Impuls bei U1, daß das Signal auf die hohe Kennfrequenz umgetastet worden ist und
ein Impuls bei U0, daß das Signal auf die tiefe Kennfrequenz umgetastet worden ist.
Beide einen Frequenzumtastung an.-zeigenden Impulse müssen nun zu dem tatsächlichen
Kennzeitpunkt in Beziehung gebracht werden, d.h. es mufl die Zeit t ermittelt werden,
die vom tatsächlichen Kennv zeitpunkt bis zum Zeitpunkt der Feststellung der Frequenzumtastung
vergangen ist. Wird beispielsweise zu einem Zeitpunkt t5 (fig. 2c) aufgrund des
Zähterendstandes Z5 und aufgrund des zum Zeitpunkt t4 empfangenen Zählerendstandes
Z4 festgestellt, das eine Frequenzumtastung stattgefunden hat, so hat diese nicht
zum Zeitpunkt tS stattgefunden, sondern bereits zu einem Zeitpunkt der irgendwo
zwischen t4 und t5 liegt. Diese Verzögerungszeit T v zwischen m und t5 muß der Rechner
6 nun berechnen.
-
Dazu geht er von der Voraussetzung aus, daß die Frequenzumtastung
in der Nähe der Mittenfrequenz linear verläuft, und daß die Steilheit der Frequenzumtastung
durch das Empfangsfilter 1 vorgegeben ist. Auf die ZähLerendstände nach Fig. 2c
bezogen, bedeutet dies, daß die Differenz Z5 - Zm proportional der Verzögerungszeit
Tv ist, wobei
der Proportionalitätsfaktor bekannt ist. Daher kann
die Verzögerungszeit T durch eine lineare Extrapolation erv mittelt werden.
-
Der Rechner berechnet also (oder entnimmt einem Speicher) nach jeder
Feststellung einer Frequenzumtastung den Wert Tv, welcher der Differenz Zn - Zm
entspricht und gibt diese Information T an eine gesteuerte Verzo..gerungsv schaltung
12 gleichzeitig mit einem Impuls an seinem Ausgang U1 oder mit einem Impuls am Ausgang
U0. Die gesteuerte Verzögerungsschaltung 12 verzögert nun-den jeweiligen Impuls
um die Differenz zwischen einer konstanten Verzögerungszeit T und der ermittelten
Verzögerungszeit Tv. Wird der Impuls somit zum Zeitpunkt t5 vom Rechner 6 an U1
oder U0 ausgegeben, so erscheint er am Ausgang U1' oder U0' der gesteuerten Verzögerungsschaltung
12 zum Zeitpunkt t5st*Tv = m +T, alse um die konstante Verzögerungszeit T gegenüber
dem ermittelten Kennzeitpunkt t verzögert. Der verzögerte Impuls am Ausgang U1 der
eine Umtastung auf die hohe Kennfrequenz bedeutet, gelangt über die ODER-Schaltung
9 zum Setz-Eingang des Flipflops 10, wogegen der verzögerte Impuls am Ausgang U1,
der eine Umtastung auf die tiefe Frequenz bedeutet, über die ODER-Schaltung 11 zum
Rücksetzeingang des Flipflops 10 gelangt, Im Beispiel nach Fig. 2 ist mit d) das
um T verzögerte demodulierte Ausgangssignal gezeigt, das am Ausgang A des Flipflops
10 erscheint. Die Verzögerung um die konstante Verzögerungszeit T gegenüber dem
frequenzumgetasteten Empfangssignal ist dabei ohne Bedeutung, da diese sich lediglich
zu der ohnehin unbekannten Signallaufzeit zwischen Sender und Empfänger addiese
Abschließend
wird anhand von Fig. 3 noch ein Ausführungsbeispiel der gesteuerten Verzögerungsschaltung
12 aus Fig. 2 erläutert. Die Verzögerung des Impulses am Eingang U1 bzw. UO geschieht
in einem D-Flipflop 13 bzw. 14 dessen Takteingang um die bereits erwähnte Verzögerungszeit
T - T später als sein Signaleingang aktiviert wird.
-
v Dazu werden die Takteingänge der D-Flipflops 13 und 14 von einem
Rückwärtszähler 15 angesteuert, dessen eingestellter Anfangswert und dessen Zähltakt
so gewählt sind, daß er während der Zeit T vom Anfangswert bis 0 zählt.
-
Dieser Zähler empfängt vom Rechner 6 (Fig.2) die Information über
die ermittelte Verzögerungszeit T und stellt v damit einen Endwert des Zählers derart
ein, daß die Zählzeit von diesem Endwert bis 0 gleich T ist. Gestartet v wird der
Rückwärtszähler 15 mit jedem der zu verzögernden Impulse am Eingang U1 oder UO,
die über eine ODER-Schaltung 11 zum Starteingang gelangen. Erreicht er beim Rückwärtszählen
den eingestellten Endwert, was nach einer Zählzeit von T - T der Fall sein wird,
so gibt er v einen Taktimpuls an die Takteingänge der D-Flipflops 13 und 14. Somit
erscheint bei einem Impuls am Eingang U1 dieser um T - T verzögert am Ausgang U1
des D-FLipv flops 13 und bei einem Impuls am Eingang UO dieser um T - Tv verzögert
am Ausgang U0' des D-Flipflopd 14.
-
Leerseite