DE2512161C2 - Digitaler Frequenzverschiebungs-Demodulator - Google Patents

Digitaler Frequenzverschiebungs-Demodulator

Info

Publication number
DE2512161C2
DE2512161C2 DE2512161A DE2512161A DE2512161C2 DE 2512161 C2 DE2512161 C2 DE 2512161C2 DE 2512161 A DE2512161 A DE 2512161A DE 2512161 A DE2512161 A DE 2512161A DE 2512161 C2 DE2512161 C2 DE 2512161C2
Authority
DE
Germany
Prior art keywords
counter
signals
frequency
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2512161A
Other languages
English (en)
Other versions
DE2512161A1 (de
Inventor
Shih Yung Middletown N.J. Tong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2512161A1 publication Critical patent/DE2512161A1/de
Application granted granted Critical
Publication of DE2512161C2 publication Critical patent/DE2512161C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/156Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Selective Calling Equipment (AREA)

Description

Die Erfindung betrifft einen digitalen Frequenzverschiebungs-Demodulator nach dem Oberbegriff des Anspruchs 1.
Es gibt drei grundsätzliche, digital zu realisierende Verfahren zur Demodulation von frequenzverschobenen Datensignalen, die nacheinander zwei oder mehrere unterschiedliche Signalzustände annehmen können. Dazu gehört eine zeitliche Mittelwertbildung durch Umwandlung der empfangenen Kurvenform in eine Folge einheitlicher Impulse, die mit Nulldurchgängen der Kurvenform zusammenfallen, zum Zwecke einer Tiefpaßfilterung. Ein weiteres Verfahren ist eine phasenstarrc Ankopplung an einen spannungsgesteuerten Oszillator. Bei dem dritten Verfahren wird kontinuierlich eine Messung der Halbperioden oder Perioden der ankommenden Kurvenform vorgenommen. Dieses letztgenannte Verfahren hat sich als besonders vorteilhaft erwiesen, wenn die Modulationsfrequenz sich schnell mit Bezug auf die Verschiebungsoder »Träger«-Frequenzen ändert.
Bei einem bekannten Frequenzverschiebungs-Demodulator nach dem Oberbegriff des Anspruchs 1 (DE-OS 23 125) handelt es sich um ein Ausführungsbeispiel für das letztgenannte Verfahren. Der Demodulator arbeitet digital und vermeidet die Notwendigkeit von zwei Resonanzkreisen.
Bei einem weiteren bekannten Ausföhrungsbeispiel für das Perioden-Meßverfahren (US-PS 36 23 075) ist ein schneller Binärzähler vorgesehen, der regelmäßig durch Obergänge in der empfangenen frequenzverschobenen Welle zurückgestellt wird, ferner einen durch den maximalen Zählwert zwischen Obergängen angesteuerten Integrator, eine Abtast- und Halteschaltung zur Speicherung abwechselnder Integratorwerte und einen !Comparator zur Feststellung, ob nachfolgende Integratorwerte mit Bezug auf jeweils vorhergehende Werte höher, niedriger oder unverändert sind. Der Integrator führt im Effekt eine Digital-Analogumwandlung des maximalen Zählerstandes durch. Demgemäß handelt es sich bei der bekannten Verwirklichung um eine
is kombinierte Anordnung mit sowohl digitalen als auch analogen Elementen.
Die Erfindung hat sich die Aufgabe gestellt, eine Demodulation der frequenzverschobenen Datewsignale allein mit digitalen Mitteln vorzunehmen und dabei eine schnellere Auswertung als beim Stand der Technik zu ermöglichen, also mit einer geringeren Zahl von Halbwellen auszukommen. Die Lösung der Aufgabe ist im Anspruch 1 angegeben. Eine Weiterbildung der Erfindung ist Gegenstand des Unteranspruchs.
Der erste Zähler mißt kontinuierlich die Dauer von Halbperioden des empfangenen Fre-quenzverschiebungssignals. Durch eine Reihenschaltung gleicher oder ähnlicher Zählerabschnitte läßt sich jedoch eine Mittelwertbildung erzielen, durch die aufeinanderfolgende Zählerabschnitte Zählwerte erreichen, die die Zeitdauer ansteigender ganzer Zahlen von Halbperioden messen, d. h„ ein Abschnitt mißt die Zeitspanne zwischen benachbarten Nulldurchgangsimpulsen (eine Halbperiode der empfangenen Welle), zwei Abschnitte
messen die Zeitspanne zwischen jedem zweiten Nulldurchgangsimpuls (eine Vollperiode der empfangenen Welle) usw. Die Zählwerte können zwischen den Abschnitten parallel oder in Seris übertragen werden. Das soll später erläutert werden.
Der zweite Zähler läßt sich alternativ so auslegen, daß er in beiden Richtungen zählt und alternativ im Binärfall durch die Zählwerte des ersten Zählers periodisch vorwärts oder rückwärts geschaltet wird, oder nur in einer Richtung zählt und alternativ durch den Zählwert des ersten Zählers oder dessen Komplement vorwärts geschaltet wird. Die Schwellenwerte lassen sich durch logische Gatter überwachen, die so angeordnet sind, daß sie entsprechend der Binärdarstellung vorgegebener Schwellenwerte betätigt werden.
Die einzige Zählfrequenz des ersten Zählers läßt sich durch einen stabilen Taktgeber festlegen, und die wühlbaren Zählfrequenzen des zweiten Zählers können durch eine Frequenzteilung des Ausgangssignals vom Taktgeber erreicht werden.
Wegen der digitalen Verwirklichung gemäß der Erfindung sind die anzuzeigenden Frequenzen lediglich eine Funktion der Frequenzteilerverhältnisse für das Ausgangssignal des stabilen Taktgebers und der überwachten Schwellenwerte.
Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigt
Fig. 1 das Blockschaltbild einer binären Frequenzverschiebungs-Datenübertragungsanlage mit einem Digital-Demodulator nach der Erfindung;
Fig. 2 eine Gruppe von Kurvenformen zur Erläuterung der Erfindung;
F i g. 3 das Blockschaltbild eines digitalen Differentiators für die praktische Durchführung der Erfindung.
Fig, J zeigt das Blockschaltbild einer Datenöbertragungsanlage mit Frequenzverschiebungsmodulation zur Übertragung von Datensignalen aus einer Datenquelle 10 ober einen Übertragungskanal 11, beispielsweise einen in seiner Bandbreite begrenzten Fernsprechkanal 5 zu einem Datenverbraucher 33. Die Datensignale sind zum Zwecke der Erläuterung binärer Art und können synchron sein, um alphanumerische Informationen zu übertragen, oder asynchron, um beispielsweise graphische Informationen zu übertragen. Die binären Zustän- ι ο de des Datensignals werden durch Nennfrequenzen fm und /j mit 1200 bzw. 2200 Hz dargestellt Die Synchronfrequenz und die maximale Asynchronfrequenz werden auf einsn Nennwert von 1800 Hz festgelegt Man erkennt, daß bei der Synchronfrequenz nur "/9 einer Periode der Pausenfrequenz fs zur Identifizierung eines bestimmten Datensymbols zur Verfügung stehen. Ferner stellt man fest, daß bei der Synchronfrequenz nur 2Iz einer Periode der Markierfrequenz fm zur Identifizierung eines bestimmten Datensymbols verfügbar sind. Daher wären analoge Diskriminatoren unter Verwendung abgestimmter Kr-ise völlig unbrauchbar für die Demodulation eines solchen Empfangssignals.
Binärdatensignale werden mit üblichen Mitteln auf die Markier- und Pausenfrequenzen /Jn und fs aufmoduliert und an den Kanal 11 gegeben. Der Empfänger enthält einen Begrenzer 12, um das über den Kanal 11 empfangene, im wesentlichen sinusförmige Signal in Rechteckform zu bringen und damit die enthaltenen jo Nulldurchgänge genauer zu lokalisieren. Da diese Nulldurchgänge die Grenzen jeder Halbperiode der empfangenen Welle definieren, wird das begrenzte Signal aus dem Begrenzer 12 im Differentiator 13 differenziert, um eine Folge von gleichförmigen schmalen Impulsen zu erzeugen, die die Zeitpunkte der Nulldurchgänge markieren.
Der Differentiator 13 läßt sich leicht in digitaler Form entsprechend der Darstellung in F i g. 3 realisieren. Der digitale Differentiator weist zwei in Reihe geschaltete bistabile Schaltungen (Flipflops) 43 und 44, einen Inverter 42 und ein Exklusiv-ODER-Gatter 45 auf. Jedes der Flipflops 43 und 44 besitzt Einstell-(S> und RücksteH-fT^-Eingänge, die die komplementären Ausgänge Q und ζ7 steuern, sowie einen Kippeingang (T). Immer wenn das Eingangssignal an ί oder R auf hohe Spannung (H)geht, werden der entsprechende Ausgang Q bzw. ζ) auf H gebracht, vorausgesetzt, daß der Eingang T gleichzeitig auf hoher Spannung H ist. Die Eingänge S und R des Füpflops 43 werden durch das begrenzte Empfangssignal auf der Leitung 41 vom Begrenzer 12 in Fig. 1 in direkter Form am Eingang 5 und als Komplement am Eingang R nach Inversion im Inverter 42 angesteuert. Die Ausgänge Q und Q des Flipflops 43 sind direkt mit den Eingängen 5 und R des Flipflops 44 verbunden. Beiden Flipflops 43 und 44 werden Kipp-Eingangssignale vom schnellen Taktgeber 18 zugeführt. Die (?-Ausgangssignale beider Flipflops 43 und 44 werden im Exklusiv-ODER-Gatter 45 kombiniert, dessen Ausgang das differenzierte Ausgangssignal θο auf der auch in F i g. 1 gezeigten Leitung 16 liefert.
Während des Betriebs folgen die Ausgangszustände des Flipflops 43 dem empfangenen Eingangssignal auf der Leitung 41 vom Begrenzer 12. Die Ausgangszustände des Flipflops 44 folgen wiederum den Ausgangszuständen des Flipflops 43 nach einer verhältnismäßig kleinen Durchlaufverzögr?ung. Das Exklusiv-ODER-Gatter 45 multipliziert die Q-Ausgangssignale der Flipflops 43 und 44, Da diese beiden Ausgangssignale nahezu identische Rechteckwellen sind, stellt das Ausgangssignal des Gatters 45 eine Folge von scharfen Nadelimpulsen dar, deren Breite durch die kurze Verzögerung zwischen den Flipflops 43 und 44 bestimmt ist und die im wesentlichen zum Zeitpunkt der Übergänge oder Nulldurchgänge der empfangenen Signalwelle auftreten.
Die Nulldurchgangs-Impulsfolge bestimmt die Rückstellzeitpunkte eines ersten oder Mittelwertbildungszählers mit einem oder mehreren Abschnitten, die in Fig. 1 als >M«--Zähler 14 und »fl^-Zähler 15 dargestellt sind. Jeder dieser Abschnitte kann ein mehrstufiges Schieberegister mit einer Möglichkeit zur Übertragung des Zustandes jeder Stufe des Zählers A an eine entsprechende Stufe des Zählers B über UND-Gatter 17Λ bis VN enthalten. (Die unterbrochene Linie zwischen den Gattern ITA und X7N deutet das Vorhandensein weiterer Gatter gleicher Art und Funktion an.) Jeder der A- und ß-Zähfer zählt vorwärts mit einer durch den Taktgeber 18 ho*ier Geschwindigkeit bestimmten Frequenz, die zur Erläuterung mit 211,2 kHz gewählt ist, damit sich 96 Zählungen für eine volle Periode der Pausenfrequenz /j von 2200 Kz und 196 Zählungen für eine volle Periode der Markierfrequenz fm mit 1200 Hz ergeben. Die Zähler A und B besitzen beispielsweise je acht Stufen für einen maximalen Zählwert 256.
Das Ausgangssignal des Differentiators 13 liegt direkt am Zähler A zur Rückstellung auf Null oder einen anderen Bezugszustand bei jedem Nulldurchgang der empfangenen Welle und indirekt über die UND-Gatter 17 am Zähler B, um den Zustand des Zählers A kurz vor dessen Rückstellung in den Bezugszustand auf den Zähler B zu übertragen. Der Zähler B zählt weiter vorwärts mit der Frequenz von 211,2 kHz, ausgehend vom übertragenen Zählwert des Zählers A kurz vor dessen Rückstellung. Demgemäß zählt der Zähler B auf einen Wert, der einer vollen Periode der empfangenen Welle entspricht, oder genauer, bis zur Summe der Zählwerte für zwei aufeinanderfolgende Halbperioden. Der Zähler B bewirkt also eine Mittelwertbildung über zwei Halbperioden der empfangenen Welle. Eine Mittelwertbildung über ein größeres Intervall läßt sich leicht durch Einfügen zusätzlicher Zählerabschnitte zwischen die Zähler A und B erreichen.
Alternativ kann ein einziger Zähler A so angeordnet werden, daß er über eine volle Periode der empfangenen Welle zählt, wenn die Impulse vom Differentiator 13 auf diejenigen Impulse beschränkt werden, die Nulldurchgängen in nur einer Richtung entsprechen, beispielsweise nur positiv gerichtete Durchgänge. Darüber hinaus könnte der Inhalt des Zählers A auch seriell mit üblichen Mitteln auf den Zähler B übertragen werden.
Das Ausgangssignal des Mittelwertbildungszählers wird unabhängig davon, ob er einen oder mehrere Abschnitte enthält, auf entsprechende Weise zu einem mehrstufigen Schwjllenwertzähler 25 übertragen, der auch mit Zähler Cbezeichnet ist. Der Zähler Cweist den gleichen Aufbau wie die Zähler A und B auf, zählt aber mit Frequenzen, die mit Bezug auf die Frequenz des Taktgebers 18 umgekehrt proportional den Markier- und Pausenfrequenzen sind. Die durch den Taktgeber 18 angesteuerten Frequenzteiler 22 und 23 liefern Ausgangssignale, deren Frequenzen mit der Taktfrequenz über das Verhältnis der Differenz zwischen der Markier- und Pausenfrequenz zur Markier- bzw.
Pausenfrequenz in Beziehung stehen. Beispielsweise teilt der Frequenzteiler A die Taktfrequenz von 211,2 kHz durch das Verhältnis (f,-fm)lfs oder 211,2 kHz (22OO-12OO)/22OO zur Gewinnung eines Ausgangssignals von 96 kHz. Entsprechend multipliziert der Teiler B die Taktfrequenz von 211,2 kHz mit dem Verhältnis (f, - fm)/fm zur Gewinnung eines Ausgangssignals von 176 kHz. Diese Zählfrequenzen mit 96 kHz und 176 kHz können alternativ über UND-Gatter 26, 27 und ein ODER-Gatter 24 an den Zähleingang des Schwellenwertzählers C angelegt werden.
Die Zählausgangssignale des Zählers B werden über UND-Gatter 19-4 bis 19A/und Exklusiv-ODER-Gatter 20/4 bis 20Λ/ zum Zähler C bei Auftreten jedes Nulldurchgangsimpulses vom Differentiator 13 übertragen. Die Exklusiv-ODER-Gatter bewirken in bekannter Weise eine binäre Multiplikation ihrer Eingangssignale, d. h., gleiche Eingangssignale erzeugen den binären Ausgangszustand 0 und ungleiche Eingangssignale den binären Ausgangszustand 1. Mit Hilfe der Exklusiv-ODER-Gatter 20 wird der Zählwert des Mittelwertbildungszählers entweder direkt oder als Komplement entsprechend einem Steuersignal auf der Leitung 21 von der bistabilen Schaltung 30 in den Zähler Cgegeben.
Der Ausgangsstand des Zählers C wird durch UND-Gatter 28/4 und 28ß überwacht, deren Eingänge mit denjenigen Stufen des Zählers C verbunden sind, welche vorgewählte Markier- und Pausen-Schwellenwerte in binärer Form darstellen. Für einen Markier-Schwellenzähl wert 146 sind beispielsweise die erste, vierte und siebte Stufe des Zählers Cn der Reihenfolge ansteigenden Stellenwertes mit den Eingängen des UND-Gatters 28/4 verbunden. Entsprechend sind für einen Pausen-Schwellenzählwert 172 die zweite, dritte, fünfte und siebte Stufe des Zählers C mit dem UND-Gatter 28β verbunden. Die Ausgangssignale der Schweilenwert-UND-Gatter 28,4 und 28S liegen über ein ODER-Gatter 29 am Zähler C, um diesen auf einen Bezugszustand zurückzustellen, üblicherweise auf Null. Die gleichen Ausgangssignale liegen am Einstell- und Rückjtelleingang der bistabilen Schaltung 30. so daß beim Erreichen des Markier-Schwellenwertes der Ausgang Q auf hohe Spannung (H) und der Ausgang Q auf niedrige Spannung (L) geht. Auf entsprechende Weise wird bei Erreichen des Pausen-Schwellenwertes der Ausgang Q hoch und der Ausgang Qniedrig.
Der Rückstellausgang ^ der bistabilen Schaltung 30 liefert das demodulierte Datenausgangssignal des Empfängers, das an den Datenverbraucher 33 angelegt ist. Ein hohes <?-Ausgungssigna! bewirkt außerdem, daß das UND-Gatter 26 die niedrigere Zählfrequenz mit 96 kHz zum Zähler C durchläßt und das entsprechende niedrige Q-Ausgangssignal gibt ein Eingangssignal L an die Exklusiv-ODER-Ganer 20, wodurch der Zählwert des Zählers B direkt zum Zähler C übertragen wird. Wenn das <?-Ausgangssignal hoch ist, wodurch die Demodulation eines Markier-Datensignals angezeigt wird, läßt das UND-Gatter 27 die höhere Zählfrequenz von 176 kHz zum Zähler C durch und gibt ein Eingangssignal H an die Exklusiv-ODER-Gatter 20, wodurch das Komplement des Zählwertes des Zählers B zum Zähler C übertragen wird. Bei dem Ausführungsbeispiel, für das ein achtstufiger Zähler angenommen ist, entspricht der maximale Zählwert mit nur !-Werter. dem Dezimalwert 255, so daß das Komplement eines -maximalen Zählwerts für den Zähler B von dezimal 176 oder binär 10110000 für eine empfangene Markierfrequenz dezimal 79 oder binär 01001111 beträgt.
Ein genaues Verständnis für die Betriebsweise des digitalen Frequenzmodulations-Diskriminators mit zwei Zuständen nach der Erfindung läßt sich anhand der Kurvenformen in F i g. 2 gewinnen. Zeile (a) in F i g. 2 zeigt die Kurvenform einer als Beispiel gewählten Grundband-Binärdatenfolge MSM, die sowohl einen Markier-Pause- als auch einen Pause-Markier-Übergang angibt. In Zeile (b) in F i g. 2 ist das empfangene Grundband-Leitungssignal dargestellt, das den Kanal 11 und den Begrenzer 12 durchlaufen hat. Man erkennt, daß Markierungen in Form der niedrigeren Frequenz von 1200 Hz und Pausen in Form der höheren Frequenz von 2200 Hz codiert sind und daß die Übergänge des Grundbanddatensignals in Zeile (a) willkürlich mit Bezug auf die Übergänge der empfangenen Welle gemäß Zeile (b) lokalisiert sind. Zeile (c) gibt den augenblicklichen Zählwert am Ausgang des Zählers A analog in Form eines Sägezahnes an. Die Steilheit des Anstiegs ist einheitlich entsprechend der Taktfrequenz, von 211,2 kHz. Der Zähler A wird bei jedem Übergang der empfangenen Welle zurückgestellt und erreicht einen maximalen Zählwert 88 bei Halbperioden der Markierfrequenz 1200Hz und einen maximalen Zählwert 48 bei Halbperioden der Pausenfrequenz 2200 Hz. Bei einem Markier-Pausenübergang nimmt der Halbperioden-Zählwert von 88 auf 48 über nur einen einzigen Zyklus &b. Bei einem Pausen-Markierübergang steigt der Zählwert von 48 auf 88 in einem einzigen Zyklus an. Zeile (d) in F i g. 2 zeigt in ähnlicher Analogform den augenblicklichen Zählwert am Ausgang des Zählers B. Der Rampenanstieg ist der gleiche wie in Zeile (c). Bei jedem Nulldurchgang der empfangenen Welle wird der Zustand des Zählers A zum Zähler B übertragen, der weiter bis zu einem Wert entsprechend einer vollen Periode der empfangenen Welle zählt, d. h., dem Intervall zwischen Nulldurchgängen in der gleichen Richtung. Für Dauermarkierungen bleibt der Zähler B in einem Bereich von etwa 88 und 176 für das Ausführungsbeispiel. Für Dauerpausen belegt der Zähler B den Bereich von etwa 48 bis 96. Die genauen Zählwerte werden durch das Vorhandensein von Rauschimpulsen im Empfangssignal beeinflußt.
Zeile (e) in F i g. 2 zeigt den augenblicklichen Zählwert des Schwellenwertzählers C dem der Zählwert des Zählers B bei jedem Nulldurchgang der empfangenen Welle direkt oder als Komplement übertragen worden ist und der von diesem übertragenen Wert aus mit der einen oder der anderen vorgewählten, umgekehrt proportionalen Frequenz von 96 bzw. 176 kHz weiterzählt. Er wird auf einen Bezugswert zurückgestellt, wenn der im voraus zugeordnete Schwellenwert erreicht ist Für den Dauermarkierzustand wird der Zähler C auf etwa dezimal 79 entsprechend dem Komplement des Zählwertes des Zählers B gebracht und zählt vorwärts mit der Frequenz von 176 kHz um einen Betrag von etwa 74, so daß er einen Wert von etwa 153 zum Zeitpunkt des Nulldurchgangs erreicht Bei der Annäherung eines Markier-Pausenübergangs wird der Zählwert des Zählers B kleiner und sein Komplement steigt an, so daß mit der überlagerten 176-kHz-ZähIung der Wert 153 im Zähler C überschritten und bei einem Schwellenwert von etwa 176 das UND-Gatter 28ß betätigt und der Zähler C ir. seinen Bezugszustand von Null oder nahe Null über das ODER-Gatter 29 zurückgestellt wird. Der Schwellenwert 172 liegt etwa in der Mitte zwischen dem maximalen Zählwert 153 für ein Dauermarkiersignal
und dem Maximalwert 193, der bei der Pausenfrequenz ohne Überwachung des Schwellenwertes erreicht würde.
Beim Markier-Fausenübergang zeigt sich, daß der Zähler C schnell das Markierfrequenz-Maximum übersteigt, um den Schwellenwert innerhalb nur weniger abgekürzter Halbperioden zu erreichen. Die bistabil Schaltung 30 wird bei Erreichen des Pausenschwellenwertes zurückgestellt, die Exklusiv-ODER-Gatter 20 werden in den nichtkomplementierenden Zustand gebracht und das UND-Gatter 26 w i.'d betätigt, so daß die Zählfrequenz von 96 kHz an den Zähler C angelegt ist. Danach wird während des Vorhandenseins der Pausenfrequenz der Zähler C auf den Zählwert 96 des Zählers B bei Nulldurchgängen des empfangenen Signals zurückgebracht, und der Zähler C zählt von diesem Wert ausgehend um einen Betrag von etwa 22 mit der Frequenz von 96 kHz auf einen Wert von etwa ! !S. Der Markicr-Schwcücr.wcri vr;n etwa !45 (etwa in der Mitte zwischen 118 und 146) wird überwacht, so daß bei Ansteigen des Zählwertes des Zählers B über den Wert 118 ein Nulldurchgang des Datensignals von Pause auf Markierung schnell festgestellt wird. Bei Erreichen dieses Schwellwertes wird die bistabile Schaltung 30 eingestellt, der Zähler C auf einen Bezugszustand von normalerweise Null zurückgestellt und das Ausgangssignal des Frequenzteilers 23 mit 176 kHz wieder zum Zähler Cgegeben.
Zeile (f) zeigt das an den Datenverbraucher 33 gegebene, demodulierte Grundband-Datensignal. Man stellt fest, daß das demodulierte Signal ein geringfügig verzögertes Abbild des ausgesendeten Grundbandsignals gemäß Zeile (a)'m F i g. 2 ist.
ίο Während des Markierzustandes der empfangenen Welle hat das Durchlaufen des unteren Schwellenwertes keinen Einfluß auf die bistabile Schaltung 30 die bereits im eingestellten Zustand ist. Ein Sperrsignal auf der Leitung 34 zwischen der Rückführleitung 21 und dem Markier-Schwellenwert-Gatter 2SA sperrt jedoch das Ansprechen dieses Gatters und verhindert ein unerwünschtes Rückstellen des Zählers C über das ODER-Gatter29.
r* r* Λ—ηΛ l.„ J«_ r?_f:_J lan. _:-i_ _..f _:
i^vi wiuitug(.uaiii\\. ULI i^iniiuuilg laut 311t! dUI cmc
M mehrstufige Frequenzverschiebungswelle auf einfache Weise unter Verwendung einer multistabilen Entscheidungsschaltung, einer Vielzahl von Schwellenwert-Überwachungseinrichtungen und zusätzlichen Frequenzteilern erweitern.
Hierzu 2 Blatt Zeichnungen

Claims (2)

  1. Patentansprüche:
    1, Digitaler Frequenzverschiebungs-Demodulator mit einer Detektoranordnung zur Feststellung von Nulldurchgängen eines empfangenen Datensignals, einer Taktschaltung zur Erzeugung von Impulssignalen, deren Frequenz größer als die der empfangenen Datensignale ist, einer ersten Zählerschaltung, die an die Detektorschaltung angeschlossen ist und unter Ansprechen auf die Nulldurchgänge und die Impulssignale erste Signale erzeugt, und mit einem ersten Schwellwert-Detektor, der mit einer Zählerschaltung verbunden ist, dadurch gekennzeichnet, daß eine Frequenzteilerschaltung (22, 23) auf die Impulssignale hin Zählsignale erzeugt, von denen jedes Zählsignal eine Frequenz aufweist, die umgekehrt proportional zu einer Frequenz der empfangenen Datensignale ist, daß eine zweite Zählerschaltung (20, 25) auf die ersten Signale hin bei jedem N?iIIdurchgang der empfangenen Datensignale und der Zählersignaie zweite Signale erzeugt, daß der erste und ein zweiter Schwellwert-Detektor an den Ausgang der zweiten Zählschaltung angeschaltet ist und aufgrund der zweiten Signale dritte Signale zur Rückstellung der zweiten Zählerschaltung (20, 25) erzeugt, daß sine Ausgangsschaltung (30) auf die dritten Signale ansprechend Daten- und Steuersignale (32, 31, 21) erzeugt und daß logische Gatter (26, 27) in Abhängigkeit von den Steuersignalen eines der Zählsignale von der Frequenzteile: schaltung (22, 23) auswählen, um es der zweiten Zählerschahung (2C,25) zuzuführen.
  2. 2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß das Steuersignal auf der Leitung (21) an die zweite Zählerschaltung (20, 25) angelegt wird, um zu bestimmen, ob das erste Signal oder sein Komplement an die zweite Zählerschaltung (25) anzulegen ist.
DE2512161A 1974-03-22 1975-03-20 Digitaler Frequenzverschiebungs-Demodulator Expired DE2512161C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US453932A US3908169A (en) 1974-03-22 1974-03-22 Frequency shift demodulator having a variable clock rate

Publications (2)

Publication Number Publication Date
DE2512161A1 DE2512161A1 (de) 1975-10-09
DE2512161C2 true DE2512161C2 (de) 1983-05-26

Family

ID=23802635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2512161A Expired DE2512161C2 (de) 1974-03-22 1975-03-20 Digitaler Frequenzverschiebungs-Demodulator

Country Status (5)

Country Link
US (1) US3908169A (de)
JP (1) JPS5639745B2 (de)
CA (1) CA1033018A (de)
DE (1) DE2512161C2 (de)
GB (1) GB1482732A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3535988A1 (de) * 1985-10-09 1987-04-09 Bbc Brown Boveri & Cie Verfahren und einrichtung zur demodulation eines binaeren, frequenzmodulierten signals

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041406A (en) * 1975-07-03 1977-08-09 Nixdorf Computer Ag Method and apparatus for the determination of the transition of digital data signals modulated with two different signal frequencies
DE2743511C2 (de) * 1977-09-24 1986-03-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur sicheren Erkennung der beiden Eckfrequenzen eines frequenz- umgetasteten Datenkanals
US4361896A (en) * 1979-09-12 1982-11-30 General Electric Company Binary detecting and threshold circuit
DE3007295C2 (de) * 1980-02-27 1985-04-11 Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg Verfahren zur Demodulation eines mit zwei unterschiedlichen Signalfrequenzen modulierten impulsförmigen Datensignals
DE3007294C2 (de) * 1980-02-27 1985-02-14 Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg Schaltungsanordnung zur Demodulation von freqenzumgetasteten Signalen
US4455661A (en) * 1980-04-03 1984-06-19 Codex Corporation Dual processor digital modem apparatus
JPS5735781U (de) * 1980-07-28 1982-02-25
US4378526A (en) * 1980-09-25 1983-03-29 Northern Telecom Limited Pulse code demodulator for frequency shift keyed data
JPS57184356A (en) * 1981-05-08 1982-11-13 Seiko Epson Corp Fsk demodulating circuit
CA1186080A (en) * 1981-06-15 1985-04-23 Dale A. Heatherington Modem with low part count and improved demodulator
JPS5846721A (ja) * 1981-09-11 1983-03-18 Sanyo Electric Co Ltd ソ−ス切替回路
DE3234391A1 (de) * 1982-09-16 1984-03-22 Kabushiki Kaisha Suwa Seikosha, Tokyo Demodulationsschaltung fuer frequenzumtastsignale
JPS59107831A (ja) * 1983-02-21 1984-06-22 Kunimoto Shokai:Kk セパレ−タ−製造機用鍔材嵌合装置
US4540947A (en) * 1983-06-22 1985-09-10 Akira Fujimoto FM Signal demodulating apparatus
US4627078A (en) * 1983-08-25 1986-12-02 The Microperipheral Corporation Data communication system
JPH0783348B2 (ja) * 1986-05-02 1995-09-06 株式会社日立製作所 デジタル信号の復号装置
US4757520A (en) * 1986-12-03 1988-07-12 Akira Fujimoto FM signal demodulating apparatus
US4873700A (en) * 1987-10-14 1989-10-10 National Semiconductor Corporation Auto-threshold/adaptive equalizer
US5052021A (en) * 1989-05-19 1991-09-24 Kabushiki Kaisha Toshiba Digital signal decoding circuit and decoding method
US5566206A (en) * 1993-06-18 1996-10-15 Qualcomm Incorporated Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
US5774496A (en) * 1994-04-26 1998-06-30 Qualcomm Incorporated Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
US5483193A (en) * 1995-03-24 1996-01-09 Ford Motor Company Circuit for demodulating FSK signals
US6192982B1 (en) 1998-09-08 2001-02-27 Westbay Instruments, Inc. System for individual inflation and deflation of borehole packers
KR20010026268A (ko) * 1999-09-03 2001-04-06 서민호 주파수편이-키잉 복조시스템
KR100403625B1 (ko) * 2001-04-17 2003-10-30 삼성전자주식회사 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법
WO2005071828A1 (en) * 2004-01-22 2005-08-04 The Regents Of The University Of Michigan Demodulatr, chip and method for digitally demodulating an fsk signal

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2064258A6 (de) * 1969-09-22 1971-07-23 Lignes Telegraph Telephon
US3623075A (en) * 1969-10-16 1971-11-23 Motorola Inc Asynchronous data decoder
US3760412A (en) * 1971-07-01 1973-09-18 R Barnes Rate adaptive nonsynchronous demodulator apparatus
US3778727A (en) * 1972-05-11 1973-12-11 Singer Co Crystal controlled frequency discriminator
DE2223125A1 (de) * 1972-05-12 1973-11-22 Bosch Gmbh Robert Verfahren zum erkennen des jeweiligen binaerwertes binaer codierter informationen
US3814918A (en) * 1973-06-28 1974-06-04 Motorola Inc Digital filter for a digital demodulation receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3535988A1 (de) * 1985-10-09 1987-04-09 Bbc Brown Boveri & Cie Verfahren und einrichtung zur demodulation eines binaeren, frequenzmodulierten signals

Also Published As

Publication number Publication date
US3908169A (en) 1975-09-23
GB1482732A (en) 1977-08-10
JPS50128969A (de) 1975-10-11
DE2512161A1 (de) 1975-10-09
CA1033018A (en) 1978-06-13
JPS5639745B2 (de) 1981-09-16

Similar Documents

Publication Publication Date Title
DE2512161C2 (de) Digitaler Frequenzverschiebungs-Demodulator
DE2648977C3 (de) Demodulator für differentiell phasencodierte Digitaldaten
DE2648976C3 (de) Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage
DE3728655A1 (de) Verfahren und/oder einrichtung zum demodulieren eines biphasesignales
DE2720401C3 (de) Datenempfänger mit einem Synchronisierfolge-Detektionskreis
DE2905395A1 (de) Digitaler frequenzumsetzer
DE3516282A1 (de) Digitaler demodulator
EP0195989B1 (de) Verfahren zur Demodulation eines mit einer binären Bitfolge phasenmodulierten Eingangsignals und Schaltungsanordnung zum Durchführen des Verfahrens
DE2847149C3 (de) Vorrichtung zur Wiedergabe einer pulscodemodulierten Information
DE2906886C2 (de) Schaltungsanordnung zur Schrittakt-Gewinnung
DE2228069C3 (de) Verfahren und Einrichtung zur Unterdrückung von Störungen bei frequenzmodulierten Signalen
DE2708233C3 (de) Empfänger für eine Trägerschwingung
DE4444781B4 (de) Digitales Datenmodulationsverfahren
DE2651043A1 (de) Empfaenger fuer synchrone signale mit doppelter phasenverriegelter schleife
DE2051940A1 (de) Selbsttätiger Baud Synchronisierer
DE2912854A1 (de) Demodulationsverfahren fuer binaere frequenzmodulierte signale
DE1260523B (de) Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung
DE2606515C2 (de) Verfahren und Schaltungsanordnung zur Demodulation eines frequenzmodulierten Signals
DE3007295C2 (de) Verfahren zur Demodulation eines mit zwei unterschiedlichen Signalfrequenzen modulierten impulsförmigen Datensignals
DE69301727T2 (de) Datensignaldekodierungsvorrichtung
EP0072393B1 (de) Digitaler Frequenzdiskriminator
DE1956881A1 (de) Generator fuer trigonometrische Signale
DE2015483C (de) Verfahren und Anordnung zum Synchro msieren des Zeichenablaufes einer TeIe graphiezeichen Leseanlage, insbesondere eines Fernschreibers
DE2921962A1 (de) Verfahren und schaltungsanordnung zum ermitteln einer bestimmten folge von acht aufeinanderfolgenden halbbildern eines pal-codierten farbfernsehsignals
DE3007294A1 (de) Schaltungsanordnung zur demodulation von freqenzumgetasteten signalen

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee